Daniel Barcelos

Daniel Barcelos possui mestrado em Computação pela Universidade Federal do Rio Grande do Sul (2005) e graduação em Engenharia de Computação pela mesma universidade. Participou da 1a edição do Programa de Formação de Projetistas de Circuitos Integrados (fases 1 e 2), parte do Programa CI-Brasil do MCT, aperfeiçoando os conhecimentos como projetista de Circuitos Integrados em Radio Freqüência e projetando circuitos lógicos em modo corrente para operação em altas freqüências e um modulador de sinais. Também já atuou como bolsista do grupo de Computação do Programa de Ensino Tutorial (PET) da UFRGS entre os anos de 2003 a 2005. Em 2005 obteve o melhor desempenho nacional no Exame Nacional de Desempenho dos Estudantes (Enade-2005) na área de Engenharia (Computação).

Informações coletadas do Lattes em 20/06/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Mestrado em Ciências da Computação

2006 - 2008

Universidade Federal do Rio Grande do Sul
Flávio Rech Wagner.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico. Palavras-chave: System-on-chip; SystemC; Network-on-chip; MPSoC.

Graduação em Engenharia de Computação

2001 - 2005

Universidade Federal do Rio Grande do Sul
Orientador: Carlos Eduardo Pereira

Seção coletada automaticamente pelo Escavador

Formação complementar

2008 - 2009

Formação de Projetistas de CI - Fase 2 - Área RF. (Carga horária: 1160h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2008 - 2008

Formação de Projetistas de CI - Fase 1 - Área RF. (Carga horária: 400h). , Cadence Design Systems, Inc., CDN, Estados Unidos.

2005 - 2005

Intercâmbio Acadêmico. , Ecole Nationale Supérieure d'Electronique, Inform. et Radiocom. de Bordeaux.

2004 - 2004

Extensão universitária em Semana Nacional de Ciência e Tecnologia. (Carga horária: 2h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2004 - 2004

Extensão universitária em Jornada Portas Abertas. (Carga horária: 38h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Bem.

Francês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Outros / Área: Microeletrônica.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.

Seção coletada automaticamente pelo Escavador

Participação em eventos

Symposium on Integrated Circuits and Systems Design - SBCCI.A Hybrid Memory Organization to Enhance Task Migration and Dynamic Task Allocation in NoC-based MPSoCs. 2007. (Simpósio).

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Cesar Albenes Zeferino

CARRO, Luigi;ZEFERINO, Cesar Albenes; SILVA, Ivan Saraiva. Modelo de migração de tarefas para MPSoCs baseados em Redes-em-Chip. 2008. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Andrea Cristiane Janz Moreira

SPINDLER, C.;MOREIRA, A.J.. Efeitos da corrida de rua na força muscular respiratória e na força muscular periférica em mulheres climatéricas. 2017. Trabalho de Conclusão de Curso (Graduação em Fisioterapia) - Centro Universitário Metodista IPA.

Ivan Saraiva Silva

WAGNER, Flavio Rech;SILVA, I. S.; CARRO, Luigi; ZEFERINO, C. A.. Modelo de Migração de Tarefas para MPSoCs Baseados em Redes-em-Chip. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Foi orientado por

Maristela Padilha de Souza

Efeitos da corrida de rua na força muscular periférica em mulheres climatéricas; 2017; Trabalho de Conclusão de Curso; (Graduação em Fisioterapia) - Centro Universitário Metodista IPA; Orientador: Maristela Padilha de Souza;

Flávio Rech Wagner

Modelo de Migração de Tarefas para MPSoCs baseados em Rede-em-Chip; 2008; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Flávio Rech Wagner;

Isabel Cristina de Moura Carvalho

Identidade e juventude; 2007; Trabalho de Conclusão de Curso; (Graduação em Programa de Pós-Graduação em Educação) - Universidade Luterana do Brasil; Orientador: Isabel Cristina de Moura Carvalho;

Viviane Rostirola Elsner

EFEITOS DA CORRIDA DE RUA NA FORÇA MUSCULAR RESPIRATÓRIA E NA FORÇA MUSCULAR PERIFÉRICA EM MULHERES CLIMATÉRICAS; 2017; Trabalho de Conclusão de Curso; (Graduação em Fisioterapia) - Centro Universitário Metodista - IPA; Orientador: Viviane Rostirola Elsner;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • BRIÃO, E. W. ; BARCELOS, D. ; WAGNER, F. R. . Dynamic Task Allocation Strategies in MPSoC for Soft Real-time Applications. In: DESIGN AUTOMATION AND TEST IN EUROPE, DATE, 2008, Munich. DESIGN AUTOMATION AND TEST IN EUROPE, 2008.

  • BARCELOS, D. ; BRIÃO, E. W. ; WAGNER, F. R. . A Hybrid Memory Organization to Enhance Task Migration and Dynamic Task Allocation in NoC-based MPSoCs. In: Symposium on Integrated Circuits and Systems Design, 2007, Rio de Janeiro. Symposium on Integrated Circuits and Systems Design, 2007.

  • BRIÃO, E. W. ; BARCELOS, D. ; WRONSKI, F. ; WAGNER, F. R. . Impact of Task Migration in NoC-based MPSoCs for Soft Real-time Applications. In: IFIP VLSI-SoC - IFIP International Conference On Very Large Scale Integration, 2007, Atlanta. IFIP VLSI-SoC - IFIP International Conference On Very Large Scale Integration, 2007.

  • SPECHT, Emilena ; BARCELOS, D. ; RIBAS, Renato Perez . 1Kbit x8 SRAM in 0.5um CMOS Technology. In: Student Forum for Microelectronics, 2005, Florianópolis. Student Forum for Microelectronics, 2005, 2005.

Seção coletada automaticamente pelo Escavador

Prêmios

2006

1º Colocado no ENADE 2005 na área de Engenharia - Computação, MEC/INEP.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Centro de Excelência em Tecnologia Eletrônica Avançada, Centro de Excelência em Tecnologia Eletrônica Avançada. , Estrada João de Oliveira Remião, 777, Lomba do Pinheiro, 91550-000 - Porto Alegre, RS - Brasil

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2008 - 2008

    Cadence Design Systems, Inc.

    Vínculo: Projetista, Enquadramento Funcional: Bolsista, Regime: Dedicação exclusiva.

    Outras informações:
    Programa Nacional de Formação de Projetistas de Circuitos Integrados - Fase 1 - Área RF.

    Atividades

    • 09/2008 - 04/2009

      Pesquisa e desenvolvimento , Centro de Treinamento 1, .,Linhas de pesquisa

    • 04/2008 - 08/2008

      Treinamentos ministrados , Centro de Treinamento 1, .,Treinamentos ministrados, Fluxo de Projeto Cadence para CIs de RF

  • 2003 - 2005

    Universidade Federal do Rio Grande do Sul

    Vínculo: Livre, Enquadramento Funcional: Bolsista, Carga horária: 20

    Outras informações:
    Bolsista do grupo de Computação do Programa de Ensino Tutorial (PET) vinculado à SeSU/MEC

    Atividades

    • 01/2003 - 01/2005

      Pesquisa e desenvolvimento , Instituto de Informática, .,Linhas de pesquisa

  • Sem data

    Digitel

    Atividades

    • 06/2005 - 02/2006

      Estágios , P&D, .,Estágio realizado, Projeto e desenvolvimento de sistemas embarcados. Codificação VHDL e linguagem C/C++. Programação de device drivers para Linux..