Matheus Berger Oliveira

Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (2010). Atualmente é gerente de engenharia na D2G tecnologia. Tem experiência no setor de P&D em empresas do ramo de telecomunicações e automação industrial. Tendo como principais atividades: a descrição de circuitos digitais em linguagem VHDL ou Verilog para dispositivos de lógica programável (FPGAs e CPLDs), e o desenvolvimento de plataformas de hardware digital baseadas em processadores ARM e FPGA

Informações coletadas do Lattes em 18/11/2022

Acadêmico

Formação acadêmica

Especialização em Projeto de Circuitos Integrados Digitais, CI-Brasil

2010 - 2010

Centro de treinamento I
Título: Projetista de Circuitos Integrados Digitais
Orientador: Eric Fabris
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Graduação em Engenharia Elétrica

2006 - 2010

Universidade Federal do Rio Grande do Sul
Título: Desenvolvimento de um controlador de vídeo em VHDL
Orientador: Dr. Altamiro Amadeu Susin

Graduação interrompida em 2005 em Matemática

2004 - Atual

Universidade Federal do Rio Grande do Sul
Ano de interrupção: 2005

Formação complementar

2008 - 2008

Extensão universitária em Fundamentos de Telecomunicações. (Carga horária: 15h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2007 - 2007

Extensão universitária em C++ para engenharia. (Carga horária: 16h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos Digitais.

Produções bibliográficas

BERGER OLIVEIRA, MATHEUS ; CECHIN, SERGIO ; WEBER, TAISY ; NETTO, JOAO . Practical experience designing and debugging an FPGA for a real-time ethernet industrial bus. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

Histórico profissional

Experiência profissional

2020 - Atual

D2G Tecnologia

Vínculo: Terceirizado, Enquadramento Funcional: Gerente de Engenharia, Carga horária: 40

Outras informações:
Líder de projetos de engenharia para publicidade, focado em levar os conhecimentos da tecnologia para o ramo publicitário. Atuando desde a concepção da ideia junto ao cliente à elaboração e execução do projeto. Coordenador da linha de produção de 300 equipamentos eletrônicos para monitoramento de fluxo de pessoas.

2015 - 2019

Fundação de Apoio à Universidade Federal do Rio Grande do Sul

Vínculo: Celetista, Enquadramento Funcional: Projetista de Hardware, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Atividades de pesquisa e desenvolvimento de um ASIC para comunicação industrial (protocolo baseado em EtherCAT). Concepção da arquitetura, componentes, especificações e implementação dos blocos de lógica. Prototipação em FPGA. Análise e depuração. Projeto em parceria com a empresa Altus Sistemas de Automação.

2013 - 2015

Associação Sul-riograndense de Apoio ao Desenvolvimento de Software

Vínculo: Profissional terceirizado, Enquadramento Funcional: Engenheiro de Hardware, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Atividade realizadas no setor de P&D. Desenvolvimento de plataformas de hardware digital baseadas em FPGAs e processadores ARM para controladores industriais. Concepção, desenvolvimento e depuração de blocos de lógica programável. Líder técnico da equipe de hardware e lógica programável. Projeto desenvolvido em parceria com a empresa BCM automação.

2013 - 2013

Embrasul Industria Eletrônica

Vínculo: Celetista, Enquadramento Funcional: Analista de desenvolvimento III, Carga horária: 44, Regime: Dedicação exclusiva.

Outras informações:
Atividades realizadas no setor de P&D, sendo responsável pela concepção, desenvolvimento e depuração da lógica programável (códigos VHDL) para os projetos do grupo. Concepção, desenvolvimento e depuração do hardware digital e analógico para analisadores de energia. Líder técnico da equipe de lógica programável.

2011 - 2013

Digitel S.A. Indústria Eletrônica

Vínculo: Celetista, Enquadramento Funcional: Projetista de desenvolvimento III, Carga horária: 44, Regime: Dedicação exclusiva.

Outras informações:
Atividades realizadas no setor de P&D, dentro do grupo que desenvolve equipamentos de rádio frequência. Responsável pela concepção, desenvolvimento e depuração da lógica programável (códigos VHDL) para os projetos da linha de radio. Concepção, desenvolvimento e depuração do hardware digital. Líder técnico da equipe de lógica programável. Experiência com FPGAs Xilinx (famílias Spartan-6, Virtex, etc) bem como suas ferramentas de implementação (ISE, ChipScope, etc). Experiência com ferramentas de simulação como ModelSim.

2008 - 2010

Digitel S.A. Indústria Eletrônica

Vínculo: Estagiário, Enquadramento Funcional: Estagiário no setor de P&D, Carga horária: 30

Outras informações:
Atividades realizadas no setor de P&D, dentro do grupo de desenvolvimento de equipamentos óticos, tendo como principais encargos o auxílio no desenvolvimento de códigos VHDL para o projeto de um equipamento SDH para aplicações em ponto-a-ponto e anel.

2010 - 2010

Universidade Federal do Rio Grande do Sul

Vínculo: Estudante, Enquadramento Funcional: Aluno do curso de Engenharia Elétrica, Carga horária: 20

Outras informações:
Desenvolvimento do trabalho de conclusão de curso no laboratório de processamento de sinais e imagens (LaPSI) sob a orientação do Dr. Altamiro Amadeu Susin. Área: Eletrônica Digital / Sub-área: Desenvolvimento de lógica programável.