Leomar Soares da Rosa Junior

Possui doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2008) com período sanduíche na Universidade de Minnesota - EUA (2005-2006), mestrado em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2004) e graduação em Ciência da Computação pela Universidade Federal de Pelotas (2001). Atualmente é professor associado na Universidade Federal de Pelotas e orientador no Programa de Pós-graduação em Computação da mesma universidade. Tutor do Grupo PET Computação/UFPel e Coordenador Adjunto do Curso de Engenharia de Computação/UFPel. Membro da Comissão Assessora de Área de Engenharia de Computação no Instituto Nacional de Estudos e Pesquisas Educacionais Anísio Teixeira (INEP) / MEC / ENADE. Membro da Sociedade Brasileira de Microeletrônica (SBMicro), da Sociedade Brasileira de Computação (SBC), da Association for Computing Machinery (ACM) e da IEEE Computer Society. Tem experiência nas áreas de computação e microeletrônica, atuando principalmente nos seguintes temas: síntese lógica e ferramentas de CAD para circuitos integrados.

Informações coletadas do Lattes em 28/03/2018

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Microeletrônica

2003 - 2008

Universidade Federal do Rio Grande do Sul
Título: Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles
Orientador: em University of Minnesota ( Sachin Sapatnekar)
com André Inácio Reis. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Síntese Lógica; Redes de Transistores; Mapeamento Tecnológico; Biblioteca de Células; Estilos Lógicos.

Mestrado em Computação

2002 - 2004

Universidade Federal do Rio Grande do Sul
Título: Implementação de Multitarefa sobre Arquitetura Java Embarcada Femtojava,Ano de Obtenção: 2004
André Inácio Reis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Sistemas Embarcados; Sistemas de Tempo Real; Sistemas Operacionais; Processadores Dedicados; Microprocessadores; Dispositivos Programáveis.

Graduação em Ciência da Computação

1998 - 2001

Universidade Federal de Pelotas
Título: Geradores de Memória RAM
Orientador: Ricardo Augusto da Luz Reis

Curso técnico/profissionalizante

1991 - 1995

Escola Técnica Federal de Pelotas

Seção coletada automaticamente pelo Escavador

Formação complementar

2014 - 2014

Tecnol. FPGA Altera - Qsys System Integration Tool. (Carga horária: 8h). , Macnica DHW, MDHW, Brasil.

2011 - 2011

Programa de Formação/Integração do Professor. (Carga horária: 31h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2011 - 2011

XIII Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2010 - 2010

XII Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2009 - 2009

XI Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2006 - 2006

VIII Escola de Microeletrônica. (Carga horária: 38h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2002 - 2002

Código Aberto e Educação. (Carga horária: 4h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

1999 - 1999

I Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Pouco, Lê Bem, Escreve Pouco.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Ferramentas de Cad.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Seção coletada automaticamente pelo Escavador

Organização de eventos

DA ROSA JUNIOR, L. S. . III Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão de Apoio). 2017. (Congresso).

AGUIAR, M. S. ; DA ROSA JUNIOR, L. S. . 21ª Semana Acadêmica da Computação (Comissão Organizadora). 2017. (Outro).

DA ROSA JUNIOR, L. S. . II Semana Integrada de Ensino, Pesquisa e Extensão (Comissão de Apoio). 2016. (Congresso).

DA ROSA JUNIOR, L. S. . 24th International Workshop on Logic & Synthesis (Finance Chair). 2015. (Congresso).

DA ROSA JUNIOR, L. S. . XVII Encontro de Pós-Graduação (Comissão Organizadora). 2015. (Congresso).

DA ROSA JUNIOR, L. S. . XXIV Congresso de Iniciação Científica (Comissão Organizadora). 2015. (Congresso).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 20ª Semana Acadêmica da Computação (Comissão Organizadora). 2015. (Outro).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 19ª Semana Acadêmica da Computação (Comissão Organizadora). 2014. (Outro).

DA ROSA JUNIOR, L. S. . 28th South Symposium on Microelectronics (Program Chair). 2013. (Congresso).

DA ROSA JUNIOR, L. S. . Workshop on Circuits and System Design (Publication Chair). 2013. (Congresso).

DA ROSA JUNIOR, L. S. . Microelectronics Student Forum (Steering Committee). 2013. (Congresso).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 18ª Semana Acadêmica da Computação (Comissão Organizadora). 2013. (Outro).

DA ROSA JUNIOR, L. S. . VIII Southern Programmable Logic Conference (Publication Chair). 2012. (Congresso).

DA ROSA JUNIOR, L. S. . VIII SPL Designer Forum (Program Chair). 2012. (Congresso).

DA ROSA JUNIOR, L. S. . 26th South Symposium on Microelectronics (Program Chair). 2011. (Congresso).

DA ROSA JUNIOR, L. S. . 3rd FTRA International Conference on Information Technology Convergence and Services (Workshop/Special Session Chair). 2011. (Congresso).

DA ROSA JUNIOR, L. S. . 16th Workshop Iberchip (Publication Chair). 2010. (Congresso).

DA ROSA JUNIOR, L. S. . 11ª Escola de Microeletrônica (Finance Chair). 2009. (Outro).

DA ROSA JUNIOR, L. S. . 24° Simpósio Sul de Microeletrônica (Finance Chair). 2009. (Congresso).

DA ROSA JUNIOR, L. S. . XXXV Latin American Informatics Conference (Comissão de Arranjos Locais). 2009. (Congresso).

DA ROSA JUNIOR, L. S. . I Escola de Microeletrônica da SBC - Regional Sul (Coordenador do Comitê de Arranjos Locais). 1999. (Outro).

DA ROSA JUNIOR, L. S. . XIV Microelectronics Seminar (Coordenador do Comitê de Arranjos Locais). 1999. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

24th International Workshop on Logic and Synthesis. 2015. (Simpósio).

52nd Design Automation Conference. 2015. (Congresso).

21st IEEE International Conference on Electronics Circuits and Systems. 2014. (Congresso).

51st Design Automation Conference. 2014. (Congresso).

Chip in Aracajú. 2014. (Congresso).

22nd International Workshop on Logic and Synthesis. 2013. (Simpósio).

28th South Symposium on Microelectronics. 2013. (Simpósio).

50th Design Automation Conference. 2013. (Congresso).

ACM SIGCHI Conference on Human Factors in Computing Systems. 2013. (Congresso).

Chip in Curitiba. 2013. (Congresso).

Chip in Brasilia. 2012. (Congresso).

VIII Southern Programmable Logic Conference. 2012. (Congresso).

13ª Escola de Microeletrônica. 2011. (Outra).

2011 FTRA World Convergence Conference. 2011. (Congresso).

26th South Symposium on Microelectronics. 2011. (Simpósio).

12ª Escola de Microeletrônica. 2010. (Outra).

2010 FTRA World Convergence Conference. 2010. (Congresso).

25th South Symposium on Microelectronics. 2010. (Simpósio).

Chip in Sampa. 2010. (Congresso).

11ª Escola de Microeletrônica. 2009. (Outra).

24th South Symposium on Microelectronics. 2009. (Simpósio).

Chip on the Dunes. 2009. (Congresso).

XXXV Latin American Informatics Conference. 2009. (Congresso).

XXIII South Symposium on Microelectronics. 2008. (Simpósio).

16th International Workshop on Logic and Synthesis. 2007. (Simpósio).

44th Design Automation Conference. 2007. (Congresso).

8th IEEE Latin American Test Workshop. 2007. (Simpósio).

Chip in Rio. 2007. (Congresso).

Fórum Internacional Centros de Design. 2007. (Encontro).

XIII Workshop Iberchip. 2007. (Congresso).

XXII South Symposium on Microelectronics. 2007. (Simpósio).

15th International Workshop on Logic and Synthesis. 2006. (Simpósio).

Chip on the Montains. 2006. (Congresso).

VIII Escola de Microeletrônica. 2006. (Outra).

XXI Simpósio Sul de Microeletrônica. 2006. (Simpósio).

14th International Workshop on Logic and Synthesis. 2005. (Simpósio).

15th ACM Great Lakes Symposium on VLSI. 2005. (Simpósio).

42nd Design Automation Conference. 2005. (Congresso).

18th South Symposium on Microelectronics. 2003. (Simpósio).

Chip in Sampa. 2003. (Congresso).

17th South Symposium on Microelectronics. 2002. (Simpósio).

Chip in the Pampa. 2002. (Congresso).

IX Congresso de Iniciação Científica UFPel / FURG / UCPel. 2000. (Congresso).

I Escola de Microeletrônica. 1999. (Outra).

Workshop on Physics of the Planetary Boundary Layer and Dispersion Process Modelling. 1999. (Simpósio).

XIV Microelectronics Seminar - UFRGS / UFPel. 1999. (Seminário).

II Encontro Regional dos Estudantes de Computação UFSM / FAFRA. 1998. (Encontro).

II Ciclo de Palestras do Diretório Acadêmico da Informática UCPel. 1997. (Seminário).

Ciclo de Palestras do Curso Técnico em Eletrônica da ETFPel. 1995. (Seminário).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Luciano Almeida Braatz

CORREA, G. R.; GUNTZEL, J. L. A.;DA ROSA JUNIOR, L. S.. Energy/Quality-Aware Hardware Solutions for the Residual Coding Loop Components of the High Efficiency Video Coding Standard. 2018. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Jeferson José Baqueta

SUSIN, A. A.; KASTENSMIDT, F. G. L.;DA ROSA JUNIOR, L. S.. Evaluation of using MIGFET devices in digital integrated circuit design. 2017. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Rodrigo Nuevo Lellis

SOUZA JR., A. A.;MATTOS, J. C. B.DA ROSA JUNIOR, L. S.. Fluxo de ataque DPA/DEMA baseado na energia dos traços para neutralizar contramedidas por desalinhamento temporal em criptosistemas. 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Rafael Budim Schivittz

DA ROSA JUNIOR, L. S.; ROSA, V. S.; MEINHARDT, C.. Método para o cálculo da confiabilidade de portas lógicas na presença de falhas stuck-on e stuck-open. 2017. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Rafaél Ígor Fritz

DA ROSA JUNIOR, L. S.; MEINHARDT, C.. Desenvolvimento de ferramenta para cálculo da confiabilidade de circuitos combinacionais utilizando o método PTM. 2017. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Eduardo Liebl

DA ROSA JUNIOR, L. S.; FRANCO, D. T.; AZAMBUJA, J. R.. Avaliação da Robustez de Diferentes Topologias de Circuitos Votadres. 2016. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Thiago Davinson Gonçalves

DA ROSA JUNIOR, L. S.; AGUIAR, M. S.; IEPSE, E. F.. Biblioteca de Matemática Intervalar para Android. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Leonardo Campos Soares

DA ROSA JUNIOR, L. S.BUTZEN, P. F.. Comparação de Diferentes Topologias de Portas XOR em uma Tecnologia de 45-nm. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Leonardo Matthis Fischer

RUTZIG, M. B.;DA ROSA JUNIOR, L. S.; FRANCO, D. T.. Uma abordagem baseada em medição interna para avaliar eficiência energética de aplicativos android. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Matheus Garcia Nachtigall

ZIESEMER JUNIOR, A. M.;DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Têmpera Simulada aplicada ao Mapeamento Tecnológico de FPGAs baseadas em LUTs. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: FABIANE KONRAD REDIESS

DA ROSA JUNIOR, L. S.; ROSA, V. S.; CORREA, G. R.. Otimizações Algoríitmicas e Desenvolvimento de Hardware para o In-loop Filter do Padrão HEVC. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Julio Cesar Mesquita Ruzicki

DA ROSA JUNIOR, L. S.; SOARES, R. I.; RUTZIG, M. B.. Estudo de Arquiteturas Reconfiguráveis para Aumento de Desempenho de Aplicações DSP. 2014. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

REIS, A. I.DA ROSA JUNIOR, L. S.; ROESLER, V.. Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding. 2013. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Thiago Rosa Figueiró

DA ROSA JUNIOR, L. S.; KASTENSMIDT, F. G. L.; JOHANN, M.. Multiple Objective Technology Independent Logic Synthesis for Multiple Output Functions Through AIG Functional Composition. 2010. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Vinícius Dal Bem

MORAES, F. G.DA ROSA JUNIOR, L. S.; JOHANN, M.. Sat-Based Environment for Logic Capacity Evaluation of Via-Configurable Block Templates. 2015. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Digeorgia Natalie da Silva

DA ROSA JUNIOR, L. S.WIRTH, G. I.BAMPI, S.VAN NOIJE, W. A. M.. An Estimation Method for Gate Delay Variability Model in Nanometer CMOS Technology. 2010. Tese (Doutorado em Programa de Pós Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Jody Maick Araújo de Matos

BAMPI, S.; JOHANN, M.;DA ROSA JUNIOR, L. S.. Graph-Based Algorithms to Efficiently Map VLSI Circuits with Simple Cells. 2017. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Wagner Ishizaka Penny

MATTOS, J. C. B.DA ROSA JUNIOR, L. S.. Sistemas Embarcados Heterogêneos com Suporte a Multimídia: Cenários e Desafios. 2017. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Digeorgia Natalie da Silva

DA ROSA JUNIOR, L. S.; DA SILVA, R.;WIRTH, G. I.BAMPI, S.. Parametric Yield Improvement in Standard Cells IC Design. 2008. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduardo Liebl

DA ROSA JUNIOR, L. S.; FRANCO, D. T.; AZAMBUJA, J. R.. Avaliação da Robustez de Diferentes Topologias de Circuitos Votadores. 2015. Exame de qualificação (Mestrando em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Náigon Medeiros Martins

DA ROSA JUNIOR, L. S.; FERRUGEM, A. P.. Desenvolvimento de uma Estação Meteorológica Baseada na Plataforma Arduíno e Avaliação do Consumo Energético usando Diferentes Módulos de Comunicação Sem Fio. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Murilo Roschildt Perleberg

DA ROSA JUNIOR, L. S.; PALOMINO, D.. Projeto de Hardware Dedicado para a Etapa de Estimação de Movimento do Padrão HEVC Visando o Processamento de Vídeos UHD em Tempo Real. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Lúcio Leal Bastos

FLEISCHMANN, A. M. P.;DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Enriquecendo o conteúdo de objetos de aprendizagem usando dados abertos conectados. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Marcelo Leão Corrêa Fay

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Investigação e Avaliação de Algoritmos de Detecção de Padrões para Identificar e Extrair Assinaturas de Consumo de Potência de Circuitos Criptográficos. 2016. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Giovane de Oliveira Torres

DA ROSA JUNIOR, L. S.; MOURA, R. C.. Um estudo sobre os efeitos da técnica de reuso de traços em arquiteturas ARM nas questões de desempenho. 2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Edison Hund Lucas

FERRUGEM, A. P.;DA ROSA JUNIOR, L. S.. Desenvolvimento de uma Estação Meteorológica Automática com a Plataforma Arduino. 2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Gustavo de Castro Feijó

DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Estudo e Aplicação da Função de Distribuição de Probabilidade de Pareto Intervalar no Fluxo de Dados Multimídia em Redes de Fibra Ótica. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Viola Nicola

DA ROSA JUNIOR, L. S.MARQUES, F. S.. Arquitetura Reconfigurável para Dispositivos Móveis: Um Estudo de Caso. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Fernando Furtado Leichtweis

DA ROSA JUNIOR, L. S.; FERRUGEM, A. P.. Automação Residencial e Supervisão Remota Utilizando a Plataforma Arduino. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Daniel Munari Vilchez Palomino

DA ROSA JUNIOR, L. S.; ARAÚJO, R. M.; DINIZ, C.. Desenvolvimento e implementação em hardware de heurísticas rápidas para o módulo de decisão de modo do padrão H.264/AVC de codificação de vídeo. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Robson S

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.PORTO, M. S.. S. Dornelles.Arquitetura para a Estimação de Movimento VBSME Integrada à Compensação de Movimento com Modo de Decisão Rápído para o Padrão H.264/AVC. 2010. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Guilherme Ribeiro Corrêa

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Filtro Redutor do Efeito de Bloco Intercamadas para o Padrão H.264/SVC Realizado com Dispositivo FPGA. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Roberto Silva Vargas

DA ROSA JUNIOR, L. S.; MACARTHY, M. R.. Usando Web Services para Acesso a Informação de Contexto em um Portal Web. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Rafael de Lima Petry

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Desenvolvimento de Aplicações para TV Digital Interativa em Java com o Middleware Ginga. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: FABIANE KONRAD REDIESS

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.ZATT, B.. Projeto, Síntese e Validação de Arquitetura do Upsampling para o Padrão H.264/SVC de Codificação de Vídeo Escalável. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Pablo Duarte Pereira

DA ROSA JUNIOR, L. S.CAVALHEIRO, G. G. H.. Utilização de Realidade Virtual não Imersiva para a Demonstração de Técnicas de Computação Gráfica. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Fábio Marques Mota

DA ROSA JUNIOR, L. S.; MACARTHY, M. R.. Especialização dos Critérios Ergonômicos de Bastien e Scapin para Avaliações de Usabilidade na TV Digital Interativa. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Guilherme Tobias

DA ROSA JUNIOR, L. S.; KASTENSMIDT, F. G. L.. Gerador automático de portas lógicas baseadas em multiplexadores. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

MACHADO, C. R. C.; ROSA, C. M.;DA ROSA JUNIOR, L. S.; PERES, C. B.. Processo de Seleção para Tutor do Grupo PET Conexões de Saberes - Diversidade e Tolerância (Avaliador). 2017. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; GARRIDO, R.; BARROS, D. R.. Processo de Seleção de Petianos do Grupo PET Agronomia (Avaliador). 2017. Universidade Federal de Pelotas.

MACKEDANZ, C. F.; HARTER, F. P.; NUNES, J. F. I.;DA ROSA JUNIOR, L. S.; GROLLI, P. R.; BEHLING, A. C. K.; PINTO, K. V. A.; KINALSKI, M. A.. Processo de Seleção para Tutor do Grupo PET Meteorologia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; MARTOS, J.; COLLARES, G.; SILVEIRA, L. F. M.; PINTO, K. V. A.; KINALSKI, M. A.; FURICH, M.. Processo de Seleção de Petianos do Grupo PET Odontologia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; NUNES, J. F. I.. Processo de Seleção de Petianos do Grupo PET Artes Visuais (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; GROLLI, P. R.; PRA, M. D.; BEHLING, A. C. K.; MACHADO, C. R. C.. Processo de Seleção para Tutor do Grupo PET Agronomia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; COZZENSA, M.; CUNHA, M. A.; WILTGEN, R.; SCHWERTNER, A. C. T.. Processo de Seleção de Petianos do Grupo PET ESEF (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; BARBARA, I.; PRA, M. D.; SUZUKI, L. E.; AHLERT, S.; IMMICH, J. L.; SANTOS, J. K.; MANKE, E.; BOEIRA, L. S.. Processo de Seleção de Petianos do Grupo PET Hídrica (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; RANGEL, G.; ROSA, C.. Processo de Seleção de Petianos do Grupo PET Educação (Avaliador). 2013. Universidade Federal de Pelotas.

FERREIRA JUNIOR, P.;DA ROSA JUNIOR, L. S.BRISOLARA, L. B.. Processo Seletivo para Professor Temporário na Área de Ciência da Computação: Algoritmos e Programação (Avaliador). 2012. Universidade Federal de Pelotas.

DINIZ, E. S. A.;DA ROSA JUNIOR, L. S.FOSS, L.. Processo Seletivo para Professor Substituto na Área de Computação - Informática Aplicada e Informática Básica (Avaliador). 2010. Universidade Federal de Pelotas.

MATTOS, J. C. B.DA ROSA JUNIOR, L. S.NUNES, R. P.. Processo Seletivo para Professor Assistente na Área de Engenharia de Computação (Avaliador). 2010. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 16th Microelectronics Students Forum (Membro do Comitê de Programa). 2016. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. 30º Simpósio Sul de Microeletrônica (Membro do Comitê de Programa). 2015. Universidade Federal de Santa Maria.

DA ROSA JUNIOR, L. S.. 15th Microelectronics Students Forum (Membro do Comitê de Programa). 2015. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XVII Encontro de Pós-Graduação (Avaliador). 2015. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 29th South Symposium on Microelectronics (Membro do Comitê de Programa). 2014. Universidade Federal do Pampa.

DA ROSA JUNIOR, L. S.. XIV Microelectronics Students Forum (Membro do Comitê de Programa). 2014. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XVI Encontro de Pós-Graduação (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXIII Congresso de Iniciação Científica (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 28th South Symposium on Microelectronics (Membro do Comitê de Programa). 2013. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XIII Microelectronics Students Forum (Membro do Comitê de Programa). 2013. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XV Encontro de Pós-Graduação (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXII Congresso de Iniciação Científica (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. VIII Southern Programmable Logic Conference (Membro do Comitê de Programa). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 27th South Symposium on Microelectronics (Membro do Comitê de Programa). 2012. Universidade Regional do Noroeste do Estado do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XII Microelectronics Students Forum (Membro do Comitê de Programa). 2012. Universidade de Brasília.

DA ROSA JUNIOR, L. S.. XXI Congresso de Iniciação Científica e IV Mostra Científica (Avaliador). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XIV Encontro de Pós-Graduação (Avaliador). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms (Membro do Comitê de Programa). 2011. Politecnico di Milano.

DA ROSA JUNIOR, L. S.. 26th South Symposium on Microelectronics (Membro do Comitê de Programa). 2011. Universidade Feevale.

DA ROSA JUNIOR, L. S.. XIII Encontro de Pós-Graduação (Avaliador). 2011. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XIX Congresso de Iniciação Científica e II Mostra Científica (Avaliador). 2010. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 25th South Symposium on Microelectronics (Membro do Comitê de Programa). 2010. Pontifícia Universidade Católica do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XVIII Congresso de Iniciação Científica e XI Encontro de Pós-Graduação (Avaliador). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXXV Latin American Informatics Conference (Membro do Comitê de Programa). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 24th South Symposium on Microelectronics (Membro do Comitê de Programa). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XVII Congresso de Iniciação Científica e X Encontro de Pós-Graduação (Avaliador). 2008. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXIII South Symposium on Microelectronics (Membro do Comitê de Programa). 2008. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XXII South Symposium on Microelectronics (Membro do Comitê de Programa). 2007. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. Prêmio Nangate Melhor TC 2006/I (Avaliador). 2006. Nangate do Brasil.

DA ROSA JUNIOR, L. S.. XVIII Salão de Iniciação Científica (Avaliador). 2006. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XXI Simpósio Sul de Microeletrônica (Membro do Comitê de Programa). 2006. Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Marcello da Rocha Macarthy

MACARTHY, M. R.; MEDEIROS, G. C.. Geradores de Memória RAM. 2002. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas.

Marcelo de Oliveira Johann

Johann, Marcelo; Carlos Eduardo Pereira; Gilson Inácio Wirth. Implementação de Multitarefa sobre Arquitetura Java Embarcada FemtoJava. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Marcelo de Oliveira Johann

GÜNTZEL, José Luiz; Gilson Inácio Wirth; Luciano Volcano Agostini; Marcelo Soares Lubaszewski;Johann, Marcelo. Automatic Generation and Evaluation of Transistor Networks. 2008. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Gilson Inácio Wirth

WIRTH, G. I.; M J; C P. Implementação de Multitarefa sobre Arquitetura Java Embarcada FemtoJava. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Luigi Carro

CARRO, L.JACOBI, R.; Renato Perez Ribas. Geração automática de células para redes eficientes a partir de BDDs. 2006. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

José Luis Almada Guntzel

AGOSTINI, Luciano VolcanJOHANN, Marcelo de OliveiraGÜNTZEL, J. L. A.; RIBAS, Renato Perez. Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles. 2008. Tese (Doutorado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Luciano Volcan Agostini

GÜNTZEL, José LuisAGOSTINI, L. V.; WIRTH, G.; JOHANN, M.. Automatic Generation and Evaluation of Transistor Networks. 2008. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

João Júnior da Silva Machado

Mapeamento Tecnológico Baseado em Portas Majoritárias Utilizando a Estrutura de Dados MIG na Ferramenta FlexMap; Início: 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Renato Souza de Souza

Geração de Redes de Chaves para Dispositivos Multi-gate; Início: 2016; Tese (Doutorado em Programa de Pró-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Julio Saraçol Domingues Junior

Physical Aware MIG-based Logic Syntheses; Início: 2016; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas; (Coorientador);

Stephano Machado Moreira Gonçalves

Algoritmos de Roteamento em Grade; Início: 2016; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Vitor Gonçalves de Lima

Balanced Secure Triple Track Logic: Uma nova topologia segura contra ataques DPA e DEMA utilizando técnicas de uniformização de consumo; 2018; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas,; Coorientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Geração automática de leiaute para células NSP; 2017; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Junior

Avaliação de um Método Iterativo na Etapa de Mapeamento Tecnológico; 2015; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Coorientador: Leomar Soares da Rosa Junior;

Renato Souza de Souza

Geração de Redes de Transistores Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Coorientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Exploring Independent Gates in FinFET-Based Transistor Network Generation; 2015; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Melissa de Souza Rabassa Colvara

Análise de métodos de mapeamento tecnológico para dispositivos QCA; 2013; Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Gustavo Henrique Smaniotto

Logical and Physical Synthesis Improvements Aiming to Design Optimized Layouts Automatically; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

João Júnior da Silva Machado

Desenvolvimento de um Algoritmo para Assinatura de Células na Ferramenta FlexMap; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

André Felipe da SIlva

LogicFlow - Uma Ferramenta para o Ensino de Circuitos Digitais; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Renato Souza de Souza

Estilo Lógico Mux-Based Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Posicionamento e Roteamento de Redes de Transistores Não-Série-Paralelo; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Junior

Desenvolvimento de um Fluxo Genérico para Mapeamento Tecnológico; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Geração Automática de Redes de Transistores Otimizadas para a Tecnologia CMOS; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Tiago H

Trojahn; Implementação e avaliação de desempenho de duas versões do componente responsável pela decodificação de fluxos de mídia no middleware Ginga; 2010; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Vinícius Callegaro

SwitchCraft: Um ambiente computacional para síntese e análise de redes lógicas; 2009; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Fábio Roberto Pereira

Análise da viabilidade de leiaute para os estilos lógicos NCSP e LBBDD; 2007; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Gustavo Henrique Smaniotto

Investigação Sobre a Construção de Redes de Transistores na Tecnologia FinFET; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Alberto Portantiolo Klein

Geração de Leiautes de Redes de Transistores Não-Série-Paralelo para a Concepção de Circuitos Integrados; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Patrick Bürke Garcia

Geração de Redes de Transistores Não-Série-Paralelo Visando a Construção de Pórtas Lógicas Eficientes; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Geração Automatizada e Avaliação de Desempenho de Redes de Chaves CMOS; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Vinícius Silva de Moraes

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Regis Zanandrea

LogicFlow: A Mobile Environment for Digital Circuit Design; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Erick Fernandes Moreira

Geração Automatizada e Avaliação de Desempenho de Redes de Chaves CMOS; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Renato Souza de Souza

Desenvolvimento e Implementação de uma Ferramenta para Automatização da Geração de Circuitos Digitais Combinacionais; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Desenvolvimento de um Processador de Mídias Dedicado ao Sistema Brasileiro de TV Digital; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Alberto Portantiolo Klein

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Junior

Geração Automatizada e Avaliação de Desempenho de Redes de Transistores; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Tamara Meneghetti da Cruz

Avaliação da Potencialidade de Geração de Topologias NSP Visando a Construção de Pórtas Lógicas Otimizadas para a Tecnologia CMOS; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Douglas Detoni

Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Jean Quadro

Desenvolvimento de Componentes para o Middleware GINGA; 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Tiago H

Trojahn; Implementação do componente Media Processing para o middleware Ginga; 2010; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Rede Nacional de Ensino e Pesquisa; Orientador: Leomar Soares da Rosa Junior;

Éric Timm

Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia; 2009; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Leomar Soares da Rosa Junior;

Matheus Leitzke Pinto

Monitoria das disciplinas de graduação na área de Técnicas e Circuitos Digitais; 2013; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Nicolas Bisi

Monitoria das disciplinas de graduação na área de Introdução à Computação; 2010; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Andrws Vieira

Monitoria das disciplinas de graduação na área de Introdução à Computação; 2009; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Marcello da Rocha Macarthy

Geradores de Memoria RAM; 2002; 65 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcello da Rocha Macarthy;

Andre Inácio Reis

Implementação de Multitarefa sobre Arquitetura Java Embarcada FemtoJava; 2004; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Andre Inácio Reis

Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles; 2008; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Cláudia Rejane Jacondino de Campos

Implementação de rotinas e pacotes gráficos no LabMet; 2000; 0 f; Iniciação Científica; (Graduando em Informática) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Cláudia Rejane Jacondino de Campos;

Alexandre da Silva Carissimi

Implementação de multitarefa sobre arquitetura Java embarcada FemtoJava; 2004; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Alexandre da Silva Carissimi;

Renato Perez Ribas

Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles; 2008; Tese (Doutorado em Pós Graduação Em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Renato Perez Ribas;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • POSSANI, VINICIUS N. ; REIS, A. I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, L. S. . Transistor Count Optimization in IG FinFET Network Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2017.

  • SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, B. ; MARQUES, FELIPE DE SOUZA ; DA ROSA JUNIOR, L. S. . Solu??o para o Registro de Presen?as e Controle de Acesso em Eventos Acad?micos Utilizando Identifica??o e Comunica??o por Radiofrequ?ncia. Revista ComInG - Communications and Innovations Gazette , v. 2, p. 55-69, 2017.

  • POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, A. I. ; RIBAS, RENATO P. ; DE SOUZA MARQUES, FELIPE ; DA ROSA JUNIOR, L. S. . Graph-Based Transistor Network Generation Method for Supergate Design. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS , v. 24, p. 1-1, 2016.

  • GONÇALVES, J. L. ; TROJAHN, TIAGO H. ; MARQUES, FELIPE S. ; MATTOS, JULIO C. B. ; AGOSTINI, LUCIANO V. ; DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. J INTERNET TECHNOL , v. 14, p. 273-280, 2013.

  • TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Evaluating two implementations of the component responsible for decoding video and audio in the Brazilian digital TV middleware. Multimedia Tools and Applications , v. 57, p. 373-392, 2012.

  • POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Optimizing Transistor Networks Using a Graph-Based Technique. Analog Integrated Circuits and Signal Processing , v. 73, p. 841-850, 2012.

  • TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A comparative analysis of media processing component implementations for the Brazilian digital TV middleware. International Journal of Information Technology, Communications and Convergence , v. 1, p. 391-409, 2011.

  • DOMINGUES JR., J. S. ; POSSANI, V. N. ; SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Geração de Redes de Transistores Otimizadas Utilizando uma Abordagem Baseada em Grafos. Revista Eletrônica de Iniciação Científica , v. 11, p. 1-19, 2011.

  • BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; REIS, A. I. ; RIBAS, R. P. . Standby power consumption estimation by interacting leakage current mechanisms in nanoscaled CMOS digital circuits. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal) , v. 41, p. 247-255, 2010.

  • TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . A Comparative Analysis of Media Processing Component Implementations for the Brazilian Digital TV Middleware. Revista Ciência e Tecnologia , v. 12, p. 2-9, 2009.

  • DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. (Org.) ; ZEFERINO, C. A. (Org.) ; BOEMO, E. (Org.) ; GLESNER, M. (Org.) . Proceedings of the VIII Southern Programmable Logic Conference. Porto Alegre: , 2012. v. 1. 254p .

  • DA ROSA JUNIOR, L. S. ; MORAES, F. G. (Org.) ; CAPPELATTI, E. A. (Org.) . 26th South Symposium on Microelectronics. 1. ed. Porto Alegre: EDIPUC, 2011. v. 1. 215p .

  • DA ROSA JUNIOR, L. S. ; CAVALHEIRO, G. G. H. (Org.) ; COSTA, A. C. R. (Org.) . Abstracts Book of the Latin American Informatics Conference. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 103p .

  • MATTOS, J. C. B. (Org.) ; DA ROSA JUNIOR, L. S. (Org.) ; PILLA, M. L. (Org.) . Desafios e Avanços em Computação: Inovações e Tecnologia. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 197p .

  • MATTOS, J. C. B. (Org.) ; DA ROSA JUNIOR, L. S. (Org.) ; PILLA, M. L. (Org.) . Desafios e Avanços em Computação: O Estado da Arte. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 260p .

  • SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, BRUNO ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos Utilizando Identificação e comunicação por Radiofrequência. In: Giovani Rubert Librelotto. (Org.). Communications and Innovations Gazette. 3ed.: CreateSpace Independent Publishing Platform, 2018, v. 3, p. 70-88.

  • GONCALVES, STEPHANO MACHADO MOREIRA ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Novo Algoritmo de Roteamento de Propósito Geral. In: Pró-Reitoria de Pesquisa e Pós-Graduação. (Org.). Trabalhos Premiados XXIII Congresso de Iniciação Científica e XVI Encontro de Pós-Graduação UFPel. 1ed.Pelotas: Editora UFPel, 2016, v. , p. 149-163.

  • MARQUES, F. S. ; MARTINELLO JUNIOR, O. ; RIBAS, R. P. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 177-195.

  • DA ROSA JUNIOR, L. S. ; CALLEGARO, V. ; RIBAS, R. P. ; REIS, A. I. . Redes de Transistores e Portas Lógicas CMOS. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 197-224.

  • BUTZEN, P. F. ; DAL BEM, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Efeitos Físicos Nanométricos em Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 225-244.

  • SCHUCH, N. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Validação de Bibliotecas de Células para Projetos de Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 145-159.

  • SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . Post-processing of supergate networks aiming cell layout optimization. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1-4.

  • GONCALVES, STEPHANO M. M. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . A survey of path search algorithms for VLSI detailed routing. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1-4.

  • CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. DA S. ; MOREIRA, MATHEUS T. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Transistor placement strategies for non-series-parallel cells. In: 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017, Boston. 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017. p. 523.

  • SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . A post-processing methodology to improve the automatic design of CMOS gates at layout-level. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. p. 42.

  • CARDOSO, MAICON SCHNEIDER ; ZANANDREA, REGIS ; DE SOUZA, RENATO SOUZA ; DA SILVA MACHADO, JOAO JUNIOR ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Topological characteristics of logic networks generated by a graph-based methodology. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 343.

  • SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. S. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Optimizing cell area by applying an alternative transistor folding technique in an open source physical synthesis CAD tool. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 355.

  • MELO, MATEUS ; SMANIOTTO, GUSTAVO ; MAICH, HENRIQUE ; AGOSTINI, LUCIANO ; ZATT, BRUNO ; ROSA, LEOMAR ; PORTO, MARCELO . A parallel Motion Estimation solution for heterogeneous System on Chip. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016. p. 1.

  • CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; ZANANDREA, REGIS ; DE SOUZA, RENATO S. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Physical design of supergate cells aiming geometrical optimizations. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 1-4.

  • SMANIOTTO, GUSTAVO H. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Toward better layout design in ASTRAN CAD tool by using an efficient transistor folding. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 1-4.

  • POSSANI, VINICIUS N. ; MATOS, J. ; BACKES, M. ; DA ROSA JUNIOR, L. S. ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . Towards Optimal Area Synthesis of Small Combinational Circuits. In: 24th International Workshop on Logic & Synthesis (IWLS), 2015, Mountain View. IWLS. New York: IEEE, 2015. p. 1-7.

  • MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Iterative Mapping Approach Using Simulated Annealing Technique on FlexMap Tool. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. SIM, 2015. p. 1-4.

  • CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Non-Series-Parallel Cells Concerning Area and Wirelength Aspects. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. SIM, 2015. p. 1-4.

  • SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Implementing Transistor Folding Technique in ASTRAN CAD Tool. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. SIM, 2015. p. 1-4.

  • SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JUNIOR, A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Improving Transistor Folding Technique in ASTRAN CAD Tool. In: XV Microelectronics Students Forum (SFORUM), 2015, Salvador. SFORUM, 2015.

  • CARDOSO, M. S. ; ZANANDREA, R. ; SOUZA, R. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Topological Aspects of Non-Series-Parallel Transistors Networks. In: XV Microelectronics Students Forum (SFORUM), 2015, Salvador. SFORUM, 2015.

  • CARDOSO, MAICON SCHNEIDER ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Evaluating Geometric Aspects of Non-Series-Parallel Cells. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. p. 1-6.

  • MARTINS, M. G. A. ; CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-based Logic Synthesis Method for Nanometric Technologies. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco. IWLS. New York: IEEE, 2014. p. 1-8.

  • POSSANI, V. N. ; RIBAS, R. P. ; REIS, A. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . New challenges on Independent Gate FinFET Transistor Network Generation. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco. IWLS. New York: IEEE, 2014. p. 1-8.

  • CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Physical Synthesis for Non-Complementary-Series-Parallel Transistor Arrangements. In: 29th South Symposium on Microelectronics (SIM), 2014, Alegrete. SIM, 2014. p. 1-4.

  • MARTINS, M. G. A. ; CALLEGARO, V. ; ROSA, LEOMAR ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-Based Logic Synthesis Method for Nanometric Technologies. In: 51st Design Automation Conference Work-in-Progress (DACWIP), 2014, San Francisco. DACWIP, 2014. p. 1-6.

  • POSSANI, VINICIUS N. ; REIS, ANDRÉ I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. . Exploring Independent Gates in FinFET-Based Transistor Network Generation. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14, 2014. p. 1-6.

  • MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Improving FlexMap Tool to Explore Preprocessing and Post-processing Techniques. In: XIV Microelectronics Students Forum (SFORUM), 2014, Aracajú. SFORUM, 2014.

  • GONCALVES, STEPHANO MACHADO MOREIRA ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . A new general purpose line probe routing algorithm. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 658-6.

  • POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRÉ INÁCIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; DA ROSA JUNIOR, LEOMAR SOARES . Efficient transistor-level design of CMOS gates. In: the 23rd ACM international conference, 2013, Paris. Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI - GLSVLSI '13. New York: ACM Press. p. 191-196.

  • POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A Structural Algorithm to Minimize Switch Count in CMOS Logic Gates. In: 22nd International Workshop on Logic & Synthesis (IWLS), 2013, Austin. IWLS. New York: IEEE, 2013. p. 1-8.

  • POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . Transistor-level optimization of CMOS complex gates. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-4.

  • DOMINGUES JR., J. S. ; SOUZA, R. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . New Environment for Technology Mapping. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.

  • MARTINS, M. G. A. ; CALLEGARO, V. ; GONÇALVES, S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. . Majority-based Library Generation for QCA, SET and TPL Technologies. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.

  • POSSANI, V. N. ; CALLEGARO, V. ; REIS, ANDRE I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A New Algorithm to Implement Combinational Logic Cells with Reduced Number of Switches. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.

  • GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . A Tool for Digital Circuit Visualization. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.

  • POSSANI, VINICIUS N. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Improving the methodology to build non-series-parallel transistor arrangements. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. p. 1-6.

  • GONÇALVES, S. ; COLVARA, M. ; MARTINS, M. G. A. ; REIS, A. I. ; RIBAS, R. P. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Technology Mapping for QCA Devices. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.

  • POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NSP Kernel Finder - A Methodology to Find Non-Series-Parallel Arrangements. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.

  • SOUZA, R. S. ; DOMINGUES JR., J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . An Effective Method for Generating Boolean Signatures. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.

  • DOMINGUES JR., J. S. ; DETONI, D. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Exploration of Technology Mapping Flow for QCA Designs. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.

  • POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - An Efficient Method to Represent Boolean Functions. In: XII Microelectronics Students Forum (SFORUM), 2012, Brasilia. SFORUM, 2012.

  • GONÇALVES, S. ; DOMINGUES JR., J. S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Technology Mapping Methods for QCA Devices. In: XII Microelectronics Students Forum (SFORUM), 2012, Brasilia. SFORUM, 2012.

  • RIBAS, RENATO P. ; CALLEGARO, VINICIUS ; DA ROSA, LEOMAR SOARES ; REIS, ANDRE I. . Learning CMOS logic gate design by exploring switch network domain. In: 2nd Interdisciplinary Engineering Design Education Conference (IEDEC), 2012, Santa Clara. IEDEC, 2012.

  • POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements. In: 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. SBCCI, 2012.

  • SOUZA, R. ; DA ROSA, LEOMAR ; AGOSTINI, L. ; PORTO, R. . Optimized 16×16 discrete cosine transform architecture for homogeneity-based H.264/AVC intra mode decision. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic, 2012. p. 1.

  • POSSANI, V. N. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 79-82.

  • DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . An Algorithm for Generating Logical Expressions Using a Graph-based Approach. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 87-90.

  • QUADRO, J. F. G. ; TROJAHN, T. H. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A Media Processing Implementation for ISDTV Middleware with Optional Hardware Acceleration Support. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 93-96.

  • POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XI Microelectronics Student Forum (SFORUM), 2011, João Pessoa. SFORUM, 2011.

  • DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Extraction of Boolean Expressions from Transistor Networks. In: XI Microelectronics Student Forum (SFORUM), 2011, João Pessoa. SFORUM, 2011.

  • GONÇALVES, J. L. ; TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. In: FTRA 2011 International Workshop on Advanced Future Multimedia Services (AFMS), 2011, Jeju. AFMS, 2011.

  • POSSANI, VINICIUS N. ; TIMM, ERIC F. ; AGOSTINI, LUCIANO V. ; DA ROSA, LEOMAR S. . A graph-based technique to optimize transistor networks. In: 2nd Latin American Symposium on Circuits and Systems (LASCAS), 2011, Bogota. LASCAS, 2011.

  • SCHOENKNECHT, MATEUS THUROW ; ERIC FALCHI TIMM ; LEOMAR SOARES DA ROSA ; AGOSTINI, LUCIANO VOLCAN . H.264/AVC Eighth Pixel MC Chrominance interpolation hardware targeting very high resolution videos. In: 2nd Latin American Symposium on Circuits and Systems (LASCAS), 2011, Bogota. LASCAS, 2011.

  • TROJAHN, TIAGO H. ; GONCALVES, JULIANO L. ; MATTOS, JULIO C.B. ; AGOSTINI, LUCIANO V. ; JUNIOR, LEOMAR S. ROSA . Tests and Performance Analysis of Media Processing Implementations for the Middleware of Brazilian Digital TV System Using Different Scenarios. In: IEEE/FTRA International Conference on Multimedia and Ubiquitous Engineering (MUE), 2011, Crete. MUE, 2011.

  • TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Performance Analysis Of The Media Processing Component Using Xine-Lib To H.264 High Profile Video Reproduction For The Ginga Middleware. In: X Microelectronics Student Forum (SFORUM), 2010, São Paulo. SFORUM, 2010.

  • TROJAHN, T. H. ; BRISOLARA, L. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Avaliação de desempenho entre duas implementações do componente Media Processing para o Middleware Ginga. In: V Congresso Sul Brasileiro de Computação (SULCOMP), 2010, Criciuma. SULCOMP, 2010.

  • TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware. In: FTRA 2010 International Workshop on Advanced Future Multimedia Services (AFMS), 2010, Gwangju. AFMS, 2010. v. 2. p. 354-362.

  • POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Transistor Networks Design Using a Graph-Based Approach. In: X Microelectronics Student Forum (SFORUM), 2010, São Paulo. SFORUM, 2010.

  • MARTINS, MAYLER G. A. ; ROSA, LEOMAR ; RASMUSSEN, ANDERS B. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Boolean factoring with multi-objective goals. In: IEEE International Conference on Computer Design (ICCD), 2010, Amsterdam. ICCD.

  • CALLEGARO, VINICIUS ; MARQUES, FELIPE DE SOUZA ; KLOCK, CARLOS EDUARDO ; DA ROSA, LEOMAR SOARES ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . SwitchCraft. In: 23rd Symposium on Integrated Circuits and System Design (SBCCI), 2010, São Paulo. SBCCI. New York: ACM Press, 2010.

  • TROJAHN, TIAGO H. ; GONCALVES, JULIANO L. ; MATTOS, JULIO C. B. ; DA ROSA JUNIOR, LEOMAR S. ; AGOSTINI, LUCIANO V. . A Media Processing Implementation Using Libvlc for the Ginga Middleware. In: 5th International Conference on Future Information Technology (FUTURETECH), 2010, Busan. FUTURETECH, 2010.

  • REIS, A. I. ; RASMUSSEN, A. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. . Fast Boolean Factoring with Multi-Objective Goals. In: 18th International Workshop on Logic and Synthesis (IWLS), 2009, Berkeley. IWLS, 2009. p. 303-309.

  • CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Kernel-based Approach for Factoring Logic Functions. In: IX Student Forum on Microelectronics (SFORUM), 2009, Natal. SFORUM, 2009.

  • DA ROSA, LEOMAR S. ; SCHNEIDER, FELIPE R. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Switch level optimization of digital CMOS gate networks. In: 10th International Symposium on Quality of Electronic Design (ISQED), 2009, San Jose. ISQED, 2009.

  • BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold and Gate Leakage Estimation in Complex Gates. In: 17th International Workshop on Logic and Synthesis (IWLS), 2008, Lake Tahoe. IWLS, 2008. p. 87-93.

  • DA SILVA, D. C. ; PEREIRA, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Tree-based Transistor Gate Matching Solution for Efficient Layout Implementation. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.

  • CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Graph-based Solution for Dual Transistor Network Generation. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.

  • CHIAPPETTA FILHO, E. J. D. ; BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Simple Model to Estimate Intrinsic Power Consumption in CMOS Logic Gates. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.

  • MOURA, D. ; BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Fast Algorithm to Leakage Power Reduction by Input Vector Control. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.

  • BUTZEN, PAULO F. ; ROSA JR., LEOMAR S. ; CHIAPPETTA FILHO, ERASMO J.D. ; MOURA, DIONATAN S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms. In: 18th ACM Great Lakes Symposium on VLSI (GLSVLSI), 2008, Orlando. GLSVLSI. New York: ACM Press, 2008.

  • CARDOSO, TIAGO MULLER GIL ; JR., LEOMAR SOARES DA ROSA ; MARQUES, FELIPE DE SOUZA ; RIBAS, RENATO PEREZ ; REIS, ANDRE INACIO . Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 9th International Symposium of Quality of Electronic Design (ISQED), 2008, San Jose. ISQED, 2008.

  • PEREIRA, F. ; SILVA, C. A. ; MOURA, D. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Configurable Ring Oscillator For Logic Cell Evaluation. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.

  • MOURA, D. ; ALEGRETTI, C. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Logical Synthesis For Efficient CMOS Transistor Network. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.

  • GOMES, M. V. ; PEREIRA, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Lee: A Leakage Estimation Environment. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.

  • LEDUR, M. ; MARRANGHELLO, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Set Of Digital Cells According To Logic Equivalences. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.

  • BUTZEN, P. F. ; MANCUSO, R. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. In: 16th International Workshop on Logic and Synthesis (IWLS), 2007, San Diego. IWLS, 2007. p. 53-58.

  • GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: 8th IEEE Latin American Test Workshop (LATW), 2007, Cuzco. LATW, 2007.

  • DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . Analysis of Transistor Networks Generation. In: XIII Workshop Iberchip (IBERCHIP), 2007, Lima. IBERCHIP, 2007. p. 383-386.

  • GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; ALEGRETTI, C. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: 12th IEEE European Test Symposium (ETS), 2007, Freiburg. ETS, 2007. p. 101-104.

  • MARQUES, F. S. ; ROSA, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. S. ; REIS, A. I. . DAG based library-free technology mapping. In: 17th Great Lakes Symposium on VLSI (GLSVLSI), 2007, Stresa-Lago Maggiore. GLSVLSI. New York: ACM Press, 2007.

  • DA ROSA, LEOMAR SOARES ; REIS, ANDRE INACIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; SCHNEIDER, FELIPE RIBEIRO . A comparative study of CMOS gates with minimum transistor stacks. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press, 2007. p. 93.

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; REIS, A. I. . BDDs and transistor networks with minimum pull-up/pull-down chains. In: 15th International Workshop on Logic and Synthesis (IWLS), 2006, Vail. IWLS, 2006. p. 142-149.

  • DA ROSA JUNIOR, LEOMAR S. ; MARQUES, FELIPE S. ; CARDOSO, TIAGO M. G. ; RIBAS, RENATO P. ; SAPATNEKAR, SACHIN S. ; REIS, ANDRÉ I. . Fast disjoint transistor networks from BDDs. In: 19th Symposium on Integrated Circuits and Systems Design (SBCCI), 2006, Ouro Preto. SBCCI. New York: ACM Press, 2006.

  • DA ROSA JUNIOR, L. S. ; BARBIERI, E. ; SOARES, A. B. ; BOSCHETTI, M. ; COSTA, E. ; BAMPI, S. . Designing Two Parallel Multiplier Architectures for DSP. In: III Student Forum on Microelectronics (SFORUM), 2003, São Paulo. SFORUM, 2003.

  • DA ROSA JUNIOR, L. S. ; BECK FILHO, A. C. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Dedicated Instructions to Suport Multiprocessing on a Embedded Java Archtecture. In: III Student Forum on Microelectronics (SFORUM), 2003, São Paulo. SFORUM, 2003.

  • DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Scheduling Policy Costs on a JAVA Microcontroller. In: Workshop on Java Technologies for Real-Time and Embedded Systems, 2003, Catânia - Sicília. Lecture Notes in Computer Science - On The Move to Meaningful Internet Systems 2003: OTM2003 Workshops. Berlin: Springer-Verlag, 2003. v. 2889. p. 520-533.

  • CAMPOS, C. J. ; STEINMETZ, S. ; MOREIRA, I. A. ; RIBEIRO, G. G. ; DA ROSA JUNIOR, L. S. . Temperaturas inferiores à 15 graus célsius observadas em fevereiro de 1987 na região de Pelotas-RS. In: XI Congresso Brasileiro de Meteorologia (CBMET), 2000, Rio de Janeiro. CBMET, 2000.

  • CARDOSO, M. S. ; SMANIOTTO, GUSTAVO ; MACHADO, J. J. S. ; MOREIRA, MATHEUS T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Analysis of the Impacts of Diffusion and Polysilicon Gaps in Non-Series-Parallel Supergates. In: 32nd South Symposium on Microelectronics (SIM), 2017, Rio Grande. SIM, 2017. p. 1-4.

  • SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON SCHNEIDER ; DE SOUZA, RENATO S. ; MOREIRA, M. T. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Kernel Finder Post-processing Aiming Cell Layout Optimization. In: 32nd South Symposium on Microelectronics (SIM), 2017, Rio Grande. SIM, 2017. p. 1-4.

  • SMANIOTTO, GUSTAVO H. ; CARDOSO, M. S. ; SOUZA, R. S. ; MOREIRA, M. T. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . PÓS-PROCESSAMENTO EM REDES DE TRANSISTORES CMOS OTIMIZADAS VISANDO APRIMORAR O LEIAUTE FINAL. In: XXVI Congresso de Iniciação Científica - UFPel (CIC), 2017, Pelotas. CIC, 2017.

  • JUNGES, R. Z. ; PICCOLI, A. ; RAMOS, K. P. ; MORAES, V. S. ; DA ROSA JUNIOR, L. S. . Aplicativo Grade: Uma estimativa de tempo restante na graduação. In: II Congresso de Ensino de Graduação - UFPel (CEG), 2016, Pelotas. CEG, 2016. p. 1-3.

  • RAMOS, I. N. ; RAMSON, C. M. ; MODEL, E. F. ; OLIVEIRA, G. W. ; DA ROSA JUNIOR, L. S. . APLICATIVO PARA MONITORAMENTO DO TRANSPORTE DE APOIO DA UFPEL. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-3.

  • ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . CARACTERÍSTICAS TOPOLÓGICAS DE REDES DE TRANSISTORES GERADAS POR UMA ABORDAGEM BASEADA EM GRAFOS. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-5.

  • SMANIOTTO, GUSTAVO ; MOREIRA, MATHEUS T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-4.

  • DA SILVA MACHADO, JOAO JUNIOR ; DOMINGUES JR., J. S. ; MARQUES, FELIPE DE S. ; DA ROSA JUNIOR, L. S. . ALGORITMO DE VERIFICAÇÃO ESTRUTURAL APLICADO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO NA FERRAMENTA FLEXMAP. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.

  • CARDOSO, MAICON SCHNEIDER ; SMANIOTTO, GUSTAVO ; ZANANDREA, R. ; MOREIRA, MATHEUS T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . SÍNTESE DE PORTAS LÓGICAS COMPLEXAS GERADAS POR UM PARADIGMA DE MINIMIZAÇÃO DE REDES DE TRANSISTORES BASEADA EM GRAFOS. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.

  • SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . UMA METODOLOGIA PARA GERAÇÃO DE REDES DE TRANSISTORES FINFET DOUBLE GATE. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.

  • SILVEIRA, R. ; DUTRA, R. S. ; MARQUES, F. S. ; ZATT, B. ; DA ROSA JUNIOR, L. S. . DESENVOLVIMENTO DE UMA SOLUÇÃO PARA O REGISTRO DE PRESENÇAS E CONTROLE DE ACESSO EM EVENTOS ACADÊMICOS UTILIZANDO IDENTIFICAÇÃO E COMUNICAÇÃO POR RADIOFREQUÊNCIA. In: XVI Encontro dos Grupos PET da Região Sul (SULPET), 2015, Londrina. SULPET, 2015. p. 1-6.

  • JUNGES, R. Z. ; FREITAG, M. R. ; DA ROSA JUNIOR, L. S. . PROJETO LÓGICA DE PROGRAMAÇÃO. In: 1º Congresso de Ensino de Graduação - UFPel (CEG), 2015, Pelotas. CEG, 2015. p. 1-4.

  • CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO E ROTEAMENTO DE ARRANJOS DE TRANSISTORES CMOS NÃO-SÉRIE-PARALELO. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.

  • SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . GERAÇÃO AUTOMÁTICA DE REDES DE TRANSISTORES DEDICADO A DISPOSITIVOS FinFET UTILIZANDO COMPOSIÇÃO FUNCIONAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.

  • GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . ST-ROUTER: UM ALGORITMO RÁPIDO E EFICIÊNTE PARA O ROTEAMENTO DE PROPÓSITO GERAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.

  • SILVA, A. F. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow - Uma Ferramenta para o Ensino de Circuitos Digitais. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DESENVOLVIMENTO DE UM ALGORITMO PARA ASSINATURA DE CÉLULAS NA FERRAMENTA FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • GARCIA, P. B. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NOVOS MÓDULOS DE INTERFACE PARA O FRAMEWORK FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . APLICANDO PROCESSAMENTO PARALELO EM UM ALGORITMO DE ROTEAMENTO. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . OTIMIZAÇÃO DA TÉCNICA DE FOLDING DOS TRANSISTORES NA FERRAMENTA DE CAD ASTRAN. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • BARBOSA, T. I. S. ; DA ROSA JUNIOR, L. S. ; MATTOS, J. C. B. . ESTUDO DE DIFERENTES TECNOLOGIAS DE MEMÓRIAS PARA USO EM SISTEMAS EMBARCADOS. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.

  • MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . NOVA EXTENSÃO PARA A FERRAMENTA FLEXMAP CAPAZ DE EXPLORAR TÉCNICAS DE PRÉ-PROCESSAMENTO E PÓS-PROCESSAMENTO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.

  • CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO DE TRANSISTORES EM REDES NÃO-SÉRIE-PARALELO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.

  • GARCIA, P. B. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM MÓDULO PARA ESTIMAÇÃO DE CONSUMO DE POTÊNCIA DURANTE O MAPEAMENTO TECNOLÓGICO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.

  • ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . LOGICFLOW: UM APLICATIVO PARA ENSINO DE CIRCUITOS DIGITAIS. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.

  • DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . AVALIAÇÕES DE ETAPAS DE PRÉ-PROCESSAMENTO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO COM FOCO EM PORTAS MAJORITÁRIAS. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.

  • SOUZA, R. S. ; SOARES, R. I. ; BUTZEN, PAULO F. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTAÇÃO DE PORTAS LÓGICAS NO ESTILO LÓGICO MUX-BASED VISANDO A CONSTRUÇÃO DE SISTEMAS DIGITAIS SEGUROS IMUNES A ATAQUES DPA. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.

  • POSSANI, VINICIUS N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTANDO REDES DE TRANSISTORES ATRAVÉS DOS NOVOS DISPOSITIVOS INDEPENDENT GATE FINFET. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.

  • GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM NOVO ALGORITMO DE ROTEAMENTO DE PROPÓSITO GERAL. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.

  • MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Novo Módulo Eqn para a Ferramenta Flexmap. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • SILVEIRA, R. ; SANTANA, R. T. ; ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologia Arduíno. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • KLEIN, A. P. ; CRUZ, T. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Estudo Sobre a Tecnologia Emergente QCA. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • LIMA, V. G. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento de um Algoritmo para o Dimensionamento de Transistores de Portas Lógicas CMOS. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Manipulação Eficiente de Funções Booleanas em Arquiteturas de 64bits Através do Uso de Boolean Representation Code. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Algoritmo Eficiente de Roteamento Global para Ferramentas CAD. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.

  • DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Uma Nova Framework para Mapeamento Tecnológico. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013.

  • POSSANI, VINICIUS N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Algoritmo Estrutural para Geração de Redes de Transistores Eficientes. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013.

  • DETONI, D. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Ferramenta de Visualização Gráfica para Estrutura Netlist. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.

  • DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.

  • POSSANI, V. N. ; SOUZA, R. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas para a Tecnologia CMOS. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.

  • SOUZA, R. S. ; POSSANI, V. N. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - Um Método Eficiente para Representar Funções Booleanas. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.

  • GONÇALVES, S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Avaliando Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.

  • COLVARA, M. ; GONÇALVES, S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Análise de Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. ENPOS, 2012.

  • OLIVEIRA, L. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; MATTOS, J. C. B. . Descrição do fluxo de projeto e do processo de otimização de um circuito digital na tecnologia CMOS. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. ENPOS, 2012.

  • DOMINGUES JR., J. S. ; POSSANI, V. N. ; SILVEIRA, D. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . High Throughput 4X4 and 8X8 SATD Similarity Criteria Architectures for Video Coding Applications. In: VII Southern Conference on Programmable Logic - Designer Forum (SPL), 2011, Córdoba. SPL, 2011. p. 115-118.

  • DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.

  • POSSANI, V. N. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Otimizações em Redes de Transistores usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.

  • SOUZA, R. S. ; DOMINGUES JR., J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Algoritmo para Validação de Redes de Transistores Geradas Automaticamente pela Ferramenta Soptimizer. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.

  • GONÇALVES, S. ; TROJAHN, T. H. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Uma Implementação do Componente Media Processing com Suporte a Aceleração em Hardware para o Middleware Ginga. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.

  • TROJAHN, T. H. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . An Implementation of Media Processing component using LibVLC library for the Ginga Middleware. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 105-108.

  • POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A Graph-based Approach to Generate Optimized Transistor Networks. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 75-78.

  • CALLEGARO, V. ; MARQUES, F. S. ; KLOCK, C. E. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft - A Tool for Generating Switch Networks for Digital Cells. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 31-34.

  • TROJAHN, T. H. ; BRISOLARA, L. B. ; DINIZ, E. S. A. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Implementação e Avaliação de Desempenho, Usando Vídeos H.264 High Profile, do Componente Media Processing para o Middleware Ginga. In: II Workshop de TV Digital Interativa (WTVDI), 2010, Belo Horiozonte. WTVDI, 2010. v. 2.

  • TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Uma Implementação do Componente Media Processing usando a Biblioteca Libvlc para o Middleware Ginga. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.

  • POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Implementação e Otimização de Portas Lógicas Combinacionais no Nível de Transistores Utilizando uma Abordagem Baseada em Grafos. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.

  • TIMM, E. F. ; SCHOENKNECHT, M. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Módulo de Interpolação de Crominância com Precisão de. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.

  • DOMINGUES JR., J. S. ; POSSANI, V. N. ; SILVEIRA, D. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Exploração do Espaço de Projeto do Critério de Similaridade SATD. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.

  • SOUZA, R. S. ; PORTO, R. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Arquitetura Otimizada de DCT 2-D 16X16 para Heurística do. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.

  • CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A New Algorithm for Fast and Efficient Boolean Factoring. In: 24th South Symposium on Microelectronics (SIM), 2009, Pelotas. SIM, 2009. p. 27-30.

  • BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. ; REIS, A. I. ; RIBAS, R. P. . Accurate Method for Subthreshold and Gate Leakage Current Estimation in CMOS Complex Gates. In: XXIII South Symposium on Microelectronics (SIM), 2008, Bento Gonçalves. SIM, 2008. p. 23-26.

  • DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . NCSP and LBBDD Logic Styles for CMOS Digital Circuits. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 17-20.

  • BUTZEN, P. F. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold Leakage Estimation in CMOS Complex Gates. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 47-50.

  • BAVARESCO, S. ; GOMES, M. V. ; SILVA, C. A. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 159-162.

  • MARQUES, F. S. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 209-213.

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 215-218.

  • CARDOSO, T. M. G. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Exploring BDD Ordering in Delay-driven Technology Mapping. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 231-234.

  • DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Costs of Different Scheduling Mechanism in Embedded Systems. In: XVIII South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. SIM, 2003. p. 213-217.

  • BECK FILHO, A. C. ; DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. . CACO-PS: General Purpose Power Simulator. In: XVIII South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. SIM, 2003. p. 133-136.

  • SANTOS, A. J. G. ; CORREA, D. S. ; SILVA, J. V. S. ; AMARAL, L. S. ; BASTOS, L. L. ; LORINI, M. ; FREITAG, M. R. ; FAGUNDES, M. G. ; FARIA, M. N. ; MARGREFF, P. ; DUTRA, R. S. ; SILVEIRA, R. ; JUNGES, R. Z. ; BARBOSA, T. I. S. ; MORAES, V. S. ; DA ROSA JUNIOR, L. S. . Ações do Grupo PET-Computação UFPel. In: Mostra de Ensino da UFPel, 2014, Pelotas. Mostra de Ensino - Pró-Reitoria de Graduação UFPel, 2014.

  • COLVARA, M. ; VISINTIN, L. ; REISER, R. ; DA ROSA JUNIOR, L. S. ; MATTOS, J. C. B. ; AGOSTINI, L. V. . Projeto de Hardware com Máximo Paralelismo para a Transformada Hadamard 4x4 do Padrão H.264/AVC de Compressão de Vídeo. In: XIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2011, Pelotas. ENPOS, 2011.

  • TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . A Comparative Analysis of Media Processing Component Implementations for the Brazilian Digital TV Middleware. In: I Brazilian Technology Symposium (BTS), 2010, Campinas. BTS, 2010. v. 1. p. 7.

  • BECKMANN, M. ; DA SILVA, W. G. P. ; TROJAHN, T. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Aplicação do FlexCm no Desenvolvimento de Componentes para o Middleware Ginga. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.

  • PALOMINO, D. ; DORNELLES, R. ; SAMPAIO, F. ; DA ROSA JUNIOR, L. S. . Soptmizer: Ferramenta para Otimização de Redes de Transistores Baseada em Grafos. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.

  • KIST, D. M. ; PEREIRA, R. L. ; SANTANA, S. ; DA ROSA JUNIOR, L. S. . Geração de Lógica CMOS através de Árvores de Operadores. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.

  • DA ROSA JUNIOR, L. S. ; CAMPOS, C. J. . Temperaturas prejudiciais à cultura do arroz observadas em fevereiro de 1991. In: IX Congresso de Iniciação Científica e II Encontro de Pós-graduação, UFPel/FURG/UCPel (CIC), 2000, Pelotas. CIC, 2000. v. 1. p. 39.

  • DA ROSA JUNIOR, L. S. . A New General Purpose Line Probe Routing Algorithm. 2014. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. . Efficient Transistor-Level Design of CMOS Gates. 2013. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. 2011. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. . Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware. 2010. (Apresentação de Trabalho/Congresso).

  • CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Kernel-based Approach for Factoring Logic Functions. 2009. (Apresentação de Trabalho/Congresso).

  • BUTZEN, P. F. ; MANCUSO, R. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. 2007. (Apresentação de Trabalho/Congresso).

  • GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. 2007. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. ; GOMES, M. V. ; RIBAS, R. P. ; REIS, A. I. . Karma 3.0 (Karnaugh Map - Quine-McCluskey Syntesis Tool). 2007. (Apresentação de Trabalho/Outra).

  • DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . Analysis of Transistor Networks Generation. 2007. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . A Comparative Study of CMOS Gates with Minimum Transistor Stacks. 2007. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. . NCSP and LBBDD Logic Styles for CMOS Digital Circuits. 2007. (Apresentação de Trabalho/Simpósio).

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; REIS, A. I. . BDDs ans transistor networks with minimum pull-up/pull-down chains. 2006. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; SAPATNEKAR, S. ; RIBAS, R. P. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. 2006. (Apresentação de Trabalho/Simpósio).

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; SAPATNEKAR, S. ; RIBAS, R. P. ; REIS, A. I. . Fast Disjoint Transistor Networks from BDDs. 2006. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . LAGARTO (LAyout GenerAtoR TOols). 2005. (Apresentação de Trabalho/Outra).

  • DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Costs of Different Scheduling Mechanism in Embedded Systems. 2003. (Apresentação de Trabalho/Simpósio).

  • DA ROSA JUNIOR, L. S. ; BECK FILHO, A. C. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Dedicated Instructions to Suport Multiprocessing on a Embedded Java Archtecture. 2003. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. ; CAMPOS, C. J. . Temperaturas prejudiciais à cultura do arroz observadas em fevereiro de 1991. 2000. (Apresentação de Trabalho/Congresso).

  • DA ROSA JUNIOR, L. S. . Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles 2008 (Tese).

  • DA ROSA JUNIOR, L. S. . Implementação de Multitarefa sobre Arquitetura Java Embarcada Femtojava 2004 (Dissertação).

  • DA ROSA JUNIOR, L. S. . Avaliação de um Processador Embarcado Multiprocessos 2003 (Monografia).

  • DA ROSA JUNIOR, L. S. . Linux Embarcado 2002 (Monografia).

  • DA ROSA JUNIOR, L. S. . Geradores de Memória RAM 2002 (Monografia).

Seção coletada automaticamente pelo Escavador

Outras produções

DOMINGUES JR., J. S. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . FlexMap. 2013.

DETONI, D. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DSCraft. 2012.

DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . MultiMapper. 2012.

POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Soptimizer. 2011.

CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. . SwitchCraft. 2010.

SILVA, G. G. G. ; SOARES, R. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Dial-a-Ride (Protótipo). 2016.

SILVA, A. F. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow: A Mobile Environment for Digital Circuit Design (Protótipo). 2015.

SANTANA, R. T. ; SILVEIRA, R. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps (Protótipo). 2013.

TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Componente Media Processing do OpenGinga - GingaJ do SBTVD (Protótipo). 2011.

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Tecnologias de Redes de Computadores. 2012. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. ; ZEFERINO, C. A. ; BOEMO, E. ; GLESNER, M. . Proceedings of the VIII Southern Programmable Logic Conference (Electronic Proceedings). 2012. (Editoração/Anais).

DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. ; ZEFERINO, C. A. ; BOEMO, E. ; GLESNER, M. . Proceedings of SPL Designer Forum 2012 (Electronic Proceedings). 2012. (Editoração/Anais).

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Segurança de Redes de Computadores. 2011. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

DA ROSA JUNIOR, L. S. . A Evolução da Computação (Palestra). 2011. (Palestra).

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Gerenciamento de Redes de Computadores. 2010. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

REIS, R. A. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Proceedings of the XVI Iberchip Workshop (CD-Rom). 2010. (Editoração/Anais).

DA ROSA JUNIOR, L. S. . Microeletrônica, Mega Oportunidades (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Técnicas para Escrita Científica (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Um Pouco de Computação (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Projeto Elétrico CMOS (Palestra). 2009. (Palestra).

DA ROSA JUNIOR, L. S. . Técnicas para Escrita Científica (Palestra). 2008. (Palestra).

DA ROSA JUNIOR, L. S. . Programa de Treinamento em Microeletrônica Nangate-UFRGS Research Lab. 2006. .

DA ROSA JUNIOR, L. S. . Sistemas Computacionais DELL - Módulo Enterprise - 1° Edição. 2002. (Curso de curta duração ministrado/Extensão).

DA ROSA JUNIOR, L. S. . Sistemas Computacionais DELL - Módulo Enterprise - 2° Edição. 2002. (Curso de curta duração ministrado/Extensão).

DA ROSA JUNIOR, L. S. . Construção e Desenvolvimento de Documentos WEB. 1998. (Curso de curta duração ministrado/Extensão).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2018 - Atual

    Métodos, Técnicas e Algoritmos Dedicados ao Projeto de Circuitos Integrados Digitais, Descrição: Este projeto de pesquisa tem por foco a otimização de projetos de circuitos integrados digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de métodos, técnicas e algoritmos dedicados ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores tanto no nível topológico (síntese lógica) quanto no nível de leiaute.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (3) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / BUTZEN, PAULO F. - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2014 - 2016

    Otimização do projeto de ASICs através de técnicas e algoritmos eficientes para mapeamento tecnológico e para geração automatizada de células lógicas, Descrição: Este projeto tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (4) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Julio Carlos Balzano de Mattos - Integrante / POSSANI, VINICIUS N. - Integrante / Rafael Iankowski Soares - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2014 - 2015

    Otimização do projeto de circuitos integrados através do uso de técnicas e algoritmos eficientes para geração automatizada de células lógicas e mapeamento tecnológico, Descrição: Este projeto aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free através da investigação e do desenvolvimento de métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes, da investigação de estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas, e do desenvolvimento de métodos e algoritmos eficientes de estimativas para os diversos custos de mapeamento.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (5) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / POSSANI, VINICIUS N. - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2012 - 2014

    Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais, Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013., Descrição: Esse projeto de pesquisa tem por objetivo principal desenvolver a base de um mapeador genérico de circuitos digitais. Entende-se por ?genérico? um ambiente que possa facilmente migrar para diferentes bases de dados do tipo grafos usualmente aplicadas nesta classe de ferramenta de CAD, sendo elas, árvore binária, diagrama de decisão binária (BDD), grafo acíclico direto (DAG), grafo AND-INV (AIG), ou outro. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos de estimativas de custo para funções Booleanas, redes de chaves e portas lógicas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) / Doutorado: (2) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2011 - 2012

    Implementação de Soluções Eficientes para Módulos do Middleware Ginga do Sistema Brasileiro de TV Digital e Desenvolvimento de Aplicativos Embarcados para Estudos de Caso, Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 15/11/2012., Descrição: Esse projeto pretende focar no desenvolvimento de soluções eficientes em termos de consumo de memória, consumo de energia e tempo de execução para módulos do middleware Ginga do Sistema Brasileiro de TV Digital (SBTVD). O módulo que será inicialmente focado é o do processador de mídias (áudio e vídeo). Este módulo é um dos mais críticos do middleware, em função da enorme massa de dados que deve manipular, principalmente quando se está considerando áudio e vídeo de alta resolução. Serão realizados experimentos sobre o processador do terminal de acesso e também com programação paralela em GPU usando o Cuda. O Ginga é uma implementação de código aberto da especificação do middleware Ginga e tem sido desenvolvido de forma colaborativa por diversas equipes no Brasil e no exterior. Por possuir código aberto, o Ginga poderá ser utilizada por desenvolvedores de aplicativos para o SBTVD, como também por fabricantes de terminais de acesso para este sistema. Deste modo, este projeto tem grande relevância econômica e social. Uma outra ação desenvolvida neste projeto diz respeito à geração de aplicativos para o SBTVD e que, portanto, devem ser executados sobre o Ginga. No contexto deste projeto, os aplicativos desenvolvidos serão úteis no processo de validação dos módulos do Ginga e também como estudo de caso para avaliar a eficiência destes módulos do ponto de vista dos critérios já citados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador / Eliane da Silva Alcoforado Diniz - Integrante / Marco Beckmann - Integrante / Tiago H. Trojahn - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2009 - 2012

    Synaptic Project - FP7 European Community, Projeto certificado pelo(a) coordenador(a) Andre Inacio Reis em 18/01/2013., Descrição: Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Coordenador / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / Paulo F. Butzen - Integrante / Vinicius Callegaro - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante., Financiador(es): Comission of the European Communities - Auxílio financeiro.

  • 2009 - 2010

    Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas, Descrição: Os principais objetivos deste projeto são: Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2008 - 2010

    Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados, Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013., Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa Nangate-UFRGS Research Lab nas instalações do Instituto de Informática da UFRGS. O projeto apresenta as seguintes linhas de investigação: Análise Estatística de Variação de Processos de Microeletrônica CMOS; Geração de Redes Lógicas; Mapeamento Tecnológico; Modelos de Consumo de Potência; Teste de Bibliotecas de Células.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) / Doutorado: (3) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador / Paulo F. Butzen - Integrante / Caio Alegretti - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante., Financiador(es): Nangate do Brasil - Auxílio financeiro.

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

  • 2009 - 2011

    GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

Seção coletada automaticamente pelo Escavador

Prêmios

2016

Trabalho Premiado em 1º Lugar, Ciências Exatas e da Terra. Artigo: APLICATIVO GRADE: UMA ESTIMATIVA DE TEMPO RESTANTE NA GRADUAÇÃO, II Congresso de Ensino de Graduação da UFPel.

2016

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN, XXV Congresso de Iniciação Científica da UFPel.

2015

Trabalho Premiado em 3º Lugar, Engenharias. Artigo: Otimização da Técnica de Folding dos Transistores na Ferramenta de CAD Astran, 24º Congresso de Iniciação Científica da UFPel.

2014

Trabalho Premiado em 1º Lugar, Ciências Exatas e da Terra. Artigo: Um Novo Algoritmo de Roteamento de Propósito Geral, 16º Encontro de Pós-Graduação da UFPel.

2014

Trabalho Premiado em 3º Lugar, Ciências Exatas e da Terra. Artigo: Posicionamento de Transistores em Redes Não-Série-Paralelo, 23º Congresso de Iniciação Científica da UFPel.

2013

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: Algoritmo Estrutural para Geração de Redes de Transistores Eficientes, 15º Encontro de Pós-Graduação da UFPel.

2013

Trabalho Premiado em 1º Lugar, Categoria Graduação. Título: Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps, 1º Concurso de Ideias Inovadoras. Coordenação de Inovação Tecnológica da UFPel.

2013

Trabalho Premiado em 3º Lugar, Categoria Pós-Graduação. Título: Flexmap, 1º Concurso de Ideias Inovadoras. Coordenação de Inovação Tecnológica da UFPel.

2012

Trabalho Premiado em 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico, 21º Congresso de Iniciação Científica da UFPel.

2012

Trabalho Premiado em 1º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas..., 21º Congresso de Iniciação Científica da UFPel.

2011

Trabalho Premiado em 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos, 20º Congresso de Iniciação Científica da UFPel.

2011

Trabalho Premiado em 1º Lugar Apresentação Pôster, Ciências Exatas e da Terra. Artigo: Otimizações em Redes de Transistores usando uma Estratégia de Compartilhamento de Arestas ..., 20º Congresso de Iniciação Científica da UFPel.

2010

Best Paper Award. Artigo: Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware, International Workshop on Advanced Multimedia Services - Future Technology Research Association.

2010

Best Paper Award. Artigo: Transistor Networks Design Using a Graph-Based Approach, X Student Forum on Microelectronics - Sociedade Brasileira de Microeletrônica.

2010

Trabalho Premiado em 3º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Implementação e Otimização de Portas Lógicas Combinacionais no Nível de Transistores, 19º Congresso de Iniciação Científica da UFPel.

2009

Mention of Honor. Artigo: A New Algorithm for Fast and Efficient Boolean Factoring, 24th South Symposium on Microelectronics - Sociedade Brasileira de Computação.

2008

Mention of Honor. Artigo: Graph-based Solution for Dual Transistor Networks Generation, VIII Student Forum on Microelectronics - Sociedade Brasileira de Microeletrônica.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal de Pelotas, Centro de Desenvolvimento Tecnológico. , Campus Porto - UFPel, Rua Gomes Carneiro 1, Porto, 96010610 - Pelotas, RS - Brasil, Telefone: (53) 39211327

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2016 - Atual

    Universidade Federal de Pelotas

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2008 - 2016

    Universidade Federal de Pelotas

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

  • 1999 - 2001

    Universidade Federal de Pelotas

    Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 12

    Atividades

    • 01/2017

      Direção e administração, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação, .,Cargo ou função, Coordenador Adjunto do Curso de Engenharia de Computação.

    • 01/2017

      Conselhos, Comissões e Consultoria, Comissão Permanente de Pessoal Docente, .,Cargo ou função, Membro da Comissão de Avaliação dos Processos de Progressão Funcional à Classe de Professor Associado na Área de Ciências Exatas e Tecnologia.

    • 01/2014

      Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Graduação.,Cargo ou função, Membro do Comitê Local de Acompanhamento e Avaliação dos Grupos PET (CLAAPET).

    • 01/2013

      Outras atividades técnico-científicas , Centro de Desenvolvimento Tecnológico, Centro de Desenvolvimento Tecnológico.,Atividade realizada, Tutor do Grupo PET Computação.

    • 01/2011

      Ensino, Programa de Pós-Graduação em Computação, Nível: Pós-Graduação,Disciplinas ministradas, Concepção e Teste de Circuitos Integrados; Ferramentas de CAD para Circuitos Integrados; Tóp. Especiais em Computação III: Escrita de Artigos Científicos

    • 01/2011

      Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação, .,Cargo ou função, Membro do Colegiado de Curso.

    • 01/2011

      Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação, .,Cargo ou função, Membro do Núcleo Docente Estruturante.

    • 01/2010

      Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Algoritmos e Programação; Circuitos Digitais I; Circuitos Digitais II; Concepção de Circuitos Integrados;, Ferramentas de CAD para Circuitos Integrados; Introdução à Engenharia de Computação; Tóp. Especiais em Computação: Escrita de Artigos Científicos

    • 01/2008

      Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Concepção de Circuitos Integrados; Ferramentas de CAD para Circuitos Integrados; Introdução à Ciência da Computação;, Laboratório de Computação; Projetos em Computação IV: Ferramentas de CAD; Técnicas Digitais; Tóp. Especiais em Computação: Escrita de Artigos Científicos

    • 01/2015

      Direção e administração, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Coordenador do Curso de Engenharia de Computação.

    • 01/2013

      Conselhos, Comissões e Consultoria, Pró-Reitoria de Pesquisa e Pós-Graduação, .,Cargo ou função, Membro do Comitê Institucional de Bolsas de Iniciação Científica e Tecnológica.

    • 01/2009

      Ensino, Engenharia Madeireira, Nível: Graduação,Disciplinas ministradas, Introdução à Computação

    • 01/2000

      Outras atividades técnico-científicas , Faculdade de Meteorologia, Faculdade de Meteorologia.,Atividade realizada, Bolsista de Iniciação Científica - Bolsa PIBIC CNPq.

    • 01/1999

      Outras atividades técnico-científicas , Faculdade de Meteorologia, Faculdade de Meteorologia.,Atividade realizada, Bolsista de Iniciação Científica - Bolsa PROBIC FAPERGS.

  • 2017 - Atual

    Instituto Nacional de Estudos e Pesquisas Educacionais Anísio Teixeira

    Vínculo: Comitê Assessor, Enquadramento Funcional: Membro Comissão Assessora Avaliação ENADE, Carga horária: 1

    Outras informações:
    Membro da Comissão Assessora de Área de Engenharia de Computação ? ENADE 2017.

  • 2013 - 2016

    Sociedade Brasileira de Microeletrônica, SBMicro

    Vínculo: Colaborador, Enquadramento Funcional: Diretor de Comunicação e Eventos, Carga horária: 1

  • 2010 - 2012

    Instituto Federal Sul-Rio-Grandense

    Vínculo: Bolsista UAB, Enquadramento Funcional: Conteudista e Formador da UAB, Carga horária: 2

    Atividades

    • 01/2010

      Ensino, Tecnologia em Sistemas de Internet, Nível: Graduação,Disciplinas ministradas, Segurança de Redes de Computadores, Gerenciamento de Redes de Computadores, Tecnologias de Redes de Computadores

  • 2005 - 2006

    University of Minnesota

    Vínculo: Bolsista, Enquadramento Funcional: Pesquisador Visitante, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Pesquisador visitante durante período de doutorado sanduíche realizado no Department of Electrical and Computer Engineering sob orientação do Prof. Sachin Sapatnekar

  • 2000 - 2002

    Terra Networks

    Vínculo: Técnico em Informática, Enquadramento Funcional: Assistente de Suporte Pleno, Carga horária: 30

    Atividades

    • 01/2000

      Serviços técnicos especializados , Terra Networks, .,Serviço realizado, Administrador de Redes.

  • 1998 - 2000

    Conesul Internet

    Vínculo: Técnico em Informática, Enquadramento Funcional: Auxiliar de Serviços Gerais, Carga horária: 36

    Atividades

    • 01/1998

      Serviços técnicos especializados , Conesul Internet, .,Serviço realizado, Técnico em Suporte.

  • 1995 - 1996

    Esteves Salvador Ltda

    Vínculo: Técnico em Telecomunicações, Enquadramento Funcional: Estagiário, Carga horária: 30

    Atividades

    • 01/1995

      Estágios , Esteves Salvador Ltda, .,Estágio realizado, Estágio Obrigatório para obtensão do Título de Técnico Industrial em Telecomunicações pela Escola Técnica Federal de Pelotas.