Leomar Soares da Rosa Junior

Possui doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2008) com período sanduíche na Universidade de Minnesota - EUA (2005-2006), mestrado em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2004) e graduação em Ciência da Computação pela Universidade Federal de Pelotas (2001). Atualmente é professor associado na Universidade Federal de Pelotas e pesquisador/orientador permanente no Programa de Pós-graduação em Computação da mesma universidade. Tutor do Grupo PET Computação/UFPel. Líder do Grupo de Pesquisa em Arquiteturas e Circuitos Integrados (GACI) cadastrado no Diretório de Grupos de Pesquisa do CNPq. Membro da Sociedade Brasileira de Microeletrônica (SBMicro), da Sociedade Brasileira de Computação (SBC), da Association for Computing Machinery (ACM) e da IEEE Computer Society. Tem experiência nas áreas de computação e microeletrônica, atuando principalmente nos seguintes temas: algoritmos de síntese lógica para circuitos integrados; desenvolvimento de ferramentas de EDA para concepção de circuitos integrados; sistemas computacionais embarcados; tecnologias de hardware e software voltadas à educação.

Informações coletadas do Lattes em 22/07/2025

Acadêmico

Formação acadêmica

Doutorado em Microeletrônica

2003 - 2008

Universidade Federal do Rio Grande do Sul
Título: Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles
Orientador: em University of Minnesota ( Sachin Sapatnekar)
com , Ano de obtenção: 2008. André Inácio Reis. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Síntese Lógica; Redes de Transistores; Mapeamento Tecnológico; Biblioteca de Células; Estilos Lógicos.

Mestrado em Computação

2002 - 2004

Universidade Federal do Rio Grande do Sul
Título: Implementação de Multitarefa sobre Arquitetura Java Embarcada Femtojava
, Ano de Obtenção: 2004.André Inácio Reis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Sistemas Embarcados; Sistemas de Tempo Real; Sistemas Operacionais; Processadores Dedicados; Microprocessadores; Dispositivos Programáveis.

Graduação em Ciência da Computação

1998 - 2001

Universidade Federal de Pelotas
Título: Geradores de Memória RAM
Orientador: Ricardo Augusto da Luz Reis

Curso técnico/profissionalizante em Técnico em Telecomunicações

1991 - 1995

Escola Técnica Federal de Pelotas

Formação complementar

2024 - 2024

XLIV Congresso da Sociedade Brasileira de Computação. (Carga horária: 32h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2024 - 2024

XIII Congresso Brasileiro de Informática na Educação. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2023 - 2023

XII Congresso Brasileiro de Informática na Educação. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2023 - 2023

43º Congresso da Sociedade Brasileira de Computação. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2021 - 2021

X Congresso Brasileiro de Informática na Educação. (Carga horária: 100h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2021 - 2021

23º Escola Sul de Microeletrônica. (Carga horária: 36h). , Universidade Federal de Santa Catarina, UFSC, Brasil.

2020 - 2020

XXII Escola Sul de Microeletrônica. (Carga horária: 20h). , Universidade Regional do Noroeste do Estado do Rio Grande do Sul, UNIJUI, Brasil.

2020 - 2020

1st Seasonal School on Electronic Design Automation. (Carga horária: 40h). , IEEE CASS/CEDA, IEEE CASS/CEDA, Estados Unidos.

2018 - 2018

IEEE Seasonal School on Logic Synthesis. (Carga horária: 20h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2014 - 2014

Tecnol. FPGA Altera - Qsys System Integration Tool. (Carga horária: 8h). , Macnica DHW, MDHW, Brasil.

2011 - 2011

Programa de Formação/Integração do Professor. (Carga horária: 31h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2011 - 2011

XIII Escola de Microeletrônica. (Carga horária: 40h). , Universidade Feevale, FEEVALE, Brasil.

2010 - 2010

XII Escola de Microeletrônica. (Carga horária: 40h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2009 - 2009

XI Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2006 - 2006

VIII Escola de Microeletrônica. (Carga horária: 38h). , Sociedade Brasileira de Computação - Porto Alegre, SBC, Brasil.

2002 - 2002

Código Aberto e Educação. (Carga horária: 4h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

1999 - 1999

I Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Pouco, Lê Bem, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Microeletrônica.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Eletrônica Digital.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Digitais.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Embarcados.

Organização de eventos

DA ROSA JR, LEOMAR S. ; MARQUES, F. S. ; JURGINA, L. Q. ; MACHADO, J. J. S. . IV Maratona Brasileira de Programação para Projeto Automatizado de Circuitos Integrados (Coordenador Geral). 2024. .

ROSA JÚNIOR, LEOMAR S. DA . XI Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2024. (Outro).

DA ROSA JUNIOR, LEOMAR SOARES ; MARQUES, F. S. ; JURGINA, L. Q. ; MACHADO, J. J. S. . III Maratona Brasileira de Programação para Projeto Automatizado de Circuitos Integrados (Coordenador Geral). 2023. .

DA ROSA JUNIOR, L. S. . X Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2023. (Outro).

DA ROSA JUNIOR, LEOMAR SOARES ; ZATT, BRUNO ; PORTO, M. S. . Chip in Minuano (Streaming Chair). 2022. (Congresso).

DA ROSA JUNIOR, LEOMAR SOARES . IX Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2022. (Congresso).

DA ROSA JUNIOR, LEOMAR SOARES ; GOMES, A. S. ; PRIMO, T. T. . X Congresso Brasileiro de Informática na Educação (Coordenador de Programa SBIE). 2021. (Congresso).

DA ROSA JUNIOR, LEOMAR SOARES . VI Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2020. (Congresso).

JUNIOR, LEOMAR S. ROSA ; SIMOES JUNIOR, F. J. R. ; FONSECA, D. B. ; BARROS, D. R. ; AFONSO, M. R. ; MARTOS, J. ; GILL, L. A. ; FARIA, A. P. N. ; BUSSOLETTI, D. M. ; NUNES, A. B. ; TILLMANN, C. A. C. ; AZEVEDO, H. H. D. ; SENNA, N. C. ; AYALA FILHO, A. L. ; ROSA, C. M. ; CORCINI, C. D. ; MACKEDANZ, C. F. ; COLLARES, G. L. . XXII Sulpet (Comissão Organizadora). 2019. (Outro).

DA ROSA JUNIOR, L. S. . V Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2019. (Congresso).

DA ROSA JUNIOR, LEOMAR S. . 23ª Semana Acadêmica da Computação (Comissão Organizadora). 2019. (Outro).

DA ROSA JUNIOR, L. S. . IV Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2018. (Congresso).

DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. ; PORTO, M. S. ; PALOMINO, D. ; ZATT, BRUNO ; MARQUES, F. S. ; CORREA, G. R. ; CAMARGO, V. V. A. . Chip in the Pampa (Local Arrangement Coordinator). 2018. (Congresso).

REIS, A. I. ; DA ROSA JUNIOR, L. S. ; BUTZEN, P. F. ; MATOS, J. ; AZAMBUJA, J. . IEEE CASS Seasonal School on Logic Synthesis (Program Chair). 2018. (Outro).

LEOMAR SOARES DA ROSA ; AGUIAR, M. S. . 22ª Semana Acadêmica da Computação (Comissão Organizadora). 2018. (Outro).

DA ROSA JUNIOR, L. S. . III Semana Integrada de Inovação, Ensino, Pesquisa e Extensão (Comissão Organizadora). 2017. (Congresso).

AGUIAR, M. S. ; DA ROSA JUNIOR, L. S. . 21ª Semana Acadêmica da Computação (Comissão Organizadora). 2017. (Outro).

DA ROSA JUNIOR, L. S. . II Semana Integrada de Ensino, Pesquisa e Extensão (Comissão de Apoio). 2016. (Congresso).

DA ROSA JUNIOR, L. S. . 24th International Workshop on Logic & Synthesis (Finance Chair). 2015. (Congresso).

DA ROSA JUNIOR, L. S. . XVII Encontro de Pós-Graduação (Comissão Organizadora). 2015. (Congresso).

DA ROSA JUNIOR, L. S. . XXIV Congresso de Iniciação Científica (Comissão Organizadora). 2015. (Congresso).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 20ª Semana Acadêmica da Computação (Comissão Organizadora). 2015. (Outro).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 19ª Semana Acadêmica da Computação (Comissão Organizadora). 2014. (Outro).

DA ROSA JUNIOR, L. S. . 28th South Symposium on Microelectronics (Program Chair). 2013. (Congresso).

DA ROSA JUNIOR, L. S. . Workshop on Circuits and System Design (Publication Chair). 2013. (Congresso).

DA ROSA JUNIOR, L. S. . Microelectronics Student Forum (Steering Committee). 2013. (Congresso).

DA ROSA JUNIOR, L. S. ; AGUIAR, M. S. . 18ª Semana Acadêmica da Computação (Comissão Organizadora). 2013. (Outro).

DA ROSA JUNIOR, L. S. . VIII Southern Programmable Logic Conference (Publication Chair). 2012. (Congresso).

DA ROSA JUNIOR, L. S. . VIII SPL Designer Forum (Program Chair). 2012. (Congresso).

DA ROSA JUNIOR, L. S. . 26th South Symposium on Microelectronics (Program Chair). 2011. (Congresso).

DA ROSA JUNIOR, L. S. . 3rd FTRA International Conference on Information Technology Convergence and Services (Workshop/Special Session Chair). 2011. (Congresso).

DA ROSA JUNIOR, L. S. . 16th Workshop Iberchip (Publication Chair). 2010. (Congresso).

DA ROSA JUNIOR, L. S. . 11ª Escola de Microeletrônica (Finance Chair). 2009. (Outro).

DA ROSA JUNIOR, L. S. . 24° Simpósio Sul de Microeletrônica (Finance Chair). 2009. (Congresso).

DA ROSA JUNIOR, L. S. . XXXV Latin American Informatics Conference (Comissão de Arranjos Locais). 2009. (Congresso).

DA ROSA JUNIOR, L. S. . I Escola de Microeletrônica da SBC - Regional Sul (Coordenador do Comitê de Arranjos Locais). 1999. (Outro).

DA ROSA JUNIOR, L. S. . XIV Microelectronics Seminar (Coordenador do Comitê de Arranjos Locais). 1999. (Congresso).

Participação em eventos

Congresso da Sociedade Brasileira de Computação. 2024. (Congresso).

XIII Congresso Brasileiro de Informática na Educação. 2024. (Congresso).

Congresso da Sociedade Brasileira de Computação. 2023. (Congresso).

XII Congresso Brasileiro de Informática na Educação. 2023. (Congresso).

Chip in Minuano. 2022. (Simpósio).

XI Congresso Brasileiro de Informática na Educação. 2022. (Congresso).

1ª semana de experiências e compartilhamento de ideias entre PETs do Brasil. 2021. (Encontro).

23º Escola Sul de Microeletrônica. 2021. (Outra).

36ª Simpósio Sul de Microeletrônica. 2021. (Simpósio).

I CONPET Computação. 2021. (Encontro).

X Congresso Brasileiro de Informática na Educação. 2021. (Congresso).

IEEE CASS/CEDA 1st Seasonal School on Electronic Design Automation. 2020. (Outra).

XXII Escola Sul de Microeletrônica. 2020. (Outra).

25th IEEE International Conference on Electronics Circuits and Systems. 2018. (Congresso).

Chip in the Pampa. 2018. (Congresso).

IEEE CASS Seasonal School on Logic Synthesis. 2018. (Encontro).

International Symposium on Integrated Circuits and Systems. 2018. (Simpósio).

24th International Workshop on Logic and Synthesis. 2015. (Simpósio).

52nd Design Automation Conference. 2015. (Congresso).

21st IEEE International Conference on Electronics Circuits and Systems. 2014. (Congresso).

51st Design Automation Conference. 2014. (Congresso).

Chip in Aracajú. 2014. (Congresso).

22nd International Workshop on Logic and Synthesis. 2013. (Simpósio).

28th South Symposium on Microelectronics. 2013. (Simpósio).

50th Design Automation Conference. 2013. (Congresso).

ACM SIGCHI Conference on Human Factors in Computing Systems. 2013. (Congresso).

Chip in Curitiba. 2013. (Congresso).

Chip in Brasilia. 2012. (Congresso).

VIII Southern Programmable Logic Conference. 2012. (Congresso).

13ª Escola de Microeletrônica. 2011. (Outra).

2011 FTRA World Convergence Conference. 2011. (Congresso).

26th South Symposium on Microelectronics. 2011. (Simpósio).

12ª Escola de Microeletrônica. 2010. (Outra).

2010 FTRA World Convergence Conference. 2010. (Congresso).

25th South Symposium on Microelectronics. 2010. (Simpósio).

Chip in Sampa. 2010. (Congresso).

11ª Escola de Microeletrônica. 2009. (Outra).

24th South Symposium on Microelectronics. 2009. (Simpósio).

Chip on the Dunes. 2009. (Congresso).

XXXV Latin American Informatics Conference. 2009. (Congresso).

XXIII South Symposium on Microelectronics. 2008. (Simpósio).

16th International Workshop on Logic and Synthesis. 2007. (Simpósio).

44th Design Automation Conference. 2007. (Congresso).

8th IEEE Latin American Test Workshop. 2007. (Simpósio).

Chip in Rio. 2007. (Congresso).

Fórum Internacional Centros de Design. 2007. (Encontro).

XIII Workshop Iberchip. 2007. (Congresso).

XXII South Symposium on Microelectronics. 2007. (Simpósio).

15th International Workshop on Logic and Synthesis. 2006. (Simpósio).

Chip on the Montains. 2006. (Congresso).

VIII Escola de Microeletrônica. 2006. (Outra).

XXI Simpósio Sul de Microeletrônica. 2006. (Simpósio).

14th International Workshop on Logic and Synthesis. 2005. (Simpósio).

15th ACM Great Lakes Symposium on VLSI. 2005. (Simpósio).

42nd Design Automation Conference. 2005. (Congresso).

18th South Symposium on Microelectronics. 2003. (Simpósio).

Chip in Sampa. 2003. (Congresso).

17th South Symposium on Microelectronics. 2002. (Simpósio).

Chip in the Pampa. 2002. (Congresso).

IX Congresso de Iniciação Científica UFPel / FURG / UCPel. 2000. (Congresso).

I Escola de Microeletrônica. 1999. (Outra).

Workshop on Physics of the Planetary Boundary Layer and Dispersion Process Modelling. 1999. (Simpósio).

XIV Microelectronics Seminar - UFRGS / UFPel. 1999. (Seminário).

II Encontro Regional dos Estudantes de Computação UFSM / FAFRA. 1998. (Encontro).

II Ciclo de Palestras do Diretório Acadêmico da Informática UCPel. 1997. (Seminário).

Ciclo de Palestras do Curso Técnico em Eletrônica da ETFPel. 1995. (Seminário).

Participação em bancas

Aluno: Arthur Cardozo Godinho

DA ROSA JUNIOR, L. S.; ALMEIDA, S. J. M.. An Ultra Low-Energy VLSI Approximate Discrete Haar Wavelet Transform for ECG Data Compression. 2024. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Thiago Treichel Rutz

DA ROSA JR, LEOMAR S.; ALMEIDA, S. J. M.. Exploração de Transformadas Wavelet para o Sistema de Marcas D'Água em Imagens. 2024. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Cristiano de Moura Borges

DA ROSA JR, LEOMAR S.; CARVALHO, E. L. S.. Impacto da Radiação em Circuitos Sequenciais CMOS. 2024. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Wagner Loch

NETTO, G. T.;MARQUES, F. S.DA ROSA JUNIOR, LEOMAR SOARES. Avaliação de Sensores Virtuais em Aplicações IoT Tolerantes a Falhas. 2023. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Eduarde David Freitas Brandão

DOMINGUES JR., J. S.DA ROSA JUNIOR, L. S.; AZAMBUJA, J. R.. Geração de circuitos a partir de BDDs: simplificações possíveis a partir da decomposição de shannon. 2023. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Michel Pinheiro Madruga

DA ROSA JUNIOR, L. S.; FREITAS, L. A.. Investigação do uso de aprendizagem de máquina no fluxo de ataques a canais laterais em sistemas criptográficos. 2021. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Gabriel Ammes Pinho

DA ROSA JUNIOR, L. S.; AZAMBUJA, J. R.; MARRANGHELLO, F.. A two-level approximate logic synthesis method based on insertion and removal of cubes. 2021. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Murilo Roschildt Perleberg

DA ROSA JUNIOR, L. S.; SAMPAIO, F.;BAMPI, S.. An energy-efficient hardware design for the 3D-HEVC integer motion estimation adopting reuse strategies for data and operations. 2020. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Plínio Finkenauer Junior

DA ROSA JUNIOR, L. S.; ROSSETTO, A. C. J.. Investigação do impacto de fenômenos de variabilidade e do efeito BTI na robustez de contramedidas a ataques DPA/DEMA. 2020. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Matheus Ferreira Pontes

MEINHARDT, C.;JR., LEOMAR SOARES DA ROSA. Análise dos Métodos PTM e SPR para Avaliação de Confiabilidade de Circuitos Combinacionais. 2019. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Artur Freitas Arocha

DA ROSA JUNIOR, LEOMAR S.; ROSA, V. S.. Métricas de Testabilidade: Controlabilidade e Observabilidade em Circuitos Combinacionais. 2019. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Luciano Almeida Braatz

CORREA, G. R.; GUNTZEL, J. L. A.;DA ROSA JUNIOR, L. S.. Energy/Quality-Aware Hardware Solutions for the Residual Coding Loop Components of the High Efficiency Video Coding Standard. 2018. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Jeferson José Baqueta

SUSIN, A. A.; KASTENSMIDT, F. G. L.;DA ROSA JUNIOR, L. S.. Evaluation of using MIGFET devices in digital integrated circuit design. 2017. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Rodrigo Nuevo Lellis

SOUZA JR., A. A.;MATTOS, J. C. B.DA ROSA JUNIOR, L. S.. Fluxo de ataque DPA/DEMA baseado na energia dos traços para neutralizar contramedidas por desalinhamento temporal em criptosistemas. 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Rafael Budim Schivittz

DA ROSA JUNIOR, L. S.; ROSA, V. S.; MEINHARDT, C.. Método para o cálculo da confiabilidade de portas lógicas na presença de falhas stuck-on e stuck-open. 2017. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Rafael Igor Fritz

DA ROSA JUNIOR, L. S.; MEINHARDT, C.. Desenvolvimento de ferramenta para cálculo da confiabilidade de circuitos combinacionais utilizando o método PTM. 2017. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Eduardo Liebl

DA ROSA JUNIOR, L. S.; FRANCO, D. T.; AZAMBUJA, J. R.. Avaliação da Robustez de Diferentes Topologias de Circuitos Votadres. 2016. Dissertação (Mestrado em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Thiago Davinson Gonçalves

DA ROSA JUNIOR, L. S.; AGUIAR, M. S.; IEPSE, E. F.. Biblioteca de Matemática Intervalar para Android. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Leonardo Campos Soares

DA ROSA JUNIOR, L. S.BUTZEN, P. F.. Comparação de Diferentes Topologias de Portas XOR em uma Tecnologia de 45-nm. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Fabiane Konrad Rediess

DA ROSA JUNIOR, L. S.; ROSA, V. S.; CORREA, G. R.. Otimizações Algoríitmicas e Desenvolvimento de Hardware para o In-loop Filter do Padrão HEVC. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Leonardo Matthis Fischer

RUTZIG, M. B.;DA ROSA JUNIOR, L. S.; FRANCO, D. T.. Uma abordagem baseada em medição interna para avaliar eficiência energética de aplicativos android. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Matheus Garcia Nachtigall

ZIESEMER JUNIOR, A. M.;DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Têmpera Simulada aplicada ao Mapeamento Tecnológico de FPGAs baseadas em LUTs. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Júlio César Mesquita Ruzicki

DA ROSA JUNIOR, L. S.; SOARES, R. I.; RUTZIG, M. B.. Estudo de Arquiteturas Reconfiguráveis para Aumento de Desempenho de Aplicações DSP. 2014. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

REIS, A. I.DA ROSA JUNIOR, L. S.; ROESLER, V.. Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding. 2013. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Thiago Rosa Figueiró

DA ROSA JUNIOR, L. S.; KASTENSMIDT, F. G. L.; JOHANN, M.. Multiple Objective Technology Independent Logic Synthesis for Multiple Output Functions Through AIG Functional Composition. 2010. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Eliane Zen

DA ROSA JUNIOR, L. S.; DE AGUIAR, MARILTON SANCHOTENE; RODRIGUES, A. S.; ELER, M. M.. Diretrizes de Acessibilidade em Ambientes de Desenvolvimento Integrado para Estudantes Cegos. 2024. Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Augusto André Souza Berndt

DA ROSA JR, LEOMAR S.; GUNTZEL, J. L. A.; SILVA, A. N.. Graph-Based Machine Learning Techniques for Logic Synthesis. 2024. Tese (Doutorado em PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO) - Universidade Federal de Santa Catarina.

Aluno: Marcelo da Silveira Siedler

DA ROSA JR, LEOMAR S.; SCHMIDT, M. A.; NORNBERG, M.. +Ludus: Inclusão e Aprendizagem Através de Jogos Digitais para Crianças com TEA. 2024. Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Cesar de Souza Dias

DA ROSA JR, LEOMAR S.; POHLS, L. B.; RIBAS, RENATO PEREZ. Otimização espaçotemporal da lógica stateful memresistiva explorando as formas padrão de representação de expressões Booleanas. 2024. Tese (Doutorado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Vinícius Dal Bem

MORAES, F. G.DA ROSA JUNIOR, L. S.; JOHANN, M.. Sat-Based Environment for Logic Capacity Evaluation of Via-Configurable Block Templates. 2015. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Digeorgia Natalie da Silva

DA ROSA JUNIOR, L. S.WIRTH, G. I.BAMPI, S.VAN NOIJE, W. A. M.. An Estimation Method for Gate Delay Variability Model in Nanometer CMOS Technology. 2010. Tese (Doutorado em Programa de Pós Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Augusto André Souza Berndt

MEINHARDT, C.; GUNTZEL, J. L. A.; FOGACA, M.; NEUTZLING, A.;ROSA JR., LEOMAR S. DA. Exploring Machine Learning for Physically Aware Logic Synthesis. 2022. Exame de qualificação (Doutorando em PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO) - Universidade Federal de Santa Catarina.

Aluno: Jody Maick Araujo de Matos

BAMPI, S.; JOHANN, M.;DA ROSA JUNIOR, L. S.. Graph-Based Algorithms to Efficiently Map VLSI Circuits with Simple Cells. 2017. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Wagner Ishizaka Penny

MATTOS, J. C. B.DA ROSA JUNIOR, L. S.. Sistemas Embarcados Heterogêneos com Suporte a Multimídia: Cenários e Desafios. 2017. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas.

Aluno: Digeorgia Natalie da Silva

DA ROSA JUNIOR, L. S.; DA SILVA, R.;WIRTH, G. I.BAMPI, S.. Parametric Yield Improvement in Standard Cells IC Design. 2008. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristiano de Moura Borges

DA ROSA JR, LEOMAR S.; CARVALHO, E. L. S.. Impacto da Radiação em Circuitos Sequenciais CMOS. 2024. Exame de qualificação (Mestrando em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Márcio Oliveira Rocha

DA ROSA JUNIOR, LEOMAR S.; MEINHARDT, C.. Análise de técnicas para melhoria da confiabilidade de circuitos lógicos combinacionais. 2019. Exame de qualificação (Mestrando em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Artur Freitas Arocha

MEINHARDT, C.;DA ROSA JUNIOR, L. S.. Métricas de Testabilidade: Controlabilidade e Observabilidade em Circuitos Combinacionais. 2018. Exame de qualificação (Mestrando em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Matheus Ferreira Pontes

DA ROSA JUNIOR, L. S.; MEINHARDT, C.. Análise de confiabilidade de circuitos combinacionais utilizando PTM e SPR. 2018.

Aluno: Eduardo Liebl

DA ROSA JUNIOR, L. S.; FRANCO, D. T.; AZAMBUJA, J. R.. Avaliação da Robustez de Diferentes Topologias de Circuitos Votadores. 2015. Exame de qualificação (Mestrando em Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Otávio Fernandes dos Santos

DA ROSA JR, LEOMAR S.; CORREA, G. R.; STORCH, I. C.. Heurísticas para Reduzir o Custo Computacional da Codificação de Vídeos Omnidirecionais na Predição Intra-Quadro do Padrão VVC. 2024. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Giordano de Moraes Rossa

DA ROSA JR, LEOMAR S.; IANKOWSKI, RAFAEL SOARES. Projeto de referências de tensão CMOS utilizando o método gm/ID. 2024. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Gloria Denise Claro da Silva

SCHVITTZ, RAFAEL B.BUTZEN, P. F.; CARVALHO, E.;DA ROSA JUNIOR, LEOMAR SOARES. Hecate - Uma ferramenta para análise da suscetibilidade de circuitos à falhas de radiação. 2023. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Vitor dos Santos Amaral Borges

FLEISCHMANN, A. M. P.;DA ROSA JUNIOR, L. S.. Serious game educacional para suporte a alfabetização de crianças disléxicas. 2023. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Bruna Rosa Garcia

FONSECA, M. B.; FREITAS, D. F.;DA ROSA JUNIOR, L. S.. Arquitetura de Hardware de Múltiplos Tamanhos para as Transformadas Inversas do Padrão de Codificação de Vídeo VVC. 2023. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade Federal de Pelotas.

Aluno: Marcelo Freire Danigno

DA ROSA JUNIOR, L. S.; FOGACA, M. P.. Técnicas de Reestruturação do Fluxo de Projeto de Circuitos Integrados para Circuitos de Alta-Performance. 2023. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

Aluno: Roger Afonso

SOARES, R. I.; GERALDO, V. R. R.;CAMARGO, V. V. A.DA ROSA JUNIOR, LEOMAR SOARES. Avaliação da Robustez da Arquitetura GALS Pipeline baseada no Algoritmo AES a Ataques por Análise de Potência. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Mairon Schneider Cardoso

ROSSETTO, A. C. J.;CAMARGO, V. V. A.JR., LEOMAR SOARES DA ROSA; SOARES, R. I.. Caracterização Estatística de BTI e RTN em Topologias de Circuitos Osciladores em Anel. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Marcello Morales Munoz

CAMARGO, V. V. A.KESSLER, H.DA ROSA JUNIOR, LEOMAR SOARESMARQUES, F. S.. Reordenamento de Rede de Transistores para Otimização das Características Elétricas. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Vitor Eduardo Schuh

ROSSETTO, A. C. J.;CAMARGO, V. V. A.DA ROSA, LEOMARKESSLER, H.. Impacto da cinética de armadilhas de carga em circuitos somadores CMOS. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Marcus Vinícius Monteiro

ROSSETTO, A. C. J.;CAMARGO, V. V. A.ROSA JR., LEOMAR S. DA; SOARES, R. I.. Avaliação do Impacto do Casamento de Armadilhas em Transistores MOS. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Wagner Loch

DA ROSA JUNIOR, LEOMAR S.; FERRUGEM, A. P.. Reconhecimento de Caracteres em Placas de Automóveis Utilizando Computação em Nuvem. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Christian Gehrke Müller

DA ROSA JUNIOR, LEOMAR SOARES; SOARES, R. I.; QUEIROGA, E. M.. Confortímetro Lotus: Um Sistema Móvel de Baixo Custo. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Domarys da Silva Corrêa

DA ROSA JUNIOR, LEOMAR S.MATTOS, J. C. B.. Uso de Arduino Lilypad para monitoramento de sinais vitais de infantes buscando evitar a síndrome da morte súbita do lactente. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Marcos Roberto Pasqualetto Bueno

CORREA, G. R.;DA ROSA JUNIOR, LEOMAR S.. Desenvolvimento de uma Arquitetura de Hardware para Deblocking Filter segundo o Padrão HEVC. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Lucas Pereira Cavalini

DA ROSA JUNIOR, LEOMAR S.CAMARGO, V. V. A.. Investigação do espaço de projeto da arquitetura GALS pipeline utilizando o algoritmo AES. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Náigon Medeiros Martins

DA ROSA JUNIOR, L. S.; FERRUGEM, A. P.. Desenvolvimento de uma Estação Meteorológica Baseada na Plataforma Arduíno e Avaliação do Consumo Energético usando Diferentes Módulos de Comunicação Sem Fio. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Murilo Roschildt Perleberg

DA ROSA JUNIOR, L. S.; PALOMINO, D.. Projeto de Hardware Dedicado para a Etapa de Estimação de Movimento do Padrão HEVC Visando o Processamento de Vídeos UHD em Tempo Real. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Lucas Rego da Rocha

DA ROSA JUNIOR, L. S.SOUZA, R. S.. Investigação da Técnica de Dessincronização de Circuitos Integrados: Estudo de Caso com a Arquitetura MIPS Pipeline. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Matheus Eduardo Rodrigues Freitag

DA ROSA JUNIOR, L. S.; CORREA, G. R.; COSTA, V.. Controle Social para o Monitoramento em Tempo Real no Transporte Público Urbano. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Franklin Model

MARQUES, F. S.DA ROSA JUNIOR, L. S.. Análise dos impactos de variabilidade e degradação de transistores em conversores CC-CC integrados para aplicações IoT. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Lúcio Leal Bastos

FLEISCHMANN, A. M. P.;DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Enriquecendo o conteúdo de objetos de aprendizagem usando dados abertos conectados. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Marcelo Leão Corrêa Fay

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Investigação e Avaliação de Algoritmos de Detecção de Padrões para Identificar e Extrair Assinaturas de Consumo de Potência de Circuitos Criptográficos. 2016. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Giovane de Oliveira Torres

DA ROSA JUNIOR, L. S.; MOURA, R. C.. Um estudo sobre os efeitos da técnica de reuso de traços em arquiteturas ARM nas questões de desempenho. 2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Edison Hund Lucas

FERRUGEM, A. P.;DA ROSA JUNIOR, L. S.. Desenvolvimento de uma Estação Meteorológica Automática com a Plataforma Arduino. 2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Gustavo de Castro Feijó

DA ROSA JUNIOR, L. S.; AGUIAR, M. S.. Estudo e Aplicação da Função de Distribuição de Probabilidade de Pareto Intervalar no Fluxo de Dados Multimídia em Redes de Fibra Ótica. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Viola Nicola

DA ROSA JUNIOR, L. S.MARQUES, F. S.. Arquitetura Reconfigurável para Dispositivos Móveis: Um Estudo de Caso. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Fernando Furtado Leichtweis

DA ROSA JUNIOR, L. S.; FERRUGEM, A. P.. Automação Residencial e Supervisão Remota Utilizando a Plataforma Arduino. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Daniel Munari Vilchez Palomino

DA ROSA JUNIOR, L. S.; ARAÚJO, R. M.; DINIZ, C.. Desenvolvimento e implementação em hardware de heurísticas rápidas para o módulo de decisão de modo do padrão H.264/AVC de codificação de vídeo. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Robson S

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.PORTO, M. S.. S. Dornelles.Arquitetura para a Estimação de Movimento VBSME Integrada à Compensação de Movimento com Modo de Decisão Rápído para o Padrão H.264/AVC. 2010. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Guilherme Ribeiro Corrêa

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Filtro Redutor do Efeito de Bloco Intercamadas para o Padrão H.264/SVC Realizado com Dispositivo FPGA. 2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Roberto Silva Vargas

DA ROSA JUNIOR, L. S.; MACARTHY, M. R.. Usando Web Services para Acesso a Informação de Contexto em um Portal Web. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Rafael de Lima Petry

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.. Desenvolvimento de Aplicações para TV Digital Interativa em Java com o Middleware Ginga. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Fabiane Konrad Rediess

DA ROSA JUNIOR, L. S.MATTOS, J. C. B.ZATT, B.. Projeto, Síntese e Validação de Arquitetura do Upsampling para o Padrão H.264/SVC de Codificação de Vídeo Escalável. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Pablo Duarte Pereira

DA ROSA JUNIOR, L. S.CAVALHEIRO, G. G. H.. Utilização de Realidade Virtual não Imersiva para a Demonstração de Técnicas de Computação Gráfica. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Fábio Marques Mota

DA ROSA JUNIOR, L. S.; MACARTHY, M. R.. Especialização dos Critérios Ergonômicos de Bastien e Scapin para Avaliações de Usabilidade na TV Digital Interativa. 2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Guilherme Tobias

DA ROSA JUNIOR, L. S.; KASTENSMIDT, F. G. L.. Gerador automático de portas lógicas baseadas em multiplexadores. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

JÚNIOR, LEOMAR DA ROSA; AZEVEDO JUNIOR, M. R.; PREDIGER, L. T.; KNABACH, H. S.; EIDELWEIN, I. O. R.; JURGINA, O. Q.; STIFFT, B. C.; ANJOS, N. S.; FERREIRA, H. S.. Processo de Seleção de Petianos do Grupo PET Educação Física (Avaliador). 2024. Universidade Federal de Pelotas.

DA ROSA JR, LEOMAR S.; PANOZZO, L. E.. Processo de Seleção de Petianos do Grupo PET Agronomia (Avaliador). 2024. Universidade Federal de Pelotas.

DA ROSA JR, LEOMAR S.; QUADRO, M. S.. Processo de Seleção de Petianos do Grupo PET Agrícola (Avaliador). 2024. Universidade Federal de Pelotas.

DA ROSA JR, LEOMAR S.; CONTREIRA, L.. Processo de Seleção de Petianos do Grupo PET Engenharia Hídrica (Avaliador). 2024. Universidade Federal de Pelotas.

DA ROSA JÚNIOR, LEOMAR SOARES; MILANI, I.; CONTREIRA, L.; COSTA, L. C. S.. Processo de Seleção de Petianos do Grupo PET Engenharia Hídrica (Avaliador). 2023. Universidade Federal de Pelotas.

TERRA, V.;ROSA JR., LEOMAR S. DA; BOMBO, L.; COSTA, L. C. S.; DUARTE, I.. Processo de Seleção de Petianos do Grupo PET Engenharia Hídrica (Avaliador). 2022. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; BARROS, D. R.. Processo de Seleção de Petianos do Grupo PET Agronomia (Avaliador). 2021. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; ROSA, C.; MENDES, N.; BARBOZA, G. S.. Processo de Recondução de Tutor do Grupo PET Odontologia (Avaliador). 2021. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; GILL, L. A.. Processo de Seleção de Petianos do Grupo PET Diversidade e Tolerância (Avaliador). 2020. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; TERRA, V.. Processo de Seleção de Petianos do Grupo PET Hídrica (Avaliador). 2020. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; NUNES, A. B.. Processo de Seleção de Petianos do Grupo PET Meteorologia (Avaliador). 2020. Universidade Federal de Pelotas.

DA ROSA JUNIOR, LEOMAR S.; STANIECKI, G. S.; TERRA, V.; SCHUMANN, P.; BORGES, G.; SCHERER, R.. Processo de Seleção de Petianos do Grupo PET Hídrica (Avaliador). 2019. Universidade Federal de Pelotas.

JR., LEOMAR SOARES DA ROSA; BARROS, D. R.. Processo de Seleção de Petianos do Grupo PET Agronomia (Avaliador). 2019. Universidade Federal de Pelotas.

GRECCO, F. B.; VASCONCELOS, A. C. U.; LIMA, G. S.; GILL, L. A.;DA ROSA, LEOMAR; SANTOS, J. B.; BARROS, V. H.; ARRUDA, J. D.. Processo de Seleção para Tutor do Grupo PET Odontologia (Avaliador). 2018. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; BARROCO, L. M.; RANGEL, G. A.; PORTO, G. C.; FONSECA, D. B.; CAPRA, L.; LIMA, P. O.. Processo de Seleção para Tutor do Grupo PET Fronteiras ? Saberes e Práticas Populares (Avaliador). 2018. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; COLLARES, G.; STANIECKI, G. S.. Processo de Seleção de Petianos do Grupo PET Hídrica (Avaliador). 2018. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; MARTOS, J.; PINTO, K. V. A.. Processo de Seleção de Petianos do Grupo PET Odontologia(Avaliador). 2018. Universidade Federal de Pelotas.

MACHADO, C. R. C.; ROSA, C. M.;DA ROSA JUNIOR, L. S.; PERES, C. B.. Processo de Seleção para Tutor do Grupo PET Conexões de Saberes - Diversidade e Tolerância (Avaliador). 2017. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; GARRIDO, R.; BARROS, D. R.. Processo de Seleção de Petianos do Grupo PET Agronomia (Avaliador). 2017. Universidade Federal de Pelotas.

MACKEDANZ, C. F.; HARTER, F. P.; NUNES, J. F. I.;DA ROSA JUNIOR, L. S.; GROLLI, P. R.; BEHLING, A. C. K.; PINTO, K. V. A.; KINALSKI, M. A.. Processo de Seleção para Tutor do Grupo PET Meteorologia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; MARTOS, J.; COLLARES, G.; SILVEIRA, L. F. M.; PINTO, K. V. A.; KINALSKI, M. A.; FURICH, M.. Processo de Seleção de Petianos do Grupo PET Odontologia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; NUNES, J. F. I.. Processo de Seleção de Petianos do Grupo PET Artes Visuais (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; GROLLI, P. R.; PRA, M. D.; BEHLING, A. C. K.; MACHADO, C. R. C.. Processo de Seleção para Tutor do Grupo PET Agronomia (Avaliador). 2016. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; COZZENSA, M.; CUNHA, M. A.; WILTGEN, R.; SCHWERTNER, A. C. T.. Processo de Seleção de Petianos do Grupo PET ESEF (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; BARBARA, I.; PRA, M. D.; SUZUKI, L. E.; AHLERT, S.; IMMICH, J. L.; SANTOS, J. K.; MANKE, E.; BOEIRA, L. S.. Processo de Seleção de Petianos do Grupo PET Hídrica (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.; RANGEL, G.; ROSA, C.. Processo de Seleção de Petianos do Grupo PET Educação (Avaliador). 2013. Universidade Federal de Pelotas.

FERREIRA JUNIOR, P.;DA ROSA JUNIOR, L. S.BRISOLARA, L. B.. Processo Seletivo para Professor Temporário na Área de Ciência da Computação: Algoritmos e Programação (Avaliador). 2012. Universidade Federal de Pelotas.

DINIZ, E. S. A.;DA ROSA JUNIOR, L. S.FOSS, L.. Processo Seletivo para Professor Substituto na Área de Computação - Informática Aplicada e Informática Básica (Avaliador). 2010. Universidade Federal de Pelotas.

MATTOS, J. C. B.DA ROSA JUNIOR, L. S.NUNES, R. P.. Processo Seletivo para Professor Assistente na Área de Engenharia de Computação (Avaliador). 2010. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 14th Latin American Symposium on Circuits and Systems (Membro do Comitê de Programa). 2023. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. 36th Symposium on Integrated Circuits and Systems Design (Membro do Comitê de Programa). 2023. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. IEEE 66th International Midwest Symposium on Circuits and Systems (Membro do Comitê de Programa). 2023. IEEE CAS/CEDA.

DA ROSA JUNIOR, L. S.. Chip in Minuano (Membro do Comitê de Programa). 2022. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, LEOMAR SOARES. 36º Simpósio Sul de Microeletrônica (Membro do Comitê de Programa). 2021. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. 10th Workshop on Circuits and Systems Design (Membro do Comitê de Programa). 2020. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. 9th Workshop on Circuits and System Design (Membro do Comitê de Programa). 2019. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. 16th Microelectronics Students Forum (Membro do Comitê de Programa). 2016. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. 30º Simpósio Sul de Microeletrônica (Membro do Comitê de Programa). 2015. Universidade Federal de Santa Maria.

DA ROSA JUNIOR, L. S.. 15th Microelectronics Students Forum (Membro do Comitê de Programa). 2015. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XVII Encontro de Pós-Graduação (Avaliador). 2015. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 29th South Symposium on Microelectronics (Membro do Comitê de Programa). 2014. Universidade Federal do Pampa.

DA ROSA JUNIOR, L. S.. XIV Microelectronics Students Forum (Membro do Comitê de Programa). 2014. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XVI Encontro de Pós-Graduação (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXIII Congresso de Iniciação Científica (Avaliador). 2014. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 28th South Symposium on Microelectronics (Membro do Comitê de Programa). 2013. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XIII Microelectronics Students Forum (Membro do Comitê de Programa). 2013. Sociedade Brasileira de Microeletrônica.

DA ROSA JUNIOR, L. S.. XV Encontro de Pós-Graduação (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXII Congresso de Iniciação Científica (Avaliador). 2013. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. VIII Southern Programmable Logic Conference (Membro do Comitê de Programa). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 27th South Symposium on Microelectronics (Membro do Comitê de Programa). 2012. Universidade Regional do Noroeste do Estado do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XII Microelectronics Students Forum (Membro do Comitê de Programa). 2012. Universidade de Brasília.

DA ROSA JUNIOR, L. S.. XXI Congresso de Iniciação Científica e IV Mostra Científica (Avaliador). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XIV Encontro de Pós-Graduação (Avaliador). 2012. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms (Membro do Comitê de Programa). 2011. Politecnico di Milano.

DA ROSA JUNIOR, L. S.. 26th South Symposium on Microelectronics (Membro do Comitê de Programa). 2011. Universidade Feevale.

DA ROSA JUNIOR, L. S.. XIII Encontro de Pós-Graduação (Avaliador). 2011. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XIX Congresso de Iniciação Científica e II Mostra Científica (Avaliador). 2010. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 25th South Symposium on Microelectronics (Membro do Comitê de Programa). 2010. Pontifícia Universidade Católica do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XVIII Congresso de Iniciação Científica e XI Encontro de Pós-Graduação (Avaliador). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXXV Latin American Informatics Conference (Membro do Comitê de Programa). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. 24th South Symposium on Microelectronics (Membro do Comitê de Programa). 2009. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XVII Congresso de Iniciação Científica e X Encontro de Pós-Graduação (Avaliador). 2008. Universidade Federal de Pelotas.

DA ROSA JUNIOR, L. S.. XXIII South Symposium on Microelectronics (Membro do Comitê de Programa). 2008. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XXII South Symposium on Microelectronics (Membro do Comitê de Programa). 2007. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. Prêmio Nangate Melhor TC 2006/I (Avaliador). 2006. Nangate do Brasil.

DA ROSA JUNIOR, L. S.. XVIII Salão de Iniciação Científica (Avaliador). 2006. Universidade Federal do Rio Grande do Sul.

DA ROSA JUNIOR, L. S.. XXI Simpósio Sul de Microeletrônica (Membro do Comitê de Programa). 2006. Universidade Federal do Rio Grande do Sul.

Orientou

Vítor de Melo Mandowski

A definir; Início: 2024; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas; (Orientador);

Lui Gill Aquini

A definir; Início: 2024; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas; (Orientador);

Bruna Rosa Garcia

Título a Definir; Início: 2023; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Christian Cardoso Gressler

Análise do efeito de BTI em topologia par diferencial CMOS; Início: 2023; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Rodrigo da Rosa Oliveira

Uma Ferramenta Acadêmica para o Ensino de Síntese de Circuitos Integrados; Início: 2022; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas; (Orientador);

João Júnior da Silva Machado

TÉCNICAS PARA SÍNTESE DE CIRCUITOS APROXIMADOS PARA APLICAÇÕES RESILIENTES A ERRO APLICADOS NA COMPUTAÇÃO DE BORDA; Início: 2022; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas; (Orientador);

Henrique Kessler

Caracterização e Síntese Lógica de Circuitos Digitais para Tolerância a Single Event Transients; Início: 2022; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Kathe Isabelle de Souza Beserra

Odisseia 2D: Explorando Caminhos Lógicos; Início: 2025; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; (Orientador);

Miguel de Tunes Strelow

Explorando a Aplicação de Paralelismo na Fatoração de Expressões Booleanas através de Composição Funcional; Início: 2025; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; (Orientador);

Willian do Espirito Santo Rodrigues

Rotas UFPel: Solução web app para o monitoramento em tempo real da geolocalização dos ônibus de apoio da UFPel; Início: 2023; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; (Orientador);

João Pedro Barbosa Lopes

Soluções de Hardware e Software aplicadas à Educação; Início: 2024; Iniciação científica (Graduando em Engenharia Eletrônica) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; (Orientador);

Guilherme Barbosa Manske

A Fast Approximate Function Generation Technique to ATMR Design; 2022; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Orientador: Leomar Soares da Rosa Junior;

Henrique Kessler

Static CMOS Complex Gates: Electrical Investigation of Design Strategies; 2022; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Coorientador: Leomar Soares da Rosa Junior;

VITOR GONÇALVES DE LIMA

Balanced Secure Triple Track Logic: Uma nova topologia segura contra ataques DPA e DEMA utilizando técnicas de uniformização de consumo; 2018; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Coorientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Geração automática de leiaute para células NSP; 2017; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Leomar Soares da Rosa Junior;

João Júnior da Silva Machado

SINNA - Estudo de uma Metodologia para Aplicação de Dimensionamento de Transistores em Redes Não-Série-Paralelo; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Júnior

Avaliação de um Método Iterativo na Etapa de Mapeamento Tecnológico; 2015; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Coorientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Exploring Independent Gates in FinFET-Based Transistor Network Generation; 2015; Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Coorientador: Leomar Soares da Rosa Junior;

Renato Souza de Souza

Geração de Redes de Transistores Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Melissa de Souza Rabassa Colvara

Análise de métodos de mapeamento tecnológico para dispositivos QCA; 2013; Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Matheus Ferreira Pontes

Exploração dos Vetores Críticos à Radiação na Síntese de Circuitos Combinacionais Aproximados; 2024; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Orientador: Leomar Soares da Rosa Junior;

Júlia de Avila dos Santos

Projetar: Framework Fundamentado em Técnicas da Computação para Construção de Projetos de Feiras de Ciências para o Ensino Fundamental; 2024; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Coorientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Cell Implementation Through Boolean Satisfiability for Conventional and Emerging Technologies; 2022; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Coorientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

SmartDR: Algorithms and Techniques for Fast Detailed Routing with Good Design Rule Handling; 2020; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Júnior

Uma Metodologia de Síntese Automática com o Foco na Tecnologia Quantum-Cellular-Automata; 2020; Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal de Pelotas, ; Coorientador: Leomar Soares da Rosa Junior;

RAFAEL BUDIM SCHVITTZ

Análise da Suscetibilidade de Portas Lógicas na Presença de Falhas de Efeitos Singulares; 2020; Tese (Doutorado em Programa de Pró-Graduação em Computação) - Universidade Federal de Pelotas, ; Orientador: Leomar Soares da Rosa Junior;

Dauan Ghisleni Zolinger

Desenvolvimento de um Sistema de Gestão Esportiva Utilizando Metodologia Cascata, Princípios Ágeis e Colaboração com Usuários Finais; 2024; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Vítor de Melo Mandowski

Dimensionamento Assimétrico de Transistores CMOS: Uma Abordagem Direcionada às Portas Complexas; 2024; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Juathan Coelho Duarte

LetraLandia: um conjunto de serious games para dispositivos móveis visando apoio no processo de alfabetização infantil; 2024; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Lui Gill Aquini

Explorando o Aprendizado de Máquina para suporte no reconhecimento de sintomas de dislexia em crianças em processo de alfabetização; 2024; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Darlei Matheus Schmegel

Desenvolvimento de uma Solução para o Registro de Presenças e Geração de Certificados de eventos da SIIEPE; 2023; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Bruno Tissot Ferraz

Técnicas Aplicadas no Nível de Transistor para Mitigação de Efeitos Transientes Causados por Radiação em Células Lógicas; 2022; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

MURILO STEINMETZ BÖHLKE

Adaptação ao Logical Effort: Mantendo a Simplicidade e Reduzindo o Consumo em Portas Complexas; 2021; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Leila Nobre

Investigação da Implementação de Portas Lógicas Combinacionais Utilizando Topologia de Redes de Transistores NSP; 2020; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Arthur Cardozo Godinho

Equipamento de pesagem hospitalar integrado com sistema web; 2020; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Arthur Piccoli

Desenvolvimento de uma ferramenta para simulação lógica de redes de transistores voltada ao ensino-aprendizado de circuitos integrados; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Guilherme Barbosa Manske

Análise de Estimativa da Área Utilizando Diferentes Posicionamentos de Transistores em Redes Não-Série-Paralelas; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Guilherme Wollmann de Oliveira

Ferramenta de baixo custo para o monitoramento dos níveis de ruído em canteiros de obra; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Ítalo Nolasco Ramos

Desenvolvimento de uma Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos utilizando QR Code em dispositivos móveis; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Matheus Santos Gelsdorf

Desenvolvimento de um Protótipo para a Automatização do Acesso ao Restaurante Universitário da Universidade Federal de Pelotas; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Henrique Kessler

Análise do impacto da variabilidade e degradação de circuitos digitais MOS nanométricos com topologia não-série-paralelo; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Gustavo Henrique Smaniotto

Logical and Physical Synthesis Improvements Aiming to Design Optimized Layouts Automatically; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

João Júnior da Silva Machado

Desenvolvimento de um Algoritmo para Assinatura de Células na Ferramenta FlexMap; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

André Felipe da SIlva

LogicFlow - Uma Ferramenta para o Ensino de Circuitos Digitais; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Renato Souza de Souza

Estilo Lógico Mux-Based Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Posicionamento e Roteamento de Redes de Transistores Não-Série-Paralelo; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Júnior

Desenvolvimento de um Fluxo Genérico para Mapeamento Tecnológico; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Geração Automática de Redes de Transistores Otimizadas para a Tecnologia CMOS; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Tiago H

Trojahn; Implementação e avaliação de desempenho de duas versões do componente responsável pela decodificação de fluxos de mídia no middleware Ginga; 2010; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Vinicius Callegaro

SwitchCraft: Um ambiente computacional para síntese e análise de redes lógicas; 2009; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Fábio Roberto Pereira

Análise da viabilidade de leiaute para os estilos lógicos NCSP e LBBDD; 2007; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Leomar Soares da Rosa Junior;

Tiago Duarte Mackedanz

Soluções de Hardware e Software aplicadas à Educação; 2023; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Kathe Isabelle de Souza Beserra

Uma revisão da área de síntese lógica; 2022; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Lui Gill Aquini

Desenvolvimento de um protótipo (hardware) dedicado ao suporte no aprendizado de alunos disléxicos; 2022; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Victor Kunde Bergmann

Estudo de caso utilizando bibliotecas gráficas existentes para representar corpos em movimento; 2021; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Guilherme da Silva Xavier

Desenvolvimento de um método para verificação de equivalências lógicas; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Gabriel Soares de Soares

Criação de uma biblioteca de células com área mínima para auxiliar a pesquisa em circuitos de lógica nanomagnética; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Thomas Viatroski

Síntese Lógica e Aprendizado de Máquina; 2020; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Micael Popping

EQUIVALÊNCIA LÓGICA DE FUNÇÕES BOOLEANAS ATRAVÉS DE REPRESENTAÇÃO POR NÚMEROS INTEIROS; 2019; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Mateus Brugnaroto

Investigando células imunes ao ataque DPA através de simulação Spice; 2018; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Gustavo Henrique Smaniotto

Investigação Sobre a Construção de Redes de Transistores na Tecnologia FinFET; 2017; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Alberto Portantiolo Klein

Geração de Leiautes de Redes de Transistores Não-Série-Paralelo para a Concepção de Circuitos Integrados; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Patrick Bürke Garcia

Geração de Redes de Transistores Não-Série-Paralelo Visando a Construção de Pórtas Lógicas Eficientes; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Maicon Schneider Cardoso

Geração Automatizada e Avaliação de Desempenho de Redes de Chaves CMOS; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, UFPel; Orientador: Leomar Soares da Rosa Junior;

Vinícius Silva de Moraes

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Regis Zanandrea

LogicFlow: A Mobile Environment for Digital Circuit Design; 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Erick Fernandes Moreira

Renato Souza de Souza

Desenvolvimento e Implementação de uma Ferramenta para Automatização da Geração de Circuitos Digitais Combinacionais; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Stephano Machado Moreira Gonçalves

Desenvolvimento de um Processador de Mídias Dedicado ao Sistema Brasileiro de TV Digital; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Alberto Portantiolo Klein

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Vinicius Neves Possani

Orientação de pesquisa vinculada ao Programa de Educação Tutorial; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Leomar Soares da Rosa Junior;

Julio Saraçol Domingues Júnior

Geração Automatizada e Avaliação de Desempenho de Redes de Transistores; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Leomar Soares da Rosa Junior;

Tamara Meneghetti da Cruz

Avaliação da Potencialidade de Geração de Topologias NSP Visando a Construção de Pórtas Lógicas Otimizadas para a Tecnologia CMOS; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Douglas Detoni

Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Leomar Soares da Rosa Junior;

Jean Quadro

Desenvolvimento de Componentes para o Middleware GINGA; 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Leomar Soares da Rosa Junior;

Tiago H

Trojahn; Implementação do componente Media Processing para o middleware Ginga; 2010; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Rede Nacional de Ensino e Pesquisa; Orientador: Leomar Soares da Rosa Junior;

Éric Timm

Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia; 2009; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Financiadora de Estudos e Projetos; Orientador: Leomar Soares da Rosa Junior;

Matheus Leitzke Pinto

Monitoria das disciplinas de graduação na área de Técnicas e Circuitos Digitais; 2013; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Nicolas Bisi

Monitoria das disciplinas de graduação na área de Introdução à Computação; 2010; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Andrws Vieira

Monitoria das disciplinas de graduação na área de Introdução à Computação; 2009; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Pró-Reitoria de Graduação UFPel; Orientador: Leomar Soares da Rosa Junior;

Produções bibliográficas

BALEN, TIAGO R. ; GONZÁLEZ, CARLOS J. ; OLIVEIRA, INGRID F. V. ; DA ROSA JR, LEOMAR S. ; SOARES, RAFAEL I. ; SCHVITTZ, RAFAEL B. ; ADDED, NEMITALA ; MACCHIONE, EDUARDO L. A. ; AGUIAR, VITOR A. P. ; GUAZZELLI, MARCILEI A. ; MEDINA, NILBERTO H. ; BUTZEN, PAULO F. . Evaluating the Reliability of Different Voting Schemes for Fault Tolerant Approximate Systems. JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS , v. 1, p. 1-12, 2023.
DA ROSA JUNIOR, L. S. ; MANDOWSKI, V. M. ; RODRIGUES, W. E. S. ; VIEIRA, E. V. ; KONRADT, A. C. N. ; JURGINA, L. Q. . Compile.exe - Programação para o Ensino Médio. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 7, p. 87-95, 2023.
DA ROSA JUNIOR, L. S. ; LORENZONI, M. J. ; BESERRA, K. I. ; BEZERRA, L. ; JURGINA, L. Q. . Gurias da Comp: A permanência de Mulheres em Cursos de Graduação em Ciência e Engenharia de Computação. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 7, p. 96-102, 2023.
DA ROSA JUNIOR, L. S. ; BESERRA, K. I. ; LORENZONI, M. J. ; BEZERRA, L. ; MACKEDANZ, T. ; ROCHA, G. S. ; MARTINEZ, S. A. ; GUTTIER, R. A. C. ; JURGINA, L. Q. . Qualificando as Práticas Acadêmicas - Inclusão Digital e Diversidade na UFPel. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 7, p. 103-112, 2023.
MANDOWSKI, V. M. ; KESSLER, HENRIQUE ; DA ROSA JUNIOR, L. S. . Explorando a Assimetria do Dimensionamento de Transistores CMOS em Portas Complexas. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 7, p. 113-122, 2023.
KESSLER, HENRIQUE ; FERRAZ, BRUNO ; DA ROSA JR., LEOMAR ; AGUIAR, YGOR ; CAMARGO, VINÍCIUS V. A. . Single Event Transient on Combinational Logic: An Introduction and their Mitigation. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 17, p. 1-9, 2022.
SILVEIRA DE OLIVEIRA, PLACIDA GIULIANE ; SCHMEGEL, DARLEI MATHEUS ; GHISLENI ZOLINGER, DAUAN ; K. SANTOS, MONIELE ; QUEVEDO JURGINA, LAURA ; SANCHOTENE DE AGUIAR, MARILTON ; SOARES DA ROSA JÚNIOR, LEOMAR . SACOMP: Integrando os Estudantes de Computação com o Mercado de Trabalho. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 5, p. 65-74, 2021.
LEMOS, GERÔNIMO GALLARRETA ZUBIAURRE ; ALVES, BRUNO CASCAES ; DOS SANTOS, HEITOR FELIPE MATOZO ; DE MENEZES, GERSON LEITE ; DA ROSA JÚNIOR, LEOMAR SOARES . Introdução de indígenas e quilombolas aos ambientes digitais de ensino da universidade. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 5, p. 75-81, 2021.
PEREIRA, ANDRESSA WERNER KRAUSE ; TRAVERSI, ANA AMÉLIA ; SILVEIRA, GABRIEL ROCHA ; ZIMMER, RAQUEL DE SOUZA ; ROSA JÚNIOR, LEOMAR SOARES DA . O Uso de Uma Plataforma Virtual como Forma de Auxílio aos Discentes Durante o Isolamento Social. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 5, p. 100-107, 2021.
JURGINA, LAURA QUEVEDO ; ZOLINGER, DAUAN GHISLENI ; SCHMEGEL, DARLEI MATHEUS ; TORCHELSEN, RAFAEL P. ; ROSA JÚNIOR, LEOMAR SOARES DA . Uma Avaliação UX Para Aplicativo de Mobilidade Urbana sob a Perspectiva de Idosos. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 5, p. 108-118, 2021.
JURGINA, LAURA QUEVEDO ; TRAVERSI, ANA AMÉLIA ; SILVEIRA, GABRIEL ROCHA ; ZIMMER, RAQUEL DE SOUZA ; ALVES, BRUNO C. ; SANTOS, MONIELE K. ; ZOLINGER, DAUAN GHISLENI ; SCHMEGEL, DARLEI MATHEUS ; DOS SANTOS, HEITOR F. M. ; LEMOS, GERÔNIMO G. Z. ; PEREIRA, ANDRESSA WERNER KRAUSE ; DE OLIVEIRA, PLACIDA GIULIANE SILVEIRA ; DE MENEZES, GERSON L. ; DA ROSA JR., LEOMAR SOARES . Construção de um Laboratório de Lógica para Programação dedicado a Cursos de Graduação. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 5, p. 119-124, 2021.
PONTES, MATHEUS F. ; FARIAS, C. ; SCHVITTZ, R. B. ; BUTZEN, PAULO F. ; DA ROSA JUNIOR, L. S. . Survey on Reliability Estimation in Digital Circuits. Journal of Integrated Circuits and Systems , v. 16, p. 1-11, 2021.
KESSLER, H. ; MUNOZ, M. ; FINKENAUER, P. ; DA ROSA JUNIOR, L. S. ; CAMARGO, V. V. A. . Electrical Evaluation of Logic Network Generation Methods for On-the-Fly Supergate Design. Journal of Integrated Circuits and Systems , v. 16, p. 1-7, 2021.
JUNIOR, JULIO SARACOL DOMINGUES ; DA ROSA JUNIOR, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Migortho: A DESIGN AUTOMATION FLOW FOR QCA CIRCUITS. Ieee Design & Test , v. 39, p. 1-1, 2021.
LIMA, V. G. ; PAIM, GUILHERME ; WUERDIG, R. ; ROCHA, L. M. G. ; DA ROSA JUNIOR, LEOMAR S. ; MARQUES, F. S. ; CAMARGO, V. V. A. ; COSTA, E. ; SOARES, R. I. ; BAMPI, SERGIO . Enhancing Side Channel Attack-Resistance of the STTL Combining Multi-Vt Transistors with Capacitance and Current Paths Counterbalancing. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 15, p. 1-11, 2020.
SCHVITTZ, R.B. ; AGUIAR, Y.Q. ; WROBEL, F. ; AUTRAN, J.-L. ; ROSA, L.S. ; BUTZEN, P.F. . Comparing analytical and Monte-Carlo-based simulation methods for logic gates SET sensitivity evaluation. MICROELECTRONICS RELIABILITY , v. 114, p. 113871, 2020.
GONÇALVES, STÈPHANO M. M. ; ROSA JR, LEOMAR S. DA ; MARQUES, FELIPE S. . SmartDR. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS , v. 26, p. 1-38, 2020.
JURGINA, L. Q. ; CORREA, D. S. ; STANIECKI, G. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . O legado didático da convergência de interface tangível com realidade aumentada no magistério de cartografia tridimensional. Revista ComInG - Communications and Innovations Gazette , v. 4, p. 11-20, 2019.
JURGINA, L. Q. ; PICCOLI, A. ; RAMOS, I. N. ; SOARES, R. I. ; DA ROSA JUNIOR, LEOMAR S. . Uno Raid: prototipação em FPGA de um vídeo game desenvolvido em linguagem VHDL. Revista ComInG - Communications and Innovations Gazette , v. 4, p. 51-58, 2019.
GONCALVES, STEPHANO M. M. ; ROSA, LEOMAR S. ; MARQUES, FELIPE S. . DRAPS: A Design Rule Aware Path Search Algorithm for Detailed Routing. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 67, p. 1-1, 2019.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; BUBOLZ, ANDREI A. O. ; MOREIRA, MATHEUS T. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Libra: an Automatic Design Methodology for CMOS Complex Gates. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 1, p. 1-1, 2018.
POSSANI, VINICIUS N. ; REIS, A. I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, L. S. . Transistor Count Optimization in IG FinFET Network Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2017.
SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, B. ; MARQUES, FELIPE DE SOUZA ; DA ROSA JUNIOR, L. S. . Solu??o para o Registro de Presen?as e Controle de Acesso em Eventos Acad?micos Utilizando Identifica??o e Comunica??o por Radiofrequ?ncia. Revista ComInG - Communications and Innovations Gazette , v. 2, p. 55-69, 2017.
POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, A. I. ; RIBAS, RENATO P. ; DE SOUZA MARQUES, FELIPE ; DA ROSA JUNIOR, L. S. . Graph-Based Transistor Network Generation Method for Supergate Design. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS , v. 24, p. 1-1, 2016.
GONÇALVES, J. L. ; TROJAHN, TIAGO H. ; MARQUES, FELIPE S. ; MATTOS, JULIO C. B. ; AGOSTINI, LUCIANO V. ; DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. J INTERNET TECHNOL , v. 14, p. 273-280, 2013.
TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Evaluating two implementations of the component responsible for decoding video and audio in the Brazilian digital TV middleware. Multimedia Tools and Applications , v. 57, p. 373-392, 2012.
POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Optimizing Transistor Networks Using a Graph-Based Technique. Analog Integrated Circuits and Signal Processing , v. 73, p. 841-850, 2012.
TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A comparative analysis of media processing component implementations for the Brazilian digital TV middleware. International Journal of Information Technology, Communications and Convergence , v. 1, p. 391-409, 2011.
DOMINGUES JR., J. S. ; POSSANI, V. N. ; SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Geração de Redes de Transistores Otimizadas Utilizando uma Abordagem Baseada em Grafos. REVISTA ELETRÔNICA DE INICIAÇÃO CIENTÍFICA , v. 11, p. 1-19, 2011.
BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; REIS, A. I. ; RIBAS, R. P. . Standby power consumption estimation by interacting leakage current mechanisms in nanoscaled CMOS digital circuits. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal) , v. 41, p. 247-255, 2010.
TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . A Comparative Analysis of Media Processing Component Implementations for the Brazilian Digital TV Middleware. Revista Ciência e Tecnologia , v. 12, p. 2-9, 2009.
DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. (Org.) ; ZEFERINO, C. A. (Org.) ; BOEMO, E. (Org.) ; GLESNER, M. (Org.) . Proceedings of the VIII Southern Programmable Logic Conference. Porto Alegre: , 2012. v. 1. 254p .
DA ROSA JUNIOR, L. S. ; MORAES, F. G. (Org.) ; CAPPELATTI, E. A. (Org.) . 26th South Symposium on Microelectronics. 1. ed. Porto Alegre: EDIPUC, 2011. v. 1. 215p .
DA ROSA JUNIOR, L. S. ; CAVALHEIRO, G. G. H. (Org.) ; COSTA, A. C. R. (Org.) . Abstracts Book of the Latin American Informatics Conference. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 103p .
MATTOS, J. C. B. (Org.) ; DA ROSA JUNIOR, L. S. (Org.) ; PILLA, M. L. (Org.) . Desafios e Avanços em Computação: O Estado da Arte. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 260p .
MATTOS, J. C. B. (Org.) ; DA ROSA JUNIOR, L. S. (Org.) ; PILLA, M. L. (Org.) . Desafios e Avanços em Computação: Inovações e Tecnologia. 1. ed. Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009. v. 1. 197p .
SCHVITTZ, RAFAEL B. ; FRANCO, DENIS T. ; DA ROSA, LEOMAR S. ; BUTZEN, PAULO F. . An Improved Technique for Logic Gate Susceptibility Evaluation of Single Event Transient Faults. In: Carolina Metzler; Pierre-Emmanuel Gaillardon; Giovanni De Micheli; Carlos Silva Cardenas; Ricardo Reis. (Org.). IFIP Advances in Information and Communication Technology. 1ed.: Springer International Publishing, 2020, v. , p. 69-88.
SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, BRUNO ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos Utilizando Identificação e comunicação por Radiofrequência. In: Giovani Rubert Librelotto. (Org.). Communications and Innovations Gazette. 3ed.: CreateSpace Independent Publishing Platform, 2018, v. 3, p. 70-88.
GONCALVES, STEPHANO MACHADO MOREIRA ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Novo Algoritmo de Roteamento de Propósito Geral. In: Pró-Reitoria de Pesquisa e Pós-Graduação. (Org.). Trabalhos Premiados XXIII Congresso de Iniciação Científica e XVI Encontro de Pós-Graduação UFPel. 1ed.Pelotas: Editora UFPel, 2016, v. , p. 149-163.
MARQUES, F. S. ; MARTINELLO JUNIOR, O. ; RIBAS, R. P. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 177-195.
BUTZEN, P. F. ; DAL BEM, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Efeitos Físicos Nanométricos em Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 225-244.
SCHUCH, N. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Validação de Bibliotecas de Células para Projetos de Circuitos Integrados Digitais. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 145-159.
DA ROSA JUNIOR, L. S. ; CALLEGARO, V. ; RIBAS, R. P. ; REIS, A. I. . Redes de Transistores e Portas Lógicas CMOS. In: Julio C.B. Mattos; Leomar S. da Rosa Jr.; Mauricio L. Pilla. (Org.). Desafios e Avanços em Computação: O Estado da Arte. 1ed.Pelotas: Editora e Gráfica Universitária - PREC UFPel, 2009, v. 1, p. 197-224.
MACHADO, J. J. S. ; PONTES, MATHEUS F. ; FLORES, P. F. G. ; BUTZEN, PAULO F. ; DA ROSA JUNIOR, L. S. . Single-Pass Critical Input Vectors Detection. In: 16TH IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2025, Bento Gonçalves. LASCAS 2025: 16TH IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2025.
JURGINA, LAURA Q. ; AQUINI, LUI GILL ; ISOTANI, S. ; DA ROSA JUNIOR, L. S. ; PRIMO, T. T. ; MOREIRA, F. . Usability Evaluation of a Multisensory Tool for Literacy of Children and Young People With Down Syndrome. In: 2025 IEEE Global Engineering Education Conference, 2025, London. IEEE Global Engineering Education Conference (EDUCON 2025), 2025.
JURGINA, LAURA QUEVEDO ; MACKEDANZ, TIAGO ; ROSA JÚNIOR, LEOMAR SOARES . Integração, Inovação e Inclusão: A Contribuição do PET Computação da UFPel. In: Workshop sobre Educação em Computação, 2024, Brasil. Anais do XXXII Workshop sobre Educação em Computação (WEI 2024), 2024. p. 229.
MANDOWSKI, VÍTOR DE M. ; RODRIGUES, WILLIAN DO E. S. ; VIEIRA, EMERSON DE V. ; KONRADT, ANA CAROLINA ; MARTINEZ, SANTIAGO D. V. A. ; MACKEDANZ, TIAGO D. ; JURGINA, LAURA Q. ; ROSA JÚNIOR, LEOMAR S. DA . Curso Introdutório de Lógica de Programação: Uma Ação para Aproximar Jovens em Vulnerabilidade Social ao Aprendizado de Computação. In: Workshop sobre Educação em Computação, 2024, Brasil. Anais do XXXII Workshop sobre Educação em Computação (WEI 2024), 2024. p. 139.
JURGINA, LAURA QUEVEDO ; MACKEDANZ, TIAGO D. ; KONRADT, ANA CAROLINA N. ; BEZERRA, LOUISE ; BESERRA, KATHE ; LORENZONI, MARIA JÚLIA DUARTE ; DULLIUS, BIANCA B. ; ROSA JÚNIOR, LEOMAR S. . Café das Gurias: A Construção de um Ambiente Acolhedor para Fortalecer a Permanência de Mulheres na Computação. In: Women in Information Technology, 2024, Brasil. Anais do XVIII Women in Information Technology (WIT 2024), 2024. p. 404.
JURGINA, LAURA QUEVEDO ; AQUINI, LUI GILL ; DE AGUIAR, MARILTON SANCHOTENE ; DA ROSA, LEOMAR SOARES ; LOPES, JOÃO PEDRO ; MACKEDANZ, TIAGO DUARTE ; KLEIN, ANGELA INES ; PRIMO, TIAGO THOMPSEN ; IANKOWSKI, RAFAEL SOARES . Neuroplasticity-Based Literacy Rescue: A Multisensory and Tangible Learning Methodology for Children at Risk. In: 2024 IEEE Global Engineering Education Conference (EDUCON), 2024, Kos Island. 2024 IEEE Global Engineering Education Conference (EDUCON), 2024. p. 1.
BESERRA, KATHE ; KESSLER, HENRIQUE ; ROSA JUNIOR, LEOMAR SOARES DA . Odisseia 2D: Explorando Caminhos Lógicos. In: Simpósio Brasileiro de Informática na Educação, 2024, Brasil. Anais do XXXV Simpósio Brasileiro de Informática na Educação (SBIE 2024), 2024. p. 975.
JURGINA, LAURA QUEVEDO ; MEDEIROS, EDUARDA P. ; MACKEDANZ, TIAGO D. ; LOPES, JOÃO PEDRO ; AQUINI, LUI GILL ; MOREIRA, FERNANDO ; ROSA JÚNIOR, LEOMAR SOARES DA ; PRIMO, TIAGO THOMPSEN . Interação Tangível: Avaliação da Usabilidade de uma Ferramenta Educacional Tangível sob a Perspectiva de Crianças e Jovens com Síndrome de Down. In: Simpósio Brasileiro de Informática na Educação, 2024, Brasil. Anais do XXXV Simpósio Brasileiro de Informática na Educação (SBIE 2024), 2024. p. 1181.
MEDEIROS, EDUARDA PEREIRA ; MACKEDANZ, TIAGO DUARTE ; AQUINI, LUI GILL ; JURGINA, LAURA QUEVEDO ; PRIMO, TIAGO THOMPSEN ; ROSA JÚNIOR, LEOMAR SOARES DA . Explorando Interfaces Tangíveis no Processo de Alfabetização: Uma Revisão Sistemática da Literatura. In: Simpósio Brasileiro de Informática na Educação, 2024, Brasil. Anais do XXXV Simpósio Brasileiro de Informática na Educação (SBIE 2024), 2024. p. 1222.
AQUINI, LUI GILL ; MEDEIROS, EDUARDA PEREIRA ; MACKEDANZ, TIAGO DUARTE ; JURGINA, LAURA QUEVEDO ; PRIMO, TIAGO THOMPSEN ; ROSA JUNIOR, LEOMAR SOARES DA . Explorando o Aprendizado de Máquina para suporte no reconhecimento de sintomas de dislexia em crianças em processo de alfabetização. In: Simpósio Brasileiro de Informática na Educação, 2024, Brasil. Anais do XXXV Simpósio Brasileiro de Informática na Educação (SBIE 2024), 2024. p. 3066.
JURGINA, LAURA QUEVEDO ; ROSA JÚNIOR, LEOMAR SOARES DA ; PRIMO, TIAGO THOMPSEN . Alfaba: Uma ferramenta multissensorial com interface tangível para suporte à alfabetização. In: Anais Estendidos do Congresso Brasileiro de Informática na Educação, 2024, Brasil. Anais Estendidos do XIII Congresso Brasileiro de Informática na Educação (CBIE 2024), 2024. p. 167.
JURGINA, LAURA QUEVEDO ; AQUINI, LUI GILL ; IANKOWSKI, RAFAEL SOARES ; DA ROSA, LEOMAR SOARES ; DE AGUIAR, MARILTON SANCHOTENE ; PRIMO, TIAGO THOMPSEN . Alfaba: A Tangible Solution to Support Brazilian Dyslexic Students in their Literacy Process. In: 2023 IEEE Global Engineering Education Conference (EDUCON), 2023, Kuwait. 2023 IEEE Global Engineering Education Conference (EDUCON), 2023. p. 1.
PONTES, MATHEUS F. ; DA SILVA MACHADO, JOAO JUNIOR ; BUTZEN, PAULO F. ; ROSA JR., LEOMAR S. DA . Reliability in Approximate Circuits. In: 38th South Symposium on Microelectronics (SSM), 2023, Porto Alegre. SSM, 2023.
DA SILVA MACHADO, JOAO JUNIOR ; PONTES, MATHEUS F. ; ROCHA, M. O. ; FRANCO, D. T. ; ROSA JR., LEOMAR S. DA ; BUTZEN, PAULO F. . Exploring Selective Gate Hardening to Improve Circuit Reliability. In: 38th South Symposium on Microelectronics (SSM), 2023, Porto Alegre. SSM, 2023.
JURGINA, LAURA QUEVEDO ; ROSA JÚNIOR, LEOMAR SOARES DA ; TORCHELSEN, RAFAEL PICCIN . Bora Programar. In: Simpósio Brasileiro de Informática na Educação, 2023, Brasil. Anais do XXXIV Simpósio Brasileiro de Informática na Educação (SBIE 2023), 2023. p. 199.
JURGINA, LAURA QUEVEDO ; BORGES, VITOR DOS SANTOS AMARAL ; ROSA JÚNIOR, LEOMAR SOARES DA ; AGUIAR, MARILTON SANCHOTENE DE ; PRIMO, TIAGO THOMPSEN . Direcionando Tecnologia para a Dislexia: Um Guia Prático para a Criação de TDICs. In: Simpósio Brasileiro de Informática na Educação, 2023, Brasil. Anais do XXXIV Simpósio Brasileiro de Informática na Educação (SBIE 2023), 2023. p. 1050.
MANSKE, GUILHERME B. ; FARIAS, CLAYTON R. ; BUTZEN, PAULO F. ; DA ROSA, LEOMAR S. . A Fast Approximate Function Generation Method to ATMR Architecture. In: 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022, Puerto Varas. 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022. p. 01-04.
KESSLER, HENRIQUE ; BOHLKE, MURILO ; DA ROSA, LEOMAR S. ; PORTO, MARCELO ; CAMARGO, VINICIUS V. . Calibration of Logical Effort Transistor Sizing for On-the-Fly Low-Power Supergate Design. In: 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022, Puerto Varas. 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022. p. 1-4.
KESSLER, HENRIQUE ; PORTO, MARCELO ; DA ROSA, LEOMAR ; CAMARGO, VINICIUS V. . Standard Cell and Supergates Designs: An Electrical Comparison on 4-Input Logic Functions. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. p. 1744.
OLIVEIRA, INGRID F. V. ; PONTES, MATHEUS F. ; SCHVITTZ, RAFAEL B. ; ROSA, LEOMAR S. ; BUTZEN, PAULO F. ; SOARES, RAFAEL I. . Fault Tolerance Evaluation of Different Majority Voter Designs. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. p. 185.
PONTES, MATHEUS F. ; OLIVEIRA, INGRID F. V. ; SCHVITTZ, RAFAEL B. ; ROSA, LEOMAR S. ; BUTZEN, PAULO F. . The Impact of Logic Gates Susceptibility in Overall Circuit Reliability Analysis. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. p. 1610.
PONTES, MATHEUS F. ; SCHVITTZ, RAFAEL B. ; DA ROSA JUNIOR, LEOMAR SOARES ; BUTZEN, PAULO F. . O Impacto da Susceptibilidade das Portas Lógicas na Estimativa da Confiabilidade de Circuitos. In: 28th Iberchip Workshop (IWS), 2022, Santiago. 28th Iberchip Workshop (IWS), 2022.
SANTOS, JÚLIA DE AVILA DOS ; CAVALHEIRO, SIMONE ANDRÉ DA COSTA ; FOSS, LUCIANA ; ROSA JR., LEOMAR S. DA . Pensamento Computacional e Engenharia de Software: primeiros passos em direção a uma proposta de sistematização de resolução de problemas. In: Workshop sobre Educação em Computação, 2022, Brasil. Anais do XXX Workshop sobre Educação em Computação (WEI 2022), 2022. p. 451.
JURGINAL, LAURA QUEVEDO ; ZOLINGER, DAUAN GHISLENI ; AGUIAR, MARILTON SANCHOTENE DE ; ROSA JÚNIOR, LEOMAR SOARES DA . Relato de Uma Iniciativa para Fortalecer a Identidade Acadêmica Através das Redes Virtuais. In: Workshop sobre Educação em Computação, 2022, Brasil. Anais do XXX Workshop sobre Educação em Computação (WEI 2022), 2022. p. 26.
PONTES, MATHEUS F. ; CLARO, G. ; FARIAS, C. ; SCHVITTZ, RAFAEL B. ; ROCHA, M. O. ; DA ROSA JUNIOR, L. S. ; BUTZEN, PAULO F. . CREsT - Circuit Reliability Estimation Tool. In: 36th South Symposium on Microelectronics (SSM), 2021, Porto Alegre. SSM, 2021.
PONTES, MATHEUS F. ; SCHVITTZ, RAFAEL B. ; DA ROSA JUNIOR, L. S. ; BUTZEN, PAULO F. . Limitations on Using Fixed Gate Reliability Values for Realistic Reliability Circuit Estimation. In: 36th South Symposium on Microelectronics (SSM), 2021, Porto Alegre. SSM, 2021.
OLIVEIRA, I. F. V. ; SCHVITTZ, RAFAEL B. ; DA ROSA JUNIOR, L. S. ; SOARES, R. I. ; BUTZEN, PAULO F. . Majority Voters Fault Tolerance Evaluation. In: 36th South Symposium on Microelectronics (SSM), 2021, Porto Alegre. SSM, 2021.
MANSKE, G. B. ; DA ROSA JUNIOR, L. S. ; BUTZEN, PAULO F. . An Approximate Functions Generation Method to ATMR Architecture. In: 36th South Symposium on Microelectronics (SSM), 2021, Porto Alegre. SSM, 2021.
RAI, SHUBHAM ; NETO, WALTER LAU ; MIYASAKA, YUKIO ; ZHANG, XINPEI ; YU, MINGFEI ; YI, QINGYANG ; FUJITA, MASAHIRO ; MANSKE, GUILHERME B. ; PONTES, MATHEUS F. ; DA ROSA, LEOMAR S. ; DE AGUIAR, MARILTON S. ; BUTZEN, PAULO F. ; CHIEN, PO-CHUN ; HUANG, YU-SHAN ; WANG, HOA-REN ; JIANG, JIE-HONG R. ; GU, JIAQI ; ZHAO, ZHENG ; JIANG, ZIXUAN ; PAN, DAVID Z. ; et.al . Logic Synthesis Meets Machine Learning: Trading Exactness for Generalization. In: 2021 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2021, Grenoble. 2021 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2021. p. 1026.
JURGINA, L. Q. ; PONTES, MATHEUS F. ; FARIAS, C. ; MANSKE, GUILHERME B. ; SCHVITTZ, RAFAEL B. ; BUTZEN, PAULO F. ; DA ROSA JUNIOR, L. S. . CREsT - Uma Ferramenta para o Auxílio do Ensino de Confiabilidade em Circuitos Digitais. In: Simpósio Brasileiro de Informática na Educação, 2021, Online. Anais do XXXII Simpósio Brasileiro de Informática na Educação (SBIE), 2021. p. 191-202.
SANTOS, J. A. ; CAVALHEIRO, S. A. C. ; FOSS, L. ; DA ROSA JUNIOR, L. S. . Relações entre o Pensamento Computacional e a Engenharia de Software: Uma Revisão Sistemática da Literatura. In: Simpósio Brasileiro de Informática na Educação, 2021, Online. Anais do XXXII Simpósio Brasileiro de Informática na Educação (SBIE), 2021. p. 1027-1038.
JURGINA, L. Q. ; BEZERRA, J. I. M. ; TORCHELSEN, R. P. ; DA ROSA JUNIOR, L. S. . Relato sobre a Utilização de Ferramenta com Realidade Aumentada no auxílio do Ensino-Aprendizagem de Topografia em Cursos Superiores. In: XXVII Workshop de Informática na Escola, 2021, Online. Anais do XXVII Workshop de Informática na Escola (WIE), 2021. p. 128-136.
PONTES, MATHEUS F. ; SCHVITTZ, R. B. ; DA ROSA JUNIOR, L. S. ; BUTZEN, PAULO F. . Exploring Logic Gates Susceptibility and Circuit Mapping in Reliability Analysis. In: 30th International Workshop on Logic & Synthesis, 2021, Online. 30th International Workshop on Logic & Synthesis (IWLS), 2021. p. 1-1.
CLARO, G. ; FARIAS, C. ; PONTES, MATHEUS F. ; SCHVITTZ, R. B. ; DA ROSA JUNIOR, LEOMAR S. ; BUTZEN, PAULO FRANCISCO . Simple Essay to Assess the Impact of Different Methods on Reliability Analysis. In: 35th South Symposium on Microelectronics (SSM), 2020, Ijuí. SSM, 2020.
CARDOSO, M. S. ; CORTADELLA, J. ; BUBOLZ, A. A. O. ; DA ROSA JUNIOR, LEOMAR S. ; MARQUES, F. S. . Transistor Placement for Automatic Cell Synthesis Through Boolean Satisfiability. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Seville. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020.
KESSLER, H. ; FINKENAUER, P. ; BOTH, T. H. ; DA ROSA JUNIOR, LEOMAR S. ; CAMARGO, V. V. A. . Evaluation of Non-Series-Parallel Structures for BTI-Aware Automated Design Methodologies. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Seville. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020.
DOMINGUES, JULIO SARACOL ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . A Straightforward Methodology for QCA Circuits Design. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020. p. 1.
JURGINA, LAURA QUEVEDO ; ZANANDREA, RÉGIS ; ROSA JÚNIOR, LEOMAR SOARES ; MARQUES, FELIPE DE SOUZA . LogicFlow: Uma Ferramenta Para o Auxílio de Ensino-aprendizagem de Circuitos Digitais. In: Simpósio Brasileiro de Informática na Educação, 2020, Brasil. Anais do XXXI Simpósio Brasileiro de Informática na Educação (SBIE 2020), 2020. p. 322.
SCHVITTZ, RAFAEL B. ; BUTZEN, PAULO F. ; ROSA, LEOMAR S. DA . Methods for Susceptibility Analysis of Logic Gates in the Presence of Single Event Transients. In: 2020 IEEE International Test Conference (ITC), 2020, Washington. 2020 IEEE International Test Conference (ITC), 2020. p. 1.
LIMA, V. G. ; FINKENAUER, P. ; MARQUES, F. S. ; JR., LEOMAR SOARES DA ROSA ; CAMARGO, V. V. A. ; SOARES, R. I. . A Novel Sizing Method Aiming Security Against Differential Power Analysis. In: 34th South Symposium on Microelectronics (SSM), 2019, Pelotas. SSM, 2019.
LIMA, V. G. ; PAIM, G. ; ROCHA, L. ; JR., LEOMAR SOARES DA ROSA ; MARQUES, F. S. ; COSTA, E. ; CAMARGO, V. V. A. ; SOARES, R. I. ; BAMPI, S. . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing. In: 34th South Symposium on Microelectronics (SSM), 2019, Pelotas. SSM, 2019.
GONCALVES, STEPHANO M. M. ; DA ROSA, LEOMAR S. ; DE S. MARQUES, FELIPE . An Improved Heuristic Function for A∗-Based Path Search in Detailed Routing. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. p. 1.
LIMA, VITOR G. ; PAIM, GUILHERME ; ROCHA, LEANDRO M. G ; DA ROSA, LEOMAR ; MARQUES, FELIPE ; DA COSTA, EDUARDO A. C. ; CAMARGO, VINICIUS ; SOARES, RAFAEL ; BAMPI, SERGIO . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-V <sub>t</sub> Transistors with Current and Capacitance Balancing. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. p. 1.
RAMOS, I. N. ; PICCOLI, A. ; MORAES, C. S. ; JURGINA, L. Q. ; SOARES, R. I. ; DA ROSA JUNIOR, LEOMAR S. . EXPLORAÇÃO DA PLATAFORMA ALTERA DE2 PARA A IMPLEMENTAÇÃO DE UM VIDEO GAME EM LINGUAGEM VHDL. In: XXII Encontro dos Grupos PET da Região Sul (SULPET), 2019, Pelotas. SULPET, 2019.
JURGINA, L. Q. ; STANIECKI, G. S. ; CORREA, D. S. ; SAMPAIO, L. ; MARQUES, F. S. ; DA ROSA JUNIOR, LEOMAR S. . AVALIAÇÃO DE USO DE UMA FERRAMENTA EDUCACIONAL PARA ESTUDOS TOPOGRÁFICOS NO ENSINO SUPERIOR. In: XXII Encontro dos Grupos PET da Região Sul (SULPET), 2019, Pelotas. SULPET, 2019.
SCHVITTZ, RAFAEL ; DANIGNO, M. ; BUTZEN, P. F. ; DA ROSA JUNIOR, LEOMAR S. . Design Space Exploration of High-Throughput 4x4 Discrete Sine Transform. In: Workshop on Circuits and System Design (WCAS), 2019, São Paulo. WCAS, 2019.
SCHVITTZ, RAFAEL ; SOARES, LEOMAR ; BUTZEN, PAULO FRANCISCO . Exploring Logic Gates Layout to Improve the Accuracy of Circuit Reliability Estimation. In: 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSISoC), 2019, Cuzco. 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019. p. 234.
SCHVITTZ, RAFAEL ; FRANCO, DENIS TEIXEIRA ; SOARES, LEOMAR ; BUTZEN, PAULO FRANCISCO . A Simplified Layout-Level method for Single Event Transient Faults Susceptibility on Logic Gates. In: 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSISoC), 2019, Cuzco. 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019. p. 185.
SCHVITTZ, R. B. ; PONTES, M. ; MEINHARDT, C. ; FRANCO, D. T. ; NAVINER, L. ; DA ROSA, L. S. ; BUTZEN, P. F. . Reliability evaluation of circuits designed in multi- and single-stage versions. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1-6.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; BUBOLZ, ANDREI A. O. ; DA ROSA JUNIOR, LEOMAR S. ; DE MARQUES, FELIPE S. . Area-Aware Design of Static CMOS Complex Gates. In: 2018 16th IEEE International New Circuits and Systems Conference (NEWCAS), 2018, Montréal. 2018 16th IEEE International New Circuits and Systems Conference (NEWCAS), 2018. p. 282-6.
GONCALVES, STPHANO M. M. ; DA ROSA, LEOMAR S. ; DE MARQUES, FELIPE S. . A New Technique Using Tunnel Shape Information to Improve Path Search in Detailed Routing. In: 2018 16th IEEE International New Circuits and Systems Conference (NEWCAS), 2018, Montreal. 2018 16th IEEE International New Circuits and Systems Conference (NEWCAS), 2018. p. 243-6.
BUBOLZ, A. A. O. ; SMANIOTTO, GUSTAVO H. ; DA ROSA JUNIOR, L. S. ; CARDOSO, M. S. ; MARQUES, F. S. . Implementation of a Transistor Placement Method Based on Boolean Satisfiability into ASTRAN CAD Tool. In: Microelectronics Students Forum (SFORUM), 2018, Bento Gonçalves. SFORUM, 2018.
SCHVITTZ, RAFAEL ; FRANCO, DENIS T. ; ROSA, LEOMAR S. ; BUTZEN, PAULO F. . Probabilistic Method for Reliability Estimation of SP- Networks considering Single Event Transient Faults. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p. 357.
LIMA, VITOR G. ; FINKENAUER, PLINIO ; CAMARGO, VINICIUS V. ; MARQUES, FELIPE S. ; JUNIOR, LEOMAR R. ; SOARES, RAFAEL I. . A Novel Sizing Method Aiming Security Against Differential Power Analysis. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p. 429.
PONTES, MATHEUS F. ; BUTZEN, PAULO F. ; SCHVITTZ, RAFAEL B. ; ROSA, S. LEOMAR ; FRANCO, DENIS T. . The Suitability of the SPR-MP Method to Evaluate the Reliability of Logic Circuits. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p. 433.
SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . Post-processing of supergate networks aiming cell layout optimization. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1-4.
GONCALVES, STEPHANO M. M. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . A survey of path search algorithms for VLSI detailed routing. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1-4.
CARDOSO, M. S. ; SMANIOTTO, GUSTAVO ; MACHADO, J. J. S. ; MOREIRA, MATHEUS T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Analysis of the Impacts of Diffusion and Polysilicon Gaps in Non-Series-Parallel Supergates. In: 32nd South Symposium on Microelectronics (SSM), 2017, Rio Grande. SSM, 2017. p. 1-4.
SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON SCHNEIDER ; DE SOUZA, RENATO S. ; MOREIRA, M. T. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Kernel Finder Post-processing Aiming Cell Layout Optimization. In: 32nd South Symposium on Microelectronics (SSM), 2017, Rio Grande. SSM, 2017. p. 1-4.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. DA S. ; MOREIRA, MATHEUS T. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Transistor placement strategies for non-series-parallel cells. In: 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017, Boston. 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017. p. 523.
SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . A post-processing methodology to improve the automatic design of CMOS gates at layout-level. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. p. 42.
CARDOSO, MAICON SCHNEIDER ; ZANANDREA, REGIS ; DE SOUZA, RENATO SOUZA ; DA SILVA MACHADO, JOAO JUNIOR ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Topological characteristics of logic networks generated by a graph-based methodology. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 343.
SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. S. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Optimizing cell area by applying an alternative transistor folding technique in an open source physical synthesis CAD tool. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 355.
MELO, MATEUS ; SMANIOTTO, GUSTAVO ; MAICH, HENRIQUE ; AGOSTINI, LUCIANO ; ZATT, BRUNO ; ROSA, LEOMAR ; PORTO, MARCELO . A parallel Motion Estimation solution for heterogeneous System on Chip. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016. p. 1.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; ZANANDREA, REGIS ; DE SOUZA, RENATO S. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Physical design of supergate cells aiming geometrical optimizations. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 1-4.
SMANIOTTO, GUSTAVO H. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Toward better layout design in ASTRAN CAD tool by using an efficient transistor folding. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 1-4.
SILVEIRA, R. ; DUTRA, R. S. ; MARQUES, F. S. ; ZATT, B. ; DA ROSA JUNIOR, L. S. . DESENVOLVIMENTO DE UMA SOLUÇÃO PARA O REGISTRO DE PRESENÇAS E CONTROLE DE ACESSO EM EVENTOS ACADÊMICOS UTILIZANDO IDENTIFICAÇÃO E COMUNICAÇÃO POR RADIOFREQUÊNCIA. In: XVIII Encontro dos Grupos PET da Região Sul (SULPET), 2015, Londrina. SULPET, 2015. p. 1-6.
POSSANI, VINICIUS N. ; MATOS, J. ; BACKES, M. ; DA ROSA JUNIOR, L. S. ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . Towards Optimal Area Synthesis of Small Combinational Circuits. In: 24th International Workshop on Logic & Synthesis (IWLS), 2015, Mountain View. IWLS. New York: IEEE, 2015. p. 1-7.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Iterative Mapping Approach Using Simulated Annealing Technique on FlexMap Tool. In: 30th South Symposium on Microelectronics (SSM), 2015, Santa Maria. SSM, 2015. p. 1-4.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Non-Series-Parallel Cells Concerning Area and Wirelength Aspects. In: 30th South Symposium on Microelectronics (SSM), 2015, Santa Maria. SSM, 2015. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Implementing Transistor Folding Technique in ASTRAN CAD Tool. In: 30th South Symposium on Microelectronics (SSM), 2015, Santa Maria. SSM, 2015. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JUNIOR, A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Improving Transistor Folding Technique in ASTRAN CAD Tool. In: XV Microelectronics Students Forum (SFORUM), 2015, Salvador. SFORUM, 2015.
CARDOSO, M. S. ; ZANANDREA, R. ; SOUZA, R. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Topological Aspects of Non-Series-Parallel Transistors Networks. In: XV Microelectronics Students Forum (SFORUM), 2015, Salvador. SFORUM, 2015.
CARDOSO, MAICON SCHNEIDER ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Evaluating Geometric Aspects of Non-Series-Parallel Cells. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. p. 1-6.
MARTINS, M. G. A. ; CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-based Logic Synthesis Method for Nanometric Technologies. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco. IWLS. New York: IEEE, 2014. p. 1-8.
POSSANI, V. N. ; RIBAS, R. P. ; REIS, A. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . New challenges on Independent Gate FinFET Transistor Network Generation. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco. IWLS. New York: IEEE, 2014. p. 1-8.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Physical Synthesis for Non-Complementary-Series-Parallel Transistor Arrangements. In: 29th South Symposium on Microelectronics (SSM), 2014, Alegrete. SSM, 2014. p. 1-4.
MARTINS, M. G. A. ; CALLEGARO, V. ; ROSA, LEOMAR ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-Based Logic Synthesis Method for Nanometric Technologies. In: 51st Design Automation Conference Work-in-Progress (DACWIP), 2014, San Francisco. DACWIP, 2014. p. 1-6.
POSSANI, VINICIUS N. ; REIS, ANDRÉ I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. . Exploring Independent Gates in FinFET-Based Transistor Network Generation. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14, 2014. p. 1-6.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Improving FlexMap Tool to Explore Preprocessing and Post-processing Techniques. In: XIV Microelectronics Students Forum (SFORUM), 2014, Aracajú. SFORUM, 2014.
GONCALVES, STEPHANO MACHADO MOREIRA ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . A new general purpose line probe routing algorithm. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 658-6.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A Structural Algorithm to Minimize Switch Count in CMOS Logic Gates. In: 22nd International Workshop on Logic & Synthesis (IWLS), 2013, Austin. IWLS. New York: IEEE, 2013. p. 1-8.
POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . Transistor-level optimization of CMOS complex gates. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-4.
DOMINGUES JR., J. S. ; SOUZA, R. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . New Environment for Technology Mapping. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.
MARTINS, M. G. A. ; CALLEGARO, V. ; GONÇALVES, S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. . Majority-based Library Generation for QCA, SET and TPL Technologies. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, ANDRE I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A New Algorithm to Implement Combinational Logic Cells with Reduced Number of Switches. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . A Tool for Digital Circuit Visualization. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. SIM, 2013.
POSSANI, VINICIUS N. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Improving the methodology to build non-series-parallel transistor arrangements. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. p. 1-6.
POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRÉ INÁCIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; DA ROSA JUNIOR, LEOMAR SOARES . Efficient transistor-level design of CMOS gates. In: the 23rd ACM international conference, 2013, Paris. Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI - GLSVLSI '13. New York: ACM Press. p. 191-196.
GONÇALVES, S. ; COLVARA, M. ; MARTINS, M. G. A. ; REIS, A. I. ; RIBAS, R. P. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Technology Mapping for QCA Devices. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NSP Kernel Finder - A Methodology to Find Non-Series-Parallel Arrangements. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.
SOUZA, R. S. ; DOMINGUES JR., J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . An Effective Method for Generating Boolean Signatures. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.
DOMINGUES JR., J. S. ; DETONI, D. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Exploration of Technology Mapping Flow for QCA Designs. In: XXVII South Symposium on Microelectronics (SIM), 2012, Ijuí / São Miguel das Missões. SIM, 2012.
POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - An Efficient Method to Represent Boolean Functions. In: XII Microelectronics Students Forum (SFORUM), 2012, Brasilia. SFORUM, 2012.
GONÇALVES, S. ; DOMINGUES JR., J. S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Technology Mapping Methods for QCA Devices. In: XII Microelectronics Students Forum (SFORUM), 2012, Brasilia. SFORUM, 2012.
RIBAS, RENATO P. ; CALLEGARO, VINICIUS ; DA ROSA, LEOMAR SOARES ; REIS, ANDRE I. . Learning CMOS logic gate design by exploring switch network domain. In: 2nd Interdisciplinary Engineering Design Education Conference (IEDEC), 2012, Santa Clara. IEDEC, 2012.
POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements. In: 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. SBCCI, 2012.
SOUZA, R. ; DA ROSA, LEOMAR ; AGOSTINI, L. ; PORTO, R. . Optimized 16×16 discrete cosine transform architecture for homogeneity-based H.264/AVC intra mode decision. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic, 2012. p. 1.
POSSANI, V. N. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 79-82.
DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . An Algorithm for Generating Logical Expressions Using a Graph-based Approach. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 87-90.
QUADRO, J. F. G. ; TROJAHN, T. H. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A Media Processing Implementation for ISDTV Middleware with Optional Hardware Acceleration Support. In: XXVI South Symposium on Microelectronics (SIM), 2011, Novo Hamburgo. SIM, 2011. p. 93-96.
DOMINGUES JR., J. S. ; POSSANI, V. N. ; SILVEIRA, D. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . High Throughput 4X4 and 8X8 SATD Similarity Criteria Architectures for Video Coding Applications. In: VII Southern Conference on Programmable Logic - Designer Forum (SPL), 2011, Córdoba. SPL, 2011. p. 115-118.
POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XI Microelectronics Student Forum (SFORUM), 2011, João Pessoa. SFORUM, 2011.
DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Extraction of Boolean Expressions from Transistor Networks. In: XI Microelectronics Student Forum (SFORUM), 2011, João Pessoa. SFORUM, 2011.
GONÇALVES, J. L. ; TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. In: FTRA 2011 International Workshop on Advanced Future Multimedia Services (AFMS), 2011, Jeju. AFMS, 2011.
POSSANI, VINICIUS N. ; TIMM, ERIC F. ; AGOSTINI, LUCIANO V. ; DA ROSA, LEOMAR S. . A graph-based technique to optimize transistor networks. In: 2nd Latin American Symposium on Circuits and Systems (LASCAS), 2011, Bogota. LASCAS, 2011.
SCHOENKNECHT, MATEUS THUROW ; ERIC FALCHI TIMM ; LEOMAR SOARES DA ROSA ; AGOSTINI, LUCIANO VOLCAN . H.264/AVC Eighth Pixel MC Chrominance interpolation hardware targeting very high resolution videos. In: 2nd Latin American Symposium on Circuits and Systems (LASCAS), 2011, Bogota. LASCAS, 2011.
TROJAHN, TIAGO H. ; GONCALVES, JULIANO L. ; MATTOS, JULIO C.B. ; AGOSTINI, LUCIANO V. ; JUNIOR, LEOMAR S. ROSA . Tests and Performance Analysis of Media Processing Implementations for the Middleware of Brazilian Digital TV System Using Different Scenarios. In: IEEE/FTRA International Conference on Multimedia and Ubiquitous Engineering (MUE), 2011, Crete. MUE, 2011.
TROJAHN, T. H. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . An Implementation of Media Processing component using LibVLC library for the Ginga Middleware. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 105-108.
POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . A Graph-based Approach to Generate Optimized Transistor Networks. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 75-78.
CALLEGARO, V. ; MARQUES, F. S. ; KLOCK, C. E. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft - A Tool for Generating Switch Networks for Digital Cells. In: 25th South Symposium on Microelectronics (SIM), 2010, Porto Alegre. SIM, 2010. p. 31-34.
TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Performance Analysis Of The Media Processing Component Using Xine-Lib To H.264 High Profile Video Reproduction For The Ginga Middleware. In: X Microelectronics Student Forum (SFORUM), 2010, São Paulo. SFORUM, 2010.
TROJAHN, T. H. ; BRISOLARA, L. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Avaliação de desempenho entre duas implementações do componente Media Processing para o Middleware Ginga. In: V Congresso Sul Brasileiro de Computação (SULCOMP), 2010, Criciuma. SULCOMP, 2010.
TROJAHN, T. H. ; BRISOLARA, L. B. ; DINIZ, E. S. A. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Implementação e Avaliação de Desempenho, Usando Vídeos H.264 High Profile, do Componente Media Processing para o Middleware Ginga. In: II Workshop de TV Digital Interativa (WTVDI), 2010, Belo Horiozonte. WTVDI, 2010. v. 2.
TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware. In: FTRA 2010 International Workshop on Advanced Future Multimedia Services (AFMS), 2010, Gwangju. AFMS, 2010. v. 2. p. 354-362.
POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Transistor Networks Design Using a Graph-Based Approach. In: X Microelectronics Student Forum (SFORUM), 2010, São Paulo. SFORUM, 2010.
MARTINS, MAYLER G. A. ; ROSA, LEOMAR ; RASMUSSEN, ANDERS B. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Boolean factoring with multi-objective goals. In: IEEE International Conference on Computer Design (ICCD), 2010, Amsterdam. ICCD.
CALLEGARO, VINICIUS ; MARQUES, FELIPE DE SOUZA ; KLOCK, CARLOS EDUARDO ; DA ROSA, LEOMAR SOARES ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . SwitchCraft. In: 23rd Symposium on Integrated Circuits and System Design (SBCCI), 2010, São Paulo. SBCCI. New York: ACM Press, 2010.
TROJAHN, TIAGO H. ; GONCALVES, JULIANO L. ; MATTOS, JULIO C. B. ; DA ROSA JUNIOR, LEOMAR S. ; AGOSTINI, LUCIANO V. . A Media Processing Implementation Using Libvlc for the Ginga Middleware. In: 5th International Conference on Future Information Technology (FUTURETECH), 2010, Busan. FUTURETECH, 2010.
CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A New Algorithm for Fast and Efficient Boolean Factoring. In: 24th South Symposium on Microelectronics (SIM), 2009, Pelotas. SIM, 2009. p. 27-30.
REIS, A. I. ; RASMUSSEN, A. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. . Fast Boolean Factoring with Multi-Objective Goals. In: 18th International Workshop on Logic and Synthesis (IWLS), 2009, Berkeley. IWLS, 2009. p. 303-309.
CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Kernel-based Approach for Factoring Logic Functions. In: IX Student Forum on Microelectronics (SFORUM), 2009, Natal. SFORUM, 2009.
DA ROSA, LEOMAR S. ; SCHNEIDER, FELIPE R. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Switch level optimization of digital CMOS gate networks. In: 10th International Symposium on Quality of Electronic Design (ISQED), 2009, San Jose. ISQED, 2009.
BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. ; REIS, A. I. ; RIBAS, R. P. . Accurate Method for Subthreshold and Gate Leakage Current Estimation in CMOS Complex Gates. In: XXIII South Symposium on Microelectronics (SIM), 2008, Bento Gonçalves. SIM, 2008. p. 23-26.
BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold and Gate Leakage Estimation in Complex Gates. In: 17th International Workshop on Logic and Synthesis (IWLS), 2008, Lake Tahoe. IWLS, 2008. p. 87-93.
DA SILVA, D. C. ; PEREIRA, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Tree-based Transistor Gate Matching Solution for Efficient Layout Implementation. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.
CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Graph-based Solution for Dual Transistor Network Generation. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.
CHIAPPETTA FILHO, E. J. D. ; BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Simple Model to Estimate Intrinsic Power Consumption in CMOS Logic Gates. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.
MOURA, D. ; BUTZEN, P. F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Fast Algorithm to Leakage Power Reduction by Input Vector Control. In: VIII Student Forum on Microelectronics (SFORUM), 2008, Gramado. SFORUM, 2008.
CARDOSO, TIAGO MULLER GIL ; JR., LEOMAR SOARES DA ROSA ; MARQUES, FELIPE DE SOUZA ; RIBAS, RENATO PEREZ ; REIS, ANDRE INACIO . Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 9th International Symposium of Quality of Electronic Design (ISQED), 2008, San Jose. ISQED, 2008.
BUTZEN, PAULO F. ; ROSA JR., LEOMAR S. ; CHIAPPETTA FILHO, ERASMO J.D. ; MOURA, DIONATAN S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms. In: 18th ACM Great Lakes Symposium on VLSI (GLSVLSI), 2008, Orlando. GLSVLSI. New York: ACM Press, 2008.
DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . NCSP and LBBDD Logic Styles for CMOS Digital Circuits. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 17-20.
BUTZEN, P. F. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold Leakage Estimation in CMOS Complex Gates. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 47-50.
BAVARESCO, S. ; GOMES, M. V. ; SILVA, C. A. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: XXII South Symposium on Microelectronics (SIM), 2007, Porto Alegre. SIM, 2007. p. 159-162.
PEREIRA, F. ; SILVA, C. A. ; MOURA, D. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Configurable Ring Oscillator For Logic Cell Evaluation. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.
MOURA, D. ; ALEGRETTI, C. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Logical Synthesis For Efficient CMOS Transistor Network. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.
GOMES, M. V. ; PEREIRA, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Lee: A Leakage Estimation Environment. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.
LEDUR, M. ; MARRANGHELLO, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Set Of Digital Cells According To Logic Equivalences. In: VII Student Forum on Microelectronics (SFORUM), 2007, Rio de Janeiro. SFORUM, 2007.
BUTZEN, P. F. ; MANCUSO, R. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. In: 16th International Workshop on Logic and Synthesis (IWLS), 2007, San Diego. IWLS, 2007. p. 53-58.
GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: 8th IEEE Latin American Test Workshop (LATW), 2007, Cuzco. LATW, 2007.
DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . Analysis of Transistor Networks Generation. In: XIII Workshop Iberchip (IBERCHIP), 2007, Lima. IBERCHIP, 2007. p. 383-386.
GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; ALEGRETTI, C. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. In: 12th IEEE European Test Symposium (ETS), 2007, Freiburg. ETS, 2007. p. 101-104.
MARQUES, F. S. ; ROSA, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. S. ; REIS, A. I. . DAG based library-free technology mapping. In: 17th Great Lakes Symposium on VLSI (GLSVLSI), 2007, Stresa-Lago Maggiore. GLSVLSI. New York: ACM Press, 2007.
DA ROSA, LEOMAR SOARES ; REIS, ANDRE INACIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; SCHNEIDER, FELIPE RIBEIRO . A comparative study of CMOS gates with minimum transistor stacks. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press, 2007. p. 93.
MARQUES, F. S. ; DA ROSA JUNIOR, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 209-213.
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 215-218.
CARDOSO, T. M. G. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Exploring BDD Ordering in Delay-driven Technology Mapping. In: XXI South Symposium on Microelectronics (SIM), 2006, Porto Alegre. SIM, 2006. p. 231-234.
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; REIS, A. I. . BDDs and transistor networks with minimum pull-up/pull-down chains. In: 15th International Workshop on Logic and Synthesis (IWLS), 2006, Vail. IWLS, 2006. p. 142-149.
DA ROSA JUNIOR, LEOMAR S. ; MARQUES, FELIPE S. ; CARDOSO, TIAGO M. G. ; RIBAS, RENATO P. ; SAPATNEKAR, SACHIN S. ; REIS, ANDRÉ I. . Fast disjoint transistor networks from BDDs. In: 19th Symposium on Integrated Circuits and Systems Design (SBCCI), 2006, Ouro Preto. SBCCI. New York: ACM Press, 2006.
DA ROSA JUNIOR, L. S. ; BARBIERI, E. ; SOARES, A. B. ; BOSCHETTI, M. ; COSTA, E. ; BAMPI, S. . Designing Two Parallel Multiplier Architectures for DSP. In: III Student Forum on Microelectronics (SFORUM), 2003, São Paulo. SFORUM, 2003.
DA ROSA JUNIOR, L. S. ; BECK FILHO, A. C. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Dedicated Instructions to Suport Multiprocessing on a Embedded Java Archtecture. In: III Student Forum on Microelectronics (SFORUM), 2003, São Paulo. SFORUM, 2003.
DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Costs of Different Scheduling Mechanism in Embedded Systems. In: XVIII South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. SIM, 2003. p. 213-217.
BECK FILHO, A. C. ; DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. . CACO-PS: General Purpose Power Simulator. In: XVIII South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. SIM, 2003. p. 133-136.
DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Scheduling Policy Costs on a JAVA Microcontroller. In: Workshop on Java Technologies for Real-Time and Embedded Systems, 2003, Catânia - Sicília. Lecture Notes in Computer Science - On The Move to Meaningful Internet Systems 2003: OTM2003 Workshops. Berlin: Springer-Verlag, 2003. v. 2889. p. 520-533.
CAMPOS, C. J. ; STEINMETZ, S. ; MOREIRA, I. A. ; RIBEIRO, G. G. ; DA ROSA JUNIOR, L. S. . Temperaturas inferiores à 15 graus célsius observadas em fevereiro de 1987 na região de Pelotas-RS. In: XI Congresso Brasileiro de Meteorologia (CBMET), 2000, Rio de Janeiro. CBMET, 2000.
GRESSLER, C. C. ; ROSSETTO, A. C. J. ; DA ROSA JR, LEOMAR S. . ANÁLISE DOS EFEITOS DE ARMADILHAS DE CARGA EM UM AMPLIFICADOR DE TRANSCONDUTÂNCIA. In: XXVI Encontro de Pós-graduação UFPel, 2024, Pelotas. XXVI ENPOS, 2024.
HAMMES, A. K. ; DA ROSA JR, LEOMAR S. . FOMENTANDO O ESTUDO DE PROGRAMAÇÃO COMPETITIVA COMO MEIO DE COMBATE A EVASÃO NOS CURSOS DE COMPUTAÇÃO DA UFPEL. In: X CONGRESSO DE ENSINO DE GRADUAÇÃO UFPel, 2024, Pelotas. X CEG, 2024.
MEDEIROS, E. P. ; DA ROSA JR, LEOMAR S. . ALÉM DE ADA LOVELACE: AS MULHERES PIONEIRAS NAS CIÊNCIAS EXATAS COMO INSPIRAÇÃO PARA AS FUTURAS GERAÇÕES. In: X CONGRESSO DE ENSINO DE GRADUAÇÃO UFPel, 2024, Pelotas. X CEG, 2024.
SILVA, L. S. ; DA ROSA JR, LEOMAR S. . CIBERSEGURANÇA EM FOCO: EDUCAÇÃO COMO FERRAMENTA NO COMBATE AOS CRIMES CIBERNÉTICOS. In: X CONGRESSO DE ENSINO DE GRADUAÇÃO UFPel, 2024, Pelotas. X CEG, 2024.
MACKEDANZ, T. D. ; DA ROSA JR, LEOMAR S. . CAFÉ DAS GURIAS UM ESPAÇO PARA APOIAR E FORTALECER MULHERES NA COMPUTAÇÃO. In: X CONGRESSO DE ENSINO DE GRADUAÇÃO UFPel, 2024, Pelotas. X CEG, 2024.
GAMA, V. M. R. ; DA ROSA JR, LEOMAR S. . ELETRÔNICA PARA TODOS: INTRODUZINDO A COMPUTAÇÃO PARA CRIANÇAS E PROMOVENDO A EQUIDADE DE GÊNERO. In: X CONGRESSO DE ENSINO DE GRADUAÇÃO UFPel, 2024, Pelotas. X CEG, 2024.
MARTINEZ, S. V. A. ; DA ROSA JR, LEOMAR S. . CURSO DE INFORMÁTICA BÁSICA PARA MELHORAR A UTILIZAÇÃO DO CELULAR NO DIA A DIA - UMA PARCERIA COM A UNAPI. In: XI Congresso de Extensão e Cultura UFPel, 2024, Pelotas. XI CEC, 2024.
MACKEDANZ, T. D. ; DA ROSA JR, LEOMAR S. . POTENCIALIZANDO A ALFABETIZAÇÃO: O PAPEL DAS INTERFACES VISUAIS EM DISPOSITIVOS DE APOIO. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
FREITAS, M. R. F. ; DA ROSA JR, LEOMAR S. . EXPLORANDO UMA SOLUÇÃO TRADICIONAL PARA O CÁLCULO DOS ARCOS DE TRANSIÇÃO EM CIRCUITOS BOOLEANOS. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
DULLIUS, B. B. ; DA ROSA JR, LEOMAR S. . EXTRATOR DE DADOS DOS CURRÍCULOS LATTES PARA AVALIAÇÃO E DISTRIBUIÇÃO DE RECURSOS NA UFPEL. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
BRUM, A. A. ; DA ROSA JR, LEOMAR S. . MODELO PREDITIVO PARA O CÔMPUTO DOS ARCOS DE TRANSIÇÃO EM CIRCUITOS BOOLEANOS: UMA APLICAÇÃO DE REDES NEURAIS. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
MEDEIROS, E. P. ; DA ROSA JR, LEOMAR S. . O PAPEL DAS INTERFACES TANGÍVEIS NA ALFABETIZAÇÃO: UMA REVISÃO SISTEMÁTICA. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
MARTINEZ, S. V. A. ; DA ROSA JR, LEOMAR S. . USO DE INTERFACES TANGÍVEIS DE USUÁRIO PARA O ENSINO DE PESSOAS COM DEFICIÊNCIA VISUAL: UMA REVISÃO SISTEMÁTICA DA LITERATURA. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
AQUINI, LUI GILL ; DA ROSA JR, LEOMAR S. . UTILIZAÇÃO DE TÉCNICAS DE MINERAÇÃO DE DADOS EDUCACIONAIS PARA SUPORTE NO RECONHECIMENTO DE SINTOMAS DE DISLEXIA EM CRIANÇAS EM PROCESSO DE ALFABETIZAÇÃO. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
NYGAARD, G. R. ; DA ROSA JR, LEOMAR S. . ANÁLISE DO IMPACTO DE UM EVENTO TRANSIENTE ÚNICO EM UMA PORTA LÓGICA NAND2 PLANAR CMOS. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
KONRADT, A. C. N. ; DA ROSA JR, LEOMAR S. . UMA FERRAMENTA PARA O ENSINO DE MAPAS DE KARNAUGH PARA PESSOAS COM DEFICIÊNCIA VISUAL: CONCEPÇÃO E DESIGN DE UMA INTERFACE DE USUÁRIO TANGÍVEL. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
LOPES, J. P. B. ; DA ROSA JR, LEOMAR S. . UTILIZAÇÃO DE MICROCONTROLADORES NO AUXÍLIO DA ALFABETIZAÇÃO. In: XXXIII Congresso de Iniciação Científica UFPel, 2024, Pelotas. XXXIII CIC, 2024.
BESERRA, K. I. ; LORENZONI, M. J. ; BEZERRA, L. ; MACKEDANZ, T. ; JURGINA, L. Q. ; DA ROSA JUNIOR, L. S. . QUALIFICANDO AS PRÁTICAS ACADÊMICAS, INCLUSÃO DIGITAL E DIVERSIDADE NA UFPEL. In: IX Congresso de Ensino na Graduação - UFPel (CEG), 2023, Pelotas. CEG, 2023.
LORENZONI, M. J. ; BESERRA, K. I. ; BEZERRA, L. ; JURGINA, L. Q. ; DA ROSA JUNIOR, L. S. . GURIAS DA COMP: A PERMANÊNCIA DE MULHERES EM CURSOS DE GRADUAÇÃO EM CIÊNCIA E ENGENHARIA. In: IX Congresso de Ensino na Graduação - UFPel (CEG), 2023, Pelotas. CEG, 2023.
RODRIGUES, W. E. S. ; VIEIRA, E. V. ; MANDOWSKI, V. M. ; JURGINA, L. Q. ; DA ROSA JUNIOR, L. S. . COMPILE.EXE - PROGRAMAÇÃO PARA ENSINO MÉDIO. In: X Congresso de Extensão e Cultura - UFPel (CEC), 2023, Pelotas. CEC, 2023.
BESERRA, K. I. ; KESSLER, HENRIQUE ; DA ROSA JUNIOR, L. S. . A ODISSEIA DAS REDES DE TRANSISTORES: EXPLORANDO CAMINHOS LÓGICOS. In: XXXII Congresso de Inciação Científica - UFPel (CIC), 2023, Pelotas. CIC, 2023.
AQUINI, LUI GILL ; MACKEDANZ, T. ; LOPES, J. P. B. ; JURGINA, L. Q. ; PRIMO, T. T. ; DA ROSA JUNIOR, L. S. . DESENVOLVIMENTO DE UMA FERRAMENTA EDUCACIONAL PARA AÚXILIO DE ESTUDANTES COM DISLEXIA E A IMPLEMENTAÇÃO DE UM MÓDULO DE INTELIGÊNCIA ARTIFICIAL. In: XXXII Congresso de Inciação Científica - UFPel (CIC), 2023, Pelotas. CIC, 2023.
MANDOWSKI, V. M. ; KESSLER, HENRIQUE ; DA ROSA JUNIOR, L. S. . DIMENSIONAMENTO ASSIMÉTRICO DE TRANSISTORES CMOS: UMA ABORDAGEM DIRECIONADA ÀS PORTAS COMPLEXAS. In: XXXII Congresso de Inciação Científica - UFPel (CIC), 2023, Pelotas. CIC, 2023.
JURGINA, L. Q. ; DA ROSA JUNIOR, LEOMAR SOARES ; TORCHELSEN, RAFAEL P. . Bora Programar. In: VII Congresso de Ensino na Graduação - UFPel (CEG), 2021, Pelotas. CEG, 2021.
JURGINA, L. Q. ; ZOLINGER, D. G. ; SCHMEGEL, DARLEI MATHEUS ; DA ROSA JUNIOR, L. S. . CONSTRUÇÃO E APLICAÇÃO DE CURSO DE GOOGLE CLASSROOM PARA PROFESSORES DO ENSINO BÁSICO. In: VIII Congresso de Extensão e Cultura, 2021, Pelotas. CEC, 2021.
BERGMANN, V. K. ; TORCHELSEN, RAFAEL P. ; DA ROSA JUNIOR, L. S. . O Desenvolvimento de um simulador de colonoscopia. In: XXX Congresso de Iniciação Científica - UFPel (CIC), 2021, Pelotas. CIC, 2021.
PEREIRA, A. W. K. ; ZIMMER, R. S. ; TRAVERSI, A. A. ; SILVEIRA, G. R. ; DA ROSA JUNIOR, L. S. . O USO DE PLATAFORMA VIRTUAL COMO FORMA DE AUXÍLIO AOS DISCENTES DURANTE O ISOLAMENTO SOCIAL. In: VI Congresso de Ensino na Graduação - UFPel (CEG), 2020, Pelotas. CEG, 2020.
SCHMEGEL, D. M. ; ZOLINGER, D. G. ; OLIVEIRA, P. G. S. ; VIATROSKI, T. A. S. ; AGUIAR, M. S. ; DA ROSA JUNIOR, L. S. . SACOMP: ACADEMIA E MERCADO DE TRABALHO EM PLENA SINTONIA. In: VI Congresso de Ensino na Graduação - UFPel (CEG), 2020, Pelotas. CEG, 2020.
LEMOS, G. G. Z. ; ZIMMER, R. S. ; ALVES, B. C. ; MATOZO, H. ; MENEZES, G. ; DA ROSA JUNIOR, L. S. . INCLUSÃO DE INDÍGENAS E QUILOMBOLAS NO AMBIENTE DIGITAL DA UFPEL. In: VI Congresso de Ensino na Graduação - UFPel (CEG), 2020, Pelotas. CEG, 2020.
JURGINA, LAURA QUEVEDO ; ZOLINGER, D. ; VIATROSKI, T. ; AGUIAR, M. S. ; DA ROSA JUNIOR, L. S. . CAFÉ BINÁRIO: UM PROJETO PARA FORTALECER OS LAÇOS ACADÊMICOS DURANTE A PANDEMIA DE COVID-19. In: VI Congresso de Ensino na Graduação - UFPel (CEG), 2020, Pelotas. CEG, 2020.
JURGINA, LAURA QUEVEDO ; ZOLINGER, D. G. ; ROSA, L. M. ; DA ROSA JUNIOR, L. S. . UMA PROPOSTA DE TOTEM URBANO PARA A CIDADE DE PELOTAS. In: IV Congresso de Inovação Tecnológica - UFPel (CIT), 2020, Pelotas. CIT, 2020.
SOARES, G. ; CARDOSO, MAICON S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . BIBLIOTECA DE PORTAS LÓGICAS NML UTILIZANDO O ESQUEMA DE CLOCK BANCS. In: XXVIII Congresso de Iniciação Científica - UFPel (CIC), 2019, Pelotas. CIC, 2019.
POPPING, M. M. ; DE SOUZA, RENATO SOUZA ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . UM PADRÃO DE FORMATO DE ARQUIVO TEXTO PARA DESCREVER FUNÇÕES THRESHOLD. In: XXVIII Congresso de Iniciação Científica - UFPel (CIC), 2019, Pelotas. CIC, 2019.
JURGINA, L. Q. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UMA AVALIAÇÃO UX PARA APLICATIVO DE MOBILIDADE URBANA SOB A PERSPECTIVA DE IDOSOS. In: III Congresso de Iniciação Tecnológica - UFPel (CIT), 2019, Pelotas. CIT, 2019.
KESSLER, H. ; CARDOSO, MAICON S. ; SOUZA, R. S. ; LIMA, V. G. ; JR., LEOMAR SOARES DA ROSA . AJUSTE DO DIMENSIONAMENTO DE PORTAS LÓGICAS REALIZADO PELO LOGICAL EFFORT. In: XXVII Congresso de Iniciação Científica - UFPel (CIC), 2018, Pelotas. CIC, 2018.
POPPING, M. M. ; SOUZA, R. S. ; MARQUES, F. S. ; JR., LEOMAR SOARES DA ROSA . EQUIVALÊNCIA LÓGICA DE FUNÇÕES BOOLEANAS ATRAVÉS DE REPRESENTAÇÃO POR NÚMEROS INTEIROS. In: XXVII Congresso de Iniciação Científica - UFPel (CIC), 2018, Pelotas. CIC, 2018.
PICCOLI, A. ; RAMOS, I. N. ; SOARES, R. I. ; DA ROSA JUNIOR, LEOMAR S. . UNO RAID: UM VIDEO GAME EM VHDL. In: XXVII Congresso de Iniciação Científica - UFPel (CIC), 2018, Pelotas. CIC, 2018.
SMANIOTTO, GUSTAVO H. ; CARDOSO, M. S. ; SOUZA, R. S. ; MOREIRA, M. T. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . PÓS-PROCESSAMENTO EM REDES DE TRANSISTORES CMOS OTIMIZADAS VISANDO APRIMORAR O LEIAUTE FINAL. In: XXVI Congresso de Iniciação Científica - UFPel (CIC), 2017, Pelotas. CIC, 2017.
LIMA, V. G. ; NUEVO, R. ; FINKENAUER, PLINIO ; DA ROSA JUNIOR, LEOMAR S. ; MARQUES, F. S. ; SOARES, R. I. . BSTTL: Aperfeiçoamento da Lógica Segura em Trilha Tripla - STTL. In: XIX Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2017, Pelotas. ENPOS, 2017.
JUNGES, R. Z. ; PICCOLI, A. ; RAMOS, K. P. ; MORAES, V. S. ; DA ROSA JUNIOR, L. S. . Aplicativo Grade: Uma estimativa de tempo restante na graduação. In: II Congresso de Ensino de Graduação - UFPel (CEG), 2016, Pelotas. CEG, 2016. p. 1-3.
RAMOS, I. N. ; RAMSON, C. M. ; MODEL, E. F. ; OLIVEIRA, G. W. ; DA ROSA JUNIOR, L. S. . APLICATIVO PARA MONITORAMENTO DO TRANSPORTE DE APOIO DA UFPEL. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-3.
ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . CARACTERÍSTICAS TOPOLÓGICAS DE REDES DE TRANSISTORES GERADAS POR UMA ABORDAGEM BASEADA EM GRAFOS. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-5.
SMANIOTTO, GUSTAVO ; MOREIRA, MATHEUS T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. CIC, 2016. p. 1-4.
DA SILVA MACHADO, JOAO JUNIOR ; DOMINGUES JR., J. S. ; MARQUES, FELIPE DE S. ; DA ROSA JUNIOR, L. S. . ALGORITMO DE VERIFICAÇÃO ESTRUTURAL APLICADO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO NA FERRAMENTA FLEXMAP. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.
CARDOSO, MAICON SCHNEIDER ; SMANIOTTO, GUSTAVO ; ZANANDREA, R. ; MOREIRA, MATHEUS T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . SÍNTESE DE PORTAS LÓGICAS COMPLEXAS GERADAS POR UM PARADIGMA DE MINIMIZAÇÃO DE REDES DE TRANSISTORES BASEADA EM GRAFOS. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . UMA METODOLOGIA PARA GERAÇÃO DE REDES DE TRANSISTORES FINFET DOUBLE GATE. In: XVIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016, Pelotas. ENPOS, 2016. p. 1-4.
JUNGES, R. Z. ; FREITAG, M. R. ; DA ROSA JUNIOR, L. S. . PROJETO LÓGICA DE PROGRAMAÇÃO. In: 1º Congresso de Ensino de Graduação - UFPel (CEG), 2015, Pelotas. CEG, 2015. p. 1-4.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO E ROTEAMENTO DE ARRANJOS DE TRANSISTORES CMOS NÃO-SÉRIE-PARALELO. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . GERAÇÃO AUTOMÁTICA DE REDES DE TRANSISTORES DEDICADO A DISPOSITIVOS FinFET UTILIZANDO COMPOSIÇÃO FUNCIONAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . ST-ROUTER: UM ALGORITMO RÁPIDO E EFICIÊNTE PARA O ROTEAMENTO DE PROPÓSITO GERAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. ENPOS, 2015. p. 1-4.
SILVA, A. F. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow - Uma Ferramenta para o Ensino de Circuitos Digitais. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DESENVOLVIMENTO DE UM ALGORITMO PARA ASSINATURA DE CÉLULAS NA FERRAMENTA FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
GARCIA, P. B. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NOVOS MÓDULOS DE INTERFACE PARA O FRAMEWORK FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . APLICANDO PROCESSAMENTO PARALELO EM UM ALGORITMO DE ROTEAMENTO. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER JR., A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . OTIMIZAÇÃO DA TÉCNICA DE FOLDING DOS TRANSISTORES NA FERRAMENTA DE CAD ASTRAN. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
BARBOSA, T. I. S. ; DA ROSA JUNIOR, L. S. ; MATTOS, J. C. B. . ESTUDO DE DIFERENTES TECNOLOGIAS DE MEMÓRIAS PARA USO EM SISTEMAS EMBARCADOS. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. CIC, 2015. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . NOVA EXTENSÃO PARA A FERRAMENTA FLEXMAP CAPAZ DE EXPLORAR TÉCNICAS DE PRÉ-PROCESSAMENTO E PÓS-PROCESSAMENTO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO DE TRANSISTORES EM REDES NÃO-SÉRIE-PARALELO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.
GARCIA, P. B. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM MÓDULO PARA ESTIMAÇÃO DE CONSUMO DE POTÊNCIA DURANTE O MAPEAMENTO TECNOLÓGICO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.
ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . LOGICFLOW: UM APLICATIVO PARA ENSINO DE CIRCUITOS DIGITAIS. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. CIC, 2014.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . AVALIAÇÕES DE ETAPAS DE PRÉ-PROCESSAMENTO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO COM FOCO EM PORTAS MAJORITÁRIAS. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.
SOUZA, R. S. ; SOARES, R. I. ; BUTZEN, PAULO F. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTAÇÃO DE PORTAS LÓGICAS NO ESTILO LÓGICO MUX-BASED VISANDO A CONSTRUÇÃO DE SISTEMAS DIGITAIS SEGUROS IMUNES A ATAQUES DPA. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.
POSSANI, VINICIUS N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTANDO REDES DE TRANSISTORES ATRAVÉS DOS NOVOS DISPOSITIVOS INDEPENDENT GATE FINFET. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM NOVO ALGORITMO DE ROTEAMENTO DE PROPÓSITO GERAL. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. ENPOS, 2014.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Novo Módulo Eqn para a Ferramenta Flexmap. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
SILVEIRA, R. ; SANTANA, R. T. ; ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologia Arduíno. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
KLEIN, A. P. ; CRUZ, T. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Estudo Sobre a Tecnologia Emergente QCA. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
LIMA, V. G. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento de um Algoritmo para o Dimensionamento de Transistores de Portas Lógicas CMOS. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Manipulação Eficiente de Funções Booleanas em Arquiteturas de 64bits Através do Uso de Boolean Representation Code. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Algoritmo Eficiente de Roteamento Global para Ferramentas CAD. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Uma Nova Framework para Mapeamento Tecnológico. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013.
POSSANI, VINICIUS N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Algoritmo Estrutural para Geração de Redes de Transistores Eficientes. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013.
DETONI, D. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Ferramenta de Visualização Gráfica para Estrutura Netlist. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.
POSSANI, V. N. ; SOUZA, R. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas para a Tecnologia CMOS. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.
SOUZA, R. S. ; POSSANI, V. N. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - Um Método Eficiente para Representar Funções Booleanas. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.
GONÇALVES, S. ; COLVARA, M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Avaliando Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XXI Congresso de Iniciação Científica - UFPel (CIC), 2012, Pelotas. CIC, 2012.
COLVARA, M. ; GONÇALVES, S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Análise de Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. ENPOS, 2012.
OLIVEIRA, L. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; MATTOS, J. C. B. . Descrição do fluxo de projeto e do processo de otimização de um circuito digital na tecnologia CMOS. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. ENPOS, 2012.
DOMINGUES JR., J. S. ; SOUZA, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.
POSSANI, V. N. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Otimizações em Redes de Transistores usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.
SOUZA, R. S. ; DOMINGUES JR., J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Algoritmo para Validação de Redes de Transistores Geradas Automaticamente pela Ferramenta Soptimizer. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.
GONÇALVES, S. ; TROJAHN, T. H. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Uma Implementação do Componente Media Processing com Suporte a Aceleração em Hardware para o Middleware Ginga. In: XX Congresso de Iniciação Científica - UFPel (CIC), 2011, Pelotas. CIC, 2011.
COLVARA, M. ; VISINTIN, L. ; REISER, R. ; DA ROSA JUNIOR, L. S. ; MATTOS, J. C. B. ; AGOSTINI, L. V. . Projeto de Hardware com Máximo Paralelismo para a Transformada Hadamard 4x4 do Padrão H.264/AVC de Compressão de Vídeo. In: XIII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2011, Pelotas. ENPOS, 2011.
TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . A Comparative Analysis of Media Processing Component Implementations for the Brazilian Digital TV Middleware. In: I Brazilian Technology Symposium (BTS), 2010, Campinas. BTS, 2010. v. 1. p. 7.
TROJAHN, T. H. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; GONÇALVES, J. L. ; DA ROSA JUNIOR, L. S. . Uma Implementação do Componente Media Processing usando a Biblioteca Libvlc para o Middleware Ginga. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.
POSSANI, V. N. ; TIMM, E. F. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Implementação e Otimização de Portas Lógicas Combinacionais no Nível de Transistores Utilizando uma Abordagem Baseada em Grafos. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.
TIMM, E. F. ; SCHOENKNECHT, M. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Módulo de Interpolação de Crominância com Precisão de. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.
DOMINGUES JR., J. S. ; POSSANI, V. N. ; SILVEIRA, D. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Exploração do Espaço de Projeto do Critério de Similaridade SATD. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.
SOUZA, R. S. ; PORTO, R. ; DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. . Arquitetura Otimizada de DCT 2-D 16X16 para Heurística do. In: XIX Congresso de Iniciação Científica - UFPel (CIC), 2010, Pelotas. CIC, 2010.
SANTOS, A. J. G. ; CORREA, D. S. ; SILVA, J. V. S. ; AMARAL, L. S. ; BASTOS, L. L. ; LORINI, M. ; FREITAG, M. R. ; FAGUNDES, M. G. ; FARIA, M. N. ; MARGREFF, P. ; DUTRA, R. S. ; SILVEIRA, R. ; JUNGES, R. Z. ; BARBOSA, T. I. S. ; MORAES, V. S. ; DA ROSA JUNIOR, L. S. . Ações do Grupo PET-Computação UFPel. In: Mostra de Ensino da UFPel, 2014, Pelotas. Mostra de Ensino - Pró-Reitoria de Graduação UFPel, 2014.
BECKMANN, M. ; DA SILVA, W. G. P. ; TROJAHN, T. ; GONÇALVES, J. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Aplicação do FlexCm no Desenvolvimento de Componentes para o Middleware Ginga. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.
PALOMINO, D. ; DORNELLES, R. ; SAMPAIO, F. ; DA ROSA JUNIOR, L. S. . Soptmizer: Ferramenta para Otimização de Redes de Transistores Baseada em Grafos. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.
KIST, D. M. ; PEREIRA, R. L. ; SANTANA, S. ; DA ROSA JUNIOR, L. S. . Geração de Lógica CMOS através de Árvores de Operadores. In: XVIII Congresso de Iniciação Científica - UFPel (CIC), 2009, Pelotas. CIC, 2009.
DA ROSA JUNIOR, L. S. ; CAMPOS, C. J. . Temperaturas prejudiciais à cultura do arroz observadas em fevereiro de 1991. In: IX Congresso de Iniciação Científica e II Encontro de Pós-graduação, UFPel/FURG/UCPel (CIC), 2000, Pelotas. CIC, 2000. v. 1. p. 39.
JR., LEOMAR SOARES DA ROSA . Libra: an Automatic Design Methodology for CMOS Complex Gates. 2018. (Apresentação de Trabalho/Simpósio).
JR., LEOMAR SOARES DA ROSA . Probabilistic Method for Reliability Estimation of SP- Networks considering Single Event Transient Faults. 2018. (Apresentação de Trabalho/Congresso).
JR., LEOMAR SOARES DA ROSA . A Novel Sizing Method Aiming Security Against Differential Power Analysis. 2018. (Apresentação de Trabalho/Congresso).
JR., LEOMAR SOARES DA ROSA . The Suitability of the SPR-MP Method to Evaluate the Reliability of Logic Circuits. 2018. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . A New General Purpose Line Probe Routing Algorithm. 2014. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . Efficient Transistor-Level Design of CMOS Gates. 2013. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. 2011. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware. 2010. (Apresentação de Trabalho/Congresso).
CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Kernel-based Approach for Factoring Logic Functions. 2009. (Apresentação de Trabalho/Congresso).
BUTZEN, P. F. ; MANCUSO, R. ; SCHNEIDER, F. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. 2007. (Apresentação de Trabalho/Congresso).
GOMES, M. V. ; SILVA, C. A. ; BAVARESCO, S. ; SARTORI, G. H. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Test Circuit for Functional Verification of Automatically Generated Cell Library. 2007. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. ; GOMES, M. V. ; RIBAS, R. P. ; REIS, A. I. . Karma 3.0 (Karnaugh Map - Quine-McCluskey Syntesis Tool). 2007. (Apresentação de Trabalho/Outra).
DA ROSA JUNIOR, L. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . Analysis of Transistor Networks Generation. 2007. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . A Comparative Study of CMOS Gates with Minimum Transistor Stacks. 2007. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . NCSP and LBBDD Logic Styles for CMOS Digital Circuits. 2007. (Apresentação de Trabalho/Simpósio).
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; RIBAS, R. P. ; REIS, A. I. . BDDs ans transistor networks with minimum pull-up/pull-down chains. 2006. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; SAPATNEKAR, S. ; RIBAS, R. P. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. 2006. (Apresentação de Trabalho/Simpósio).
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; CARDOSO, T. M. G. ; SAPATNEKAR, S. ; RIBAS, R. P. ; REIS, A. I. . Fast Disjoint Transistor Networks from BDDs. 2006. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . LAGARTO (LAyout GenerAtoR TOols). 2005. (Apresentação de Trabalho/Outra).
DA ROSA JUNIOR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Costs of Different Scheduling Mechanism in Embedded Systems. 2003. (Apresentação de Trabalho/Simpósio).
DA ROSA JUNIOR, L. S. ; BECK FILHO, A. C. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Dedicated Instructions to Suport Multiprocessing on a Embedded Java Archtecture. 2003. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. ; CAMPOS, C. J. . Temperaturas prejudiciais à cultura do arroz observadas em fevereiro de 1991. 2000. (Apresentação de Trabalho/Congresso).
DA ROSA JUNIOR, L. S. . Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles 2008 (Tese).
DA ROSA JUNIOR, L. S. . Implementação de Multitarefa sobre Arquitetura Java Embarcada Femtojava 2004 (Dissertação).
DA ROSA JUNIOR, L. S. . Avaliação de um Processador Embarcado Multiprocessos 2003 (Monografia).
DA ROSA JUNIOR, L. S. . Linux Embarcado 2002 (Monografia).
DA ROSA JUNIOR, L. S. . Geradores de Memória RAM 2002 (Monografia).

Outras produções

DOMINGUES JR., J. S. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . FlexMap. 2013.

DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . MultiMapper. 2012.

DETONI, D. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DSCraft. 2012.

POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Soptimizer. 2011.

CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. . SwitchCraft. 2010.

SILVA, G. G. G. ; SOARES, R. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Dial-a-Ride (Protótipo). 2016.

SILVA, A. F. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow: A Mobile Environment for Digital Circuit Design (Protótipo). 2015.

SANTANA, R. T. ; SILVEIRA, R. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps (Protótipo). 2013.

TROJAHN, T. H. ; GONÇALVES, J. L. ; MATTOS, J. C. B. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Componente Media Processing do OpenGinga - GingaJ do SBTVD (Protótipo). 2011.

DA ROSA JUNIOR, LEOMAR SOARES . Aplicação de técnicas, 'bruxaria' e outros truques na geração de portas lógicas complexas (Palestra). 2021. (Palestra).

ZOLINGER, D. G. ; OLIVEIRA, G. W. ; GELSDORF, M. S. ; ROSA, L. S. ; NUNES, A. B. ; BARROS, D. R. . Anais do Evento: XXII SULPET. 2019. (Editoração/Anais).

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Tecnologias de Redes de Computadores. 2012. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. ; ZEFERINO, C. A. ; BOEMO, E. ; GLESNER, M. . Proceedings of the VIII Southern Programmable Logic Conference (Electronic Proceedings). 2012. (Editoração/Anais).

DA ROSA JUNIOR, L. S. ; AGOSTINI, L. V. ; ZEFERINO, C. A. ; BOEMO, E. ; GLESNER, M. . Proceedings of SPL Designer Forum 2012 (Electronic Proceedings). 2012. (Editoração/Anais).

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Segurança de Redes de Computadores. 2011. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

DA ROSA JUNIOR, L. S. . A Evolução da Computação (Palestra). 2011. (Palestra).

DA ROSA JUNIOR, L. S. . Preparação de Material Didático para a Disciplina de Gerenciamento de Redes de Computadores. 2010. (Desenvolvimento de material didático ou instrucional - Curso de Tecnologia em Sistema para Internet a Distância, UAB).

REIS, R. A. L. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Proceedings of the XVI Iberchip Workshop (CD-Rom). 2010. (Editoração/Anais).

DA ROSA JUNIOR, L. S. . Microeletrônica, Mega Oportunidades (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Técnicas para Escrita Científica (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Um Pouco de Computação (Palestra). 2010. (Palestra).

DA ROSA JUNIOR, L. S. . Projeto Elétrico CMOS (Palestra). 2009. (Palestra).

DA ROSA JUNIOR, L. S. . Técnicas para Escrita Científica (Palestra). 2008. (Palestra).

DA ROSA JUNIOR, L. S. . Programa de Treinamento em Microeletrônica Nangate-UFRGS Research Lab. 2006. .

DA ROSA JUNIOR, L. S. . Sistemas Computacionais DELL - Módulo Enterprise - 1° Edição. 2002. (Curso de curta duração ministrado/Extensão).

DA ROSA JUNIOR, L. S. . Sistemas Computacionais DELL - Módulo Enterprise - 2° Edição. 2002. (Curso de curta duração ministrado/Extensão).

DA ROSA JUNIOR, L. S. . Construção e Desenvolvimento de Documentos WEB. 1998. (Curso de curta duração ministrado/Extensão).

Projetos de pesquisa

2024 - Atual

Exploração de Técnicas de Proteção e Compressão de Sinais usando Circuitos VLSI Dedicados e Eficientes Energeticamente (Cobalto UFPel), Descrição: O objetivo principal deste projeto é buscar soluções eficientes energeticamente por meio do projeto de circuitos integrados VLSI dedicados para computar os três tarefas importantes para o suporte da assistência médica inteligente: (i) inserção e extração de marca dágua, (ii) encriptação e (iii) compressão de imagens de alta resolução. Como tais tarefas são computacionalmente intensivas e estão fortemente baseadas em operações matemáticas envolvendo transformadas de diferentes tipos, este trabalho investiga também a exploração do espaço de projeto para uso da computação aproximada a fim de encontrar soluções com melhor custo-benefício entre desempenho, área, consumo energético e erros. Com a execução do projeto espera-se também contribuir com a formação de mão-de-obra qualificada para o projeto de circuitos integrados a fim de suprir a região e o país com profissionais qualificados.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (3) / Doutorado: (3) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Rafael Iankowski Soares - Coordenador / ARTHUR CARDOZO GODINHO - Integrante.
2023 - Atual

Desenvolvimento de soluções educacionais utilizando hardware e software (Cobalto UFPel / CNPq Universal), Descrição: O presente projeto tem por finalidade desenvolver soluções educacionais alicerçadas na utilização de hardware, visando atender as demandas contemporâneas da educação básica e do ensino superior. Com a expansão acelerada da tecnologia e o seu papel cada vez mais presente no campo educacional, faz-se necessário o emprego de ferramentas tecnológicas para aprimorar o ensino-aprendizagem.O projeto consiste no desenvolvimento de dispositivos físicos, os quais aliam hardware e software, com o intuito de fomentar a interatividade e o engajamento dos estudantes. Tais ferramentas servem de suporte pedagógico para os professores, além de promoverem a autonomia e o protagonismo dos alunos na sua jornada de aprendizado.No âmbito da educação básica, as soluções objetivam incorporar métodos de ensino mais lúdicos e experimentais. Os dispositivos desenvolvidos possibilitam a manipulação e a exploração, permitindo que o aluno aprenda de maneira mais ativa e significativa. No ensino superior, o foco é criar ferramentas que auxiliem o aprendizado e a realização de experimentos práticos. A necessidade de inovação no campo educacional é premente, e o uso de hardware educacional apresenta-se como uma alternativa viável e eficaz para endereçar esta questão. Este projeto, assim, reafirma a importância da incorporação de tecnologias no ambiente educativo, visando não só aprimorar o processo de aprendizado, mas também preparar os estudantes para um mundo cada vez mais digital e conectado.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Marilton Sanchotene de Aguiar - Integrante / LAURA QUEVEDO JURGINA - Integrante / PRIMO, TIAGO THOMPSEN - Integrante / JOÃO PEDRO BARBOSA LOPES - Integrante / EDUARDA PEREIRA MEDEIROS - Integrante / TIAGO DUARTE MACKEDANZ - Integrante / LUI GILL AQUINI - Integrante.
2020 - 2024

Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataque por Canais Laterais (Cobalto UFPel), Descrição: As últimas décadas presenciaram uma necessidade crescente por sistemas computacionais que garantam o sigilo de informações, seja durante o processamento ou armazenamento. Hoje são comuns atividades como compras, transações bancárias, consulta a informações pessoais e reserva de passagens usando a Internet. O uso de redes abertas exige a transmissão protegida de dados confidenciais. O projeto de sistemas integrados em um único chip (em inglês, SoCs) que atendam a restrições de segurança, tais como smart cards, requer protocolos especiais de comunicação e o emprego de criptografia, a ciência que se baseia na aritmética para ocultar informações. Embora a maioria dos algoritmos atuais seja robusta a ataques baseados na matemática da criptografia empregada, uma nova classe de técnicas de criptoanálise pode ser usada contra suas implementações. Estes são os chamados Ataques por Canais Escondidos ou Laterais (do inglês, Side Channel Attacks, ou SCA), que permitem correlacionar informações sigilosas tal como uma chave criptográfica com propriedades físicas tais como tempo de processamento, consumo de potência e radiação eletromagnética de dispositivos eletrônicos. Este projeto visa investigar a segurança de arquiteturas criptográficas em relação à fuga de informações por canais laterais. Com este propósito são destacadas 4 frentes de ação neste projeto: (i) investigação de algoritmos de Inteligência Artificial (IA) para identificação e extração do consumo alvo em traços de consumo de potência; (ii) investigação de arquiteturas de hardware imune a DPA; (iii) Investigação de plataformas de prototipação de sistemas computacionais de baixo custo para medição de consumo de potência e emissão de radiação eletromagnética e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Como resultados esperados da execução deste projeto, são arquiteturas imunes a DPA, uma plataforma de prototipação de baixo custo e também a avaliação da robustez das arquiteturas analisadas, pretende-se ampliar os laços de cooperação entre a UFPEL e os pesquisadores da PUCRS e IFSUL.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Rafael Iankowski Soares - Coordenador.
2019 - 2022

Métodos, Técnicas e Algoritmos Dedicados ao Projeto de Circuitos Integrados Digitais (Cobalto UFPel / FAPERGS), Descrição: Este projeto de pesquisa tem por foco a otimização de projetos de circuitos integrados digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de métodos, técnicas e algoritmos dedicados ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores tanto no nível topológico (síntese lógica) quanto no nível de leiaute.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (4) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / BUTZEN, PAULO F. - Integrante / SMANIOTTO, GUSTAVO - Integrante / Henrique Kessler - Integrante / MANSKE, GUILHERME B. - Integrante / Laura Q. Jurgina - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2016 - 2019

Geração e otimização de circuitos digitais através de técnicas, algoritmos e metodologias automatizadas eficientes (Cobalto UFPel), Descrição: No contexto dos problemas e desafios na área de microeletrônica, esta proposta de trabalho aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free. Neste projeto pretende-se: (i) investigar e desenvolver métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes; (ii) investigar e propor estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas; (iii) e estudar e desenvolver métodos e algoritmos rápidos e eficientes de estimativas para os diversos custos de mapeamento, eliminando a necessidade de realizar custosos processos de caracterização (simulação elétrica) de células lógicas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Stèphano Gonçalves - Integrante / MATTOS, JULIO C. B. - Integrante / Rafael Iankowski Soares - Integrante / Maicon Schneider Cardoso - Integrante / Alberto Portantiolo Klein - Integrante / SMANIOTTO, GUSTAVO H. - Integrante / DE SOUZA, RENATO S. - Integrante / Vinicius Valduga de Almeida Camargo - Integrante.
2015 - 2020

Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataques por Canais Laterais (Cobalto UFPel), Descrição: O objetivo principal deste projeto é investigar métodos de projeto para arquiteturas criptográficas e avaliar a robustez em relação a análise diferencia de potência segundo métodos encontrados no estado da arte. Espera-se que os resultados demonstrem um surgimento de arquiteturas que garantam segurança e sigilo de dados durante seu processamento. Também é objetivo deste projeto ampliar as relações de colaboração e cooperação com pesquisadores da PUCRS e do IFSUL.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Felipe de Souza Marques - Integrante / Rafael Iankowski Soares - Coordenador.
2014 - 2017

Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico (Cobalto UFPel), Projeto certificado pelo(a) coordenador(a) Felipe de Souza Marques em 25/04/2019., Descrição: O principal objetivo do projeto é construir um fluxo genérico para mapeamento tecnológico, capaz de flexibilizar a aplicação de diferentes estratégias de mapeamento. Deste modo, este fluxo deve permitir o uso de diferentes estruturas de dados para representar um circuito lógico e viabilizar o uso de diferentes estratégias de cobertura. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos para estimativas de custos de funções booleanas e redes de transistores.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (2) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Felipe de Souza Marques - Coordenador / Regis Zanandrea - Integrante / Vitor Gonçalves de Lima - Integrante / DA SILVA MACHADO, JOAO JUNIOR - Integrante / SMANIOTTO, GUSTAVO H. - Integrante.
2014 - 2016

Otimização do projeto de ASICs através de técnicas e algoritmos eficientes para mapeamento tecnológico e para geração automatizada de células lógicas (CNPq), Descrição: Este projeto tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (4) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Julio Carlos Balzano de Mattos - Integrante / POSSANI, VINICIUS N. - Integrante / Rafael Iankowski Soares - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2014 - 2015

Otimização do projeto de circuitos integrados através do uso de técnicas e algoritmos eficientes para geração automatizada de células lógicas e mapeamento tecnológico (FAPERGS), Descrição: Este projeto aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free através da investigação e do desenvolvimento de métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes, da investigação de estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas, e do desenvolvimento de métodos e algoritmos eficientes de estimativas para os diversos custos de mapeamento.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (5) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / POSSANI, VINICIUS N. - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2012 - 2014

Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais (FAPERGS), Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013., Descrição: Esse projeto de pesquisa tem por objetivo principal desenvolver a base de um mapeador genérico de circuitos digitais. Entende-se por ?genérico? um ambiente que possa facilmente migrar para diferentes bases de dados do tipo grafos usualmente aplicadas nesta classe de ferramenta de CAD, sendo elas, árvore binária, diagrama de decisão binária (BDD), grafo acíclico direto (DAG), grafo AND-INV (AIG), ou outro. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos de estimativas de custo para funções Booleanas, redes de chaves e portas lógicas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) / Doutorado: (2) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2011 - 2012

Implementação de Soluções Eficientes para Módulos do Middleware Ginga do Sistema Brasileiro de TV Digital e Desenvolvimento de Aplicativos Embarcados para Estudos de Caso (FAPERGS), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 15/11/2012., Descrição: Esse projeto pretende focar no desenvolvimento de soluções eficientes em termos de consumo de memória, consumo de energia e tempo de execução para módulos do middleware Ginga do Sistema Brasileiro de TV Digital (SBTVD). O módulo que será inicialmente focado é o do processador de mídias (áudio e vídeo). Este módulo é um dos mais críticos do middleware, em função da enorme massa de dados que deve manipular, principalmente quando se está considerando áudio e vídeo de alta resolução. Serão realizados experimentos sobre o processador do terminal de acesso e também com programação paralela em GPU usando o Cuda. O Ginga é uma implementação de código aberto da especificação do middleware Ginga e tem sido desenvolvido de forma colaborativa por diversas equipes no Brasil e no exterior. Por possuir código aberto, o Ginga poderá ser utilizada por desenvolvedores de aplicativos para o SBTVD, como também por fabricantes de terminais de acesso para este sistema. Deste modo, este projeto tem grande relevância econômica e social. Uma outra ação desenvolvida neste projeto diz respeito à geração de aplicativos para o SBTVD e que, portanto, devem ser executados sobre o Ginga. No contexto deste projeto, os aplicativos desenvolvidos serão úteis no processo de validação dos módulos do Ginga e também como estudo de caso para avaliar a eficiência destes módulos do ponto de vista dos critérios já citados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador / Eliane da Silva Alcoforado Diniz - Integrante / Marco Beckmann - Integrante / Tiago H. Trojahn - Integrante / Juliano L. Gonçalves - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2009 - 2012

Synaptic Project - FP7 European Community (FP7), Projeto certificado pelo(a) coordenador(a) Andre Inacio Reis em 18/01/2013., Descrição: Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (3) / Doutorado: (3) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Coordenador / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / Paulo F. Butzen - Integrante / Vinicius Callegaro - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante., Financiador(es): Comission of the European Communities - Auxílio financeiro.
2009 - 2010

Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas (FAPERGS), Descrição: Os principais objetivos deste projeto são: Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Julio S. Domingues Jr - Integrante / Renato Souza de Souza - Integrante / POSSANI, VINICIUS NEVES - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2008 - 2014

Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas (Cobalto UFPel), Descrição: Os principais objetivos deste projeto são: Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (2) . , Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Julio S. Domingues Jr - Integrante / POSSANI, VINICIUS NEVES - Integrante / DA SILVA MACHADO, JOAO JUNIOR - Integrante / SMANIOTTO, GUSTAVO H. - Integrante / DE SOUZA, RENATO S. - Integrante.
2008 - 2010

Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados (NANGATE), Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013., Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa Nangate-UFRGS Research Lab nas instalações do Instituto de Informática da UFRGS. O projeto apresenta as seguintes linhas de investigação: Análise Estatística de Variação de Processos de Microeletrônica CMOS; Geração de Redes Lógicas; Mapeamento Tecnológico; Modelos de Consumo de Potência; Teste de Bibliotecas de Células.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) / Doutorado: (3) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador / Paulo F. Butzen - Integrante / Caio Alegretti - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante., Financiador(es): Nangate do Brasil - Auxílio financeiro.

Projetos de desenvolvimento

2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2011

GingaCDN - Ginga Code Development Network, Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2013

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (Cobalto UFPel), Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 22/04/2019., Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador.
2009 - 2011

GingaCDN - Ginga Code Development Network (PESQUISA E DESENVOLVIMENTO) (RNP), Descrição: No cenário atual existem vários padrões e tecnologias para plataformas de terminais de acesso a sistemas de Televisão Digital (TVD). Contudo, o desenvolvimento da principal camada de software do terminal de acesso, o middleware, ainda é objeto de várias pesquisas. Isso acontece principalmente devido a complexidade do seu desenvolvimento e a tendência cada vez maior de harmonização entre os diferentes padrões de middleware existentes. Além dos motivos supracitados, existe ainda a necessidade de adequar esse software aos requisitos gerados pela convergência tecnológica da TVD com outras redes (Internet e telefonia móvel). No Brasil ainda há ainda muito a ser feito por conta do pouco tempo decorrido do início da implantação do sistema de TVD. O principal objetivo deste projeto é a criação de uma rede de desenvolvedores de código para o middleware Ginga, denominada Ginga Code Development Network (GingaCDN). Esta iniciativa visa difundir as tecnologias relacionadas ao desenvolvimento de código de componentes do middleware Ginga e de ferramentas para seu uso, A GingaCDN será formada através da construção e implantação de um serviço para desenvolvimento distribuído e colaborativo de software, do estabelecimento de parcerias para desenvolvimento de componentes e da oferta de um ambiente de transmissão e recepção de televisão digital de baixo custo para testar os componentes desenvolvidos. Para facilitar o uso dos códigos desenvolvidos pelos membros da GingaCDN por empresas neles interessadas, será definida uma política de gestão de direitos de propriedade intelectual. A idéia é que seja definida uma ou mais licença de uso para cada um dos componentes desenvolvidos pela GingaCDN e que as ferramentas de apoio apóiem a definição de licenças para as releases geradas através da seleção e combinação de componentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Guido Lemos de Souza Filho - Coordenador / Lisane Brisolara de Brisolara - Integrante / Juliano L. Gonçalves - Integrante / AGOSTINI, L. - Integrante., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.

Prêmios

2024

Melhor artigo: Interação Tangível - Avaliação da Usabilidade de uma Ferramenta Educacional Tangível sob a Perspectiva de Crianças e Jovens com Síndrome de Down, Simpósio Brasileiro de Informática na Educação.

2024

Terceiro Lugar na categoria protótipo com: Alfaba - Uma ferramenta multissensorial com interface tangível para suporte à alfabetização, Concurso de Softwares Educacionais Apps.edu CBIE.

2024

Trabalho Destaque da Sessão, Eixo: Diversidade no Ensino Superior. Artigo: Além de Ada Lovelace - As Mulheres Pioneiras nas Ciências Exatas como inspiração para as Futuras Gerações, X Congresso de Ensino de Graduação - UFPel.

2024

Trabalho Destaque da Sessão, Engenharias III. Artigo: Utilização de Microcontroladores no Auxílio da Alfabetização, XXXIII Congresso de Iniciação Científica - UFPel.

2024

Trabalho Destaque da Sessão, Ciência da Computação. Artigo: Explorando uma Solução Tradicional para o Cálculo dos Arcos de Transição em Circuitos Booleanos, XXXIII Congresso de Iniciação Científica - UFPel.

2023

Best Student Paper. Artigo: Alfaba: A Tangible Solution to Support Brazilian Dyslexic Students in their Literacy Process, IEEE Global Engineering Education Conference, IEEE.

2023

Trabalho Destaque da Sessão, Ciências Exatas e da Terra. Artigo: Qualificando as Práticas Acadêmicas, Inclusão Digital e Diversidade na UFPel, IX Congresso de Ensino de Graduação - UFPel.

2023

Trabalho Destaque da Sessão, Ciências Exatas e da Terra. Artigo: Gurias da Comp: A Permanência de Mulheres em Cursos de Gaduação em Computação, IX Congresso de Ensino de Graduação - UFPel.

2023

Trabalho Destaque da Sessão, Ciências Exatas e da Terra. Artigo: A Odisseia das Redes de Transistores: Explorando Caminhos Lógicos, XXXII Congresso de Inciação Científica - UFPel.

2021

Trabalho Destaque, Eixo 2: Tecnologias Educacionais na Educação Superior. Artigo: BORA PROGRAMAR, VII Congresso de Ensino de Graduação - UFPel.

2020

Prêmio de Melhor Tese. Título: Susceptibility Analysis of Logic Gates to Improve the Accuracy of Circuit Reliability Estimation, 21st IEEE Latin-American Test Symposium.

2020

Honorable Mention. Artigo: A Straightforward Methodology for QCA Circuits Design, 33rd Symposium on Integrated Circuits and Systems Design, Sociedade Brasileira de Microeletrônica.

2020

Trabalho Destaque da Sessão, Ciências Exatas e da Terra. Artigo: CAFÉ BINÁRIO: UM PROJETO PARA FORTALECER OS LAÇOS ACADÊMICOS DURANTE A PANDEMIA DE COVID19, VI Congresso de Ensino de Graduação - UFPel.

2016

Trabalho Premiado em 1º Lugar, Ciências Exatas e da Terra. Artigo: APLICATIVO GRADE: UMA ESTIMATIVA DE TEMPO RESTANTE NA GRADUAÇÃO, II Congresso de Ensino de Graduação da UFPel.

2016

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN, XXV Congresso de Iniciação Científica da UFPel.

2015

Trabalho Premiado em 3º Lugar, Engenharias. Artigo: Otimização da Técnica de Folding dos Transistores na Ferramenta de CAD Astran, 24º Congresso de Iniciação Científica da UFPel.

2014

Trabalho Premiado em 1º Lugar, Ciências Exatas e da Terra. Artigo: Um Novo Algoritmo de Roteamento de Propósito Geral, 16º Encontro de Pós-Graduação da UFPel.

2014

Trabalho Premiado em 3º Lugar, Ciências Exatas e da Terra. Artigo: Posicionamento de Transistores em Redes Não-Série-Paralelo, 23º Congresso de Iniciação Científica da UFPel.

2013

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: Algoritmo Estrutural para Geração de Redes de Transistores Eficientes, 15º Encontro de Pós-Graduação da UFPel.

2013

Trabalho Premiado em 1º Lugar, Categoria Graduação. Título: Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps, 1º Concurso de Ideias Inovadoras. Coordenação de Inovação Tecnológica da UFPel.

2013

Trabalho Premiado em 3º Lugar, Categoria Pós-Graduação. Título: Flexmap, 1º Concurso de Ideias Inovadoras. Coordenação de Inovação Tecnológica da UFPel.

2013

Trabalho Destaque da Sessão, Ciências Exatas e da Terra. Artigo: Manipulação Eficiente de Funções Booleanas em Arquiteturas de 64bits através do uso de Boolean Representation Code, 22º Congresso de Iniciação Científica da UFPel.

2012

Trabalho Premiado em 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico, 21º Congresso de Iniciação Científica da UFPel.

2012

Trabalho Premiado em 1º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas..., 21º Congresso de Iniciação Científica da UFPel.

2011

Trabalho Premiado em 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos, 20º Congresso de Iniciação Científica da UFPel.

2011

Trabalho Premiado em 1º Lugar Apresentação Pôster, Ciências Exatas e da Terra. Artigo: Otimizações em Redes de Transistores usando uma Estratégia de Compartilhamento de Arestas ..., 20º Congresso de Iniciação Científica da UFPel.

2010

Best Paper Award. Artigo: Evaluating Two Implementations of the Component Responsible for Decoding Video and Audio in the Brazilian Digital TV Middleware, International Workshop on Advanced Multimedia Services - Future Technology Research Association.

2010

Best Paper Award. Artigo: Transistor Networks Design Using a Graph-Based Approach, X Student Forum on Microelectronics - Sociedade Brasileira de Microeletrônica.

2010

Trabalho Premiado em 3º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Implementação e Otimização de Portas Lógicas Combinacionais no Nível de Transistores, 19º Congresso de Iniciação Científica da UFPel.

2009

Mention of Honor. Artigo: A New Algorithm for Fast and Efficient Boolean Factoring, 24th South Symposium on Microelectronics - Sociedade Brasileira de Computação.

2008

Mention of Honor. Artigo: Graph-based Solution for Dual Transistor Networks Generation, VIII Student Forum on Microelectronics - Sociedade Brasileira de Microeletrônica.

Histórico profissional

Endereço profissional

Universidade Federal de Pelotas, Centro de Desenvolvimento Tecnológico. , Campus Porto - UFPel, Rua Gomes Carneiro 1, Porto, 96010610 - Pelotas, RS - Brasil, Telefone: (53) 39211327

Experiência profissional

2016 - Atual

Universidade Federal de Pelotas

Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva.

2008 - 2016

Universidade Federal de Pelotas

Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

01/2020
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico.,Cargo ou função, Membro da Comissão de Seleção do Programa de Pós-Graduação em Computação.
01/2020
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico.,Cargo ou função, Membro da Comissão de Bolsas do Programa de Pós-Graduação em Computação.
01/2018
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico, Programa de Pós-graduação em Computação.,Cargo ou função, Membro do Colegiado.
01/2017
Conselhos, Comissões e Consultoria, Comissão Permanente de Pessoal Docente.,Cargo ou função, Membro da Comissão de Avaliação dos Processos de Progressão Funcional à Classe de Professor Associado na Área de Ciências Exatas e Tecnologia.
01/2013
Outras atividades técnico-científicas , Centro de Desenvolvimento Tecnológico, Centro de Desenvolvimento Tecnológico.,Atividade realizada, Tutor do Grupo PET Computação.
01/2011
Ensino, Programa de Pós-Graduação em Computação, Nível: Pós-Graduação,Disciplinas ministradas, Concepção e Teste de Circuitos Integrados; Ferramentas de CAD para Circuitos Integrados; Tóp. Especiais em Computação III: Escrita de Artigos Científicos
01/2011
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação.,Cargo ou função, Membro do Colegiado de Curso.
01/2010
Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Algoritmos e Programação; Circuitos Digitais I; Circuitos Digitais II; Concepção de Circuitos Integrados;, Ferramentas de CAD para Circuitos Integrados; Introdução à Engenharia de Computação; Tóp. Especiais em Computação: Escrita de Artigos Científicos
01/2008
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Concepção de Circuitos Integrados; Ferramentas de CAD para Circuitos Integrados; Introdução à Ciência da Computação;, Laboratório de Computação; Projetos em Computação IV: Ferramentas de CAD; Técnicas Digitais; Tóp. Especiais em Computação: Escrita de Artigos Científicos
01/2021
Conselhos, Comissões e Consultoria, Conselho Universitário.,Cargo ou função, Representante Suplente da Classe de Professor Associado no Conselho Universitário (CONSUN).
01/2014 - 03/2021
Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Graduação.,Cargo ou função, Membro do Comitê Local de Acompanhamento e Avaliação dos Grupos PET (CLAAPET).
01/2019
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico.,Cargo ou função, Membro da Comissão de Seleção e Bolsas do Programa de Pós-Graduação em Computação.
01/2017
Direção e administração, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação.,Cargo ou função, Coordenador Adjunto do Curso de Engenharia de Computação.
01/2011
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação.,Cargo ou função, Membro do Núcleo Docente Estruturante.
01/2015
Direção e administração, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Coordenador do Curso de Engenharia de Computação.
01/2013
Conselhos, Comissões e Consultoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Membro do Comitê Institucional de Bolsas de Iniciação Científica e Tecnológica.
01/2009
Ensino, Engenharia Madeireira, Nível: Graduação,Disciplinas ministradas, Introdução à Computação

2017 - 2022

Instituto Nacional de Estudos e Pesquisas Educacionais Anísio Teixeira

Vínculo: Comitê Assessor, Enquadramento Funcional: Membro Comissão Assessora Avaliação ENADE, Carga horária: 1

Outras informações:
Membro da Comissão Assessora de Área de Engenharia de Computação, ENADE 2017 e ENADE 2019.

2013 - 2016

Sociedade Brasileira de Microeletrônica, SBMicro

Vínculo: Colaborador, Enquadramento Funcional: Diretor de Comunicação e Eventos, Carga horária: 1

2010 - 2012

Instituto Federal Sul-Rio-Grandense

Vínculo: Bolsista UAB, Enquadramento Funcional: Conteudista e Formador da UAB, Carga horária: 2

Atividades

01/2010
Ensino, Tecnologia em Sistemas de Internet, Nível: Graduação,Disciplinas ministradas, Segurança de Redes de Computadores, Gerenciamento de Redes de Computadores, Tecnologias de Redes de Computadores

2005 - 2006

University of Minnesota

Vínculo: Bolsista, Enquadramento Funcional: Pesquisador Visitante, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Pesquisador visitante durante período de doutorado sanduíche realizado no Department of Electrical and Computer Engineering sob orientação do Prof. Sachin Sapatnekar

2000 - 2002

Terra Networks

Vínculo: Técnico em Informática, Enquadramento Funcional: Assistente de Suporte Pleno, Carga horária: 30

Atividades

01/2000
Serviços técnicos especializados , Terra Networks.,Serviço realizado, Administrador de Redes.

1996 - 2000

Conesul Internet

Vínculo: Técnico em Informática, Enquadramento Funcional: Auxiliar de Serviços Gerais, Carga horária: 36

Atividades

01/1996
Serviços técnicos especializados , Conesul Internet.,Serviço realizado, Técnico em Suporte.

1995 - 1996

Esteves Salvador Ltda

Vínculo: Técnico em Telecomunicações, Enquadramento Funcional: Estagiário, Carga horária: 30

Atividades

01/1995
Estágios , Esteves Salvador Ltda.,Estágio realizado, Estágio Obrigatório para obtensão do Título de Técnico Industrial em Telecomunicações pela Escola Técnica Federal de Pelotas.