Marcelo de Oliveira Johann

Idiomas

Áreas de atuação

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• MONTEIRO, J. L. ; JOHANN, M. O. ; BEHJAT, LALEH . An Optimized Cost Flow Algorithm to Spread Cells in Detailed Placement. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS , v. 24, p. 1-16, 2019.

• FLACH, Guilherme ; REIMANN, TIAGO ; POSSER, GRACIELI ; Johann, Marcelo ; Reis, Ricardo . Effective Method for Simultaneous Gate Sizing and $V$ th Assignment Using Lagrangian Relaxation. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 33, p. 546-557, 2014.

• LIVRAMENTO, VINICIUS S. ; GUTH, CHRYSTIAN ; GÜNTZEL, JOSÉ LUÍS ; Johann, Marcelo O. . A Hybrid Technique for Discrete Gate Sizing Based on Lagrangian Relaxation. ACM Transactions on Design Automation of Electronic Systems , v. 19, p. 1-25, 2014.

• HENTSCHKE, Renato ; JOHANN, M. O. ; REIS, R. A. L. . Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias. Revista de Informática Teórica e Aplicada: RITA , v. 19, p. 28-45, 2012.

• SAWICKI, Sandro ; Gustavo Wilke ; Johann, Marcelo ; REIS, Ricardo Augusto da Luz . 3D-Via Driven Partitioning for 3D VLSI Integrated Circuits. CLEI Electronic Journal , v. 13, p. 1-1, 2010.

• HENTSCHKE, Renato Fernandes ; NARASIMHAN, Jagannathan ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print) , v. 17, p. 1073-1086, 2009.

• SANTOS, Glauco Borges Valim dos ; KINDEL, Cândice Corradi ; JOHANN, M. O. . Roteamento ETSPR para canais QCL baseado em SRRP. Hífen (Uruguaiana) , Uruguaiana, v. 26, n.49/50, p. 125-129, 2002.

• CARRO, L. ; JOHANN, M. O. ; KINDEL, M. ; GONÇALVES, P. ; LIMA, A. ; MOGLIORIN, G. ; NARDI, G. ; MORAES, F. G. ; REIS, R. A. L. ; JACOBI, R. ; SUSIM, A. A. . Ambiente agata de projeto versao beta 2.0. Egatea (UFRGS) , v. 25, p. 21-30, 1997.

• Jürgen Becker (Org.) ; Johann, Marcelo (Org.) ; REIS, Ricardo Augusto da Luz (Org.) . VLSI-SoC: Technologies for Systems Integration. Heidelberg: Springer, 2011. v. 1. 197p .

• Zawacki, Lucas Fialho ; de Oliveira Johann, Marcelo . Analogue Audio Recording Using Remote Servers. In: Damián Keller; Victor Lazzarini; Marcelo S. Pimenta. (Org.). Computational Music Science. 1ed.: Springer International Publishing, 2014, v. , p. 83-107.

• JOHANN, MARCELO O. . Algoritmos para síntese física. In: Sandro Sawicki, Ricardo Reis. (Org.). Tópicos em micro e nano eletrônica. 1ed.Ijuí: Unijui, 2014, v. 1, p. 95-130.

• HENTSCHKE, Renato Fernandes ; SAWICKI, Sandro ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . An Algorithm for I/ O Pins Partitioning and Placement Targeting 3D VLSI Circuits. In: Reis, Ricardo; Osseiran, Adam; Pfleiderer, Hans-Joerg. (Org.). Research Trends in VLSI and Systems on Chip. Dordrecht: Springer, 2007, v. 240, p. 255-275.

• GÜNTZEL, José Luiz ; JOHANN, M. O. ; REIS, Ricaro Augusto da Luz . Physical Design Automation. In: Ricardo Augusto da Luz Reis; Marcelo Lubaszewski. (Org.). Design of Systems on a Chip. 1ed.Dordrecht: Kluwer, 2006, v. , p. 83-108.

• HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Blue Macaw: A Didactic Placement Tool Using Simulated Annealing. In: Achim Rettberg; Christophe Bobda. (Org.). New Trends and Technologies in Computed-Aided Learning for Computer-Aided Design. Boston: Springer, 2005, v. , p. 37-47.

• JOHANN, M. O. . Algoritmos para Síntese Física. In: Ricardo Augusto da Luz Reis. (Org.). Concepção de Circuitos Integrados. 1ed.Porto Alegre: Instituto de Informática da UFRGS: Sagra Luzzatto, 2000, v. , p. 139-162.

• JOHANN, M. O. . Projeto de Circuitos Digitais com o Ambiente ÁGATA. In: Ricardo Augusto da Luz Reis; Gilberto Fernandes Marchioro; José Luis Almada Güntzel. (Org.). Livro Texto da II Escola de Microeletrônica da SBC-Sul. Porto Alegre: Instituto de Informática da UFRGS: SBC, 2000, v. , p. 97-110.

• JOHANN, M. O. . Algoritmos de Particionamento, Posicionamento e Roteamento. In: Ricardo Augusto da Luz Reis. (Org.). Sistema Digitales: Síntese Física de Circuitos Integrados. Bogotá: CYTED: Ediciones Uniandes, 2000, v. , p. 177-207.

• JOHANN, M. O. . Algoritmos para Síntese Física. In: SBC; UFPEL. (Org.). Anais da 1a. Escola Regional de Microeletrônica. : , 1999, v. , p. -.

• Lins, F. ; JOHANN, M. ; Benetos, E. ; Schramm, R. . AUTOMATIC TRANSCRIPTION SYSTEM FOR DIATONIC HARMONICA RECORDINGS. In: IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2019, Brighton. Proceeedings, 2019.

• Schramm, Rodrigo ; Visi, Federico ; Brasil, André ; JOHANN, M. O. . A polyphonic pitch tracking embedded system for rapid instrument augmentation. In: NIME - The International Conference on New Interfaces for Musical Expression, 2018, Blacksburg. Proceeings, 2018.

• FLACH, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; Johann, Marcelo ; Reis, Ricardo . Rsyn. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD '17, 2017. p. 33.

• FLACH, G. ; FOGACA, M. ; MONTEIRO, JUCEMAR ; JOHANN, M. O. ; REIS, R. . Rsyn ? A Physical Synthesis Framework for Research and Education. In: 7th Workshop on Circuits and Systems Design (WCAS 2017), 2017, Fortaleza. Proceedings. Fortaleza: UFC, 2017.

• FLACH, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; Johann, Marcelo ; Reis, Ricardo . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD '16, 2016. p. 73.

• MONTEIRO, J. ; DARAV, N. K. ; FLACH, G. ; FOGACA, M. ; REIS, Ricardo Augusto da Luz ; KENNINGS, A. ; Johann, Marcelo ; BEHJAT, L. . Routing-aware Incremental Timing-driven Placement. In: IEEE Computer Society Annual Symposium on VLSI, 2016, Pittsburgh. Proceedings, 2016.

• FOGACA, M. ; FLACH, G. ; MONTEIRO, JUCEMAR ; JOHANN, M. O. ; REIS, R. . Quadratic timing objectives for incremental timing-driven placement optimization. In: IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. Proceedings of the 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). Piscataway: IEEE, 2016. p. 620.

• MONTEIRO, J. ; JOHANN, M. ; GÜNTZEL, José Luiz ; FLACH, G. . An Analytical Timing-Driven Algorithm for Detailed Placement. In: Latin American Symposium on Circuits and Systems, 2015, Montevideo. Proceedings, 2015.

• FLACH, Guilherme ; MONTEIRO, JUCEMAR ; FOGACA, MATEUS ; PUGET, JULIA ; BUTZEN, PAULO ; Johann, Marcelo ; Reis, Ricardo . An Incremental Timing-Driven flow using quadratic formulation for detailed placement. In: 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSISoC), 2015, Daejeon. 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), 2015. p. 1-6.

• PUGET, JULIA CASARIN ; FLACH, Guilherme ; Johann, Marcelo ; Reis, Ricardo . Jezz. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. New York: ACM Press, 2015. p. 1.

• FLACH, G. ; CASARIN, J. ; MONTEIRO, J. ; FOGACA, M. ; JOHANN, MARCELO O. ; BUTZEN, P. ; REIS, Ricardo Augusto da Luz . Jezz : an incremental legalizer. In: Iberchip Workshop, 21, 2015, Montevideo. Proceedngs. Piscataway: IEEE Press, 2015.

• ZAWACKI, Lucas. ; Johann, Marcelo . A Prospective Analysis of Analog Audio Recording with Web Servers. In: 3º. Workshop em Música Ubíqua, 2014, Sao Paulo. Cadernos de Informatica. Porto Alegre: UFRGS, 2012. v. 8.

• KELLER, D. ; TIMONEY, J. ; COSTALONGA, L. L. ; CAPASSO, A. ; TINAJERO, P. ; LAZZARINI, V. ; PIMENTA, M. S. ; LIMA, M. H. ; Johann, Marcelo . Ecologically grounded multimodal design: The Palafito 1.0 study. In: International Computer Music Conference, 2014, Athens. Proceedins, 2014. p. 1677-1684.

• FLACH, Guilherme ; REIMANN, TIAGO ; POSSER, GRACIELI ; JOHANN, M. O. ; REIS, R. A. L. . Dimensionamento de Portas e Assinalamento de Vth Simultâneos usando Relaxação Lagrangiana. In: XX Workshop Iberchip, 2014, Santiago. Anales, 2014.

• LLANOS, R. V. C. ; BONTORIN, G. ; REIS, R. A. L. ; JOHANN, MARCELO O. . Design automation for digital microfluidic Biochips. In: International Iberchip Workshop, 20, 2014, Santiago. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. Piscataway: IEEE Press, 2014.

• LIVRAMENTO, VINICIUS S. ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Fast and Efficient Lagrangian Relaxation-Based Discrete Gate Sizing. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2013. New Jersey: IEEE Conference Publications. v. 1. p. 1855.

• REIMANN, TIAGO ; POSSER, GRACIELI ; FLACH, Guilherme ; Johann, Marcelo ; Reis, Ricardo . Simultaneous gate sizing and Vt assignment using Fanin/Fanout ratio and Simulated Annealing. In: 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2013, Beijing. 2013 IEEE International Symposium on Circuits and Systems (ISCAS2013), 2013. p. 2549-2552.

• FLACH, Guilherme ; REIMANN, TIAGO ; POSSER, GRACIELI ; Johann, Marcelo ; Reis, Ricardo . Simultaneous gate sizing and V th assignment using Lagrangian Relaxation and delay sensitivities. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. p. 84-89.

• REIMANN, TIAGO ; POSSER, GRACIELI ; FLACH, Guilherme ; JOHANN, M. O. ; REIS, R. A. L. . Dimensionamento de Portas e Assinalamento de Vt usando Fanin/Fanout e Simulated Annealing. In: XIX Workshop Iberchip, 2013, Cuzco. Anais, 2013.

• DOS S. LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Evaluating the impact of slew on delay and power of neighboring gates in discrete gate sizing. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

• DOS S. LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; GUNTZEL, JOSE LUIS ; JOHANN, MARCELO O. . Lagrangian relaxation-based Discrete Gate Sizing for leakage power minimization. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. p. 468.

• ZAWACKI, Lucas. ; Johann, Marcelo . A SYSTEM FOR RECORDING ANALOG SYNTHESIZERS WITH THE WEB. In: International Computer Music Conference, 2012, Ljubljana. Proceedings. Ann Arbor, MI: MPublishing, University of Michigan Library, 2012.

• FLACH, Guilherme ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Quadratic placement with single-iteration linear system solver. In: symposium on Integrated circuits and systems design, 2011, João Pessoa. Proceedings. New York: ACM, 2011. p. 109-112.

• SAWICKI, Sandro ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Migração de Circuitos VLSI 2D para 3D Dirigida a Redução de Interconexões Verticais (TSV). In: Workshop Iberchip, 2010, Foz do Iguaçu. Proceedings, 2010. v. 16.

• FLACH, Guilherme ; Gustavo Wilke ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . A Study on Clock Mesh Size Selection. In: IEEE Latin American Symposium on Circuits and Systems, 2010, Foz do Iguaçu. Proceedings, 2010. v. 1.

• FLACH, Guilherme ; Gustavo Wilke ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . An Overhead-Free Mesh-Buffer Displacement Optimization Strategy. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. Proeedings, 2010. p. 282-287.

• PINTO, Felipe A. ; CAVALHEIRO, Lucas D. ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Logical Core Algorithm: Improving Global Placement. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. Proceedings, 2010. p. 69-73.

• SANTOS, Glauco Borges Valim dos ; REIMANN, Tiago J. ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . The Fidelity Property of the Elmore Delay Model in actual comparison of routing algorithms. In: IEEE International Conference on Computer Design, 2010, Amsterdam. Proceedings, 2010. v. 28. p. 195-202.

• DOS SANTOS, GLAUCO B. V. ; REIMANN, Tiago J. ; DE O. JOHANN, MARCELO ; DA L. REIS, RICARDO A. . On the accuracy of Elmore-based Delay Models. In: 2009 16th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2009), 2009, Yasmine Hammamet. 2009 16th IEEE International Conference on Electronics, Circuits and Systems - (ICECS 2009), 2009. p. 447-450.

• FLACH, Guilherme ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Executando Posicionamento Analítico em GPUs. In: Workshop Iberchip, 2008, Pebla. Proceedings, 2008.

• SAWICKI, Sandro ; HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Uma Proposta para o Assinalamento de Pads de I/O e Redução de Vias em Circuitos 3D Baseada em Informações da Estrutura do Circuito. In: Workshop Iberchip, 2008, Puebla. Proceedings, 2008.

• HENTSCHKE, RENATO F. ; NARASIMHAM, JAGANATHAN ; JOHANN, MARCELO O. ; REIS, RICARDO L. . Maze routing steiner trees with effective critical sink optimization. In: the 2007 international symposium, 2007, Austin. Proceedings of the 2007 international symposium on Physical design - ISPD '07. New York: ACM Press. p. 135-142.

• FLACH, Guilherme ; Johann, Marcelo ; Hentschke, Renato ; Reis, Ricardo . Cell placement on graphics processing units. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press, 2007. p. 87-92.

• DOS SANTOS, G.B.V. ; DE OLIVEIRA JOHANN, M. ; DA LUZ REIS, R.A. . Channel based routing in channel-less circuits. In: 2006 IEEE International Symposium on Circuits and Systems, 2006, Island of Kos. 2006 IEEE International Symposium on Circuits and Systems. p. 337.

• SAWICKI, Sandro ; HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . An Algorithm for I/O Pins Partitioning Targeting 3D VLSI Integrated Circuits. In: IEEE International Midwest Symposium on Circuits and Systems, 2006, San Juan. Proceedings, 2006.

• Hentschke, Renato ; SAWICKI, Sandro ; Johann, Marcelo ; Reis, Ricardo . An Algorithm for I/O Partitioning Targeting 3D Circuits and Its Impact on 3D-Vias. In: 2006 IFIP International Conference on Very Large Scale Integration, 2006, Nice. 2006 IFIP International Conference on Very Large Scale Integration. p. 128-133.

• SAWICKI, Sandro ; HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Particionamento de Pinos de I/O e seu Impacto no Tamanho das Interconexões e Número de Vias em Circuitos VLSI 3D. In: CONFERENCIA LATINOAMERICANA DE INFORMATICA, 2006, Santiago. Proceedings, 2006.

• JOHANN, M. O. ; HENTSCHKE, Renato Fernandes ; REIS, Ricardo Augusto da Luz . BLUE MACAW: A DIDACTIC PLACEMENT TOOL USING SIMULATED ANNEALING. In: EduTech Workshop, 2005, Perth. Proceedings, 2005.

• PANATO, A. ; SILVA, S. ; WAGNER, F. ; JOHANN, M. ; REIS, R. ; BAMPI, S. . Design of very deep pipelined multipliers for FPGAs. In: . Design, Automation and Test in Europe Conference and Exhibition, 2004, Paris. Proceedings Design, Automation and Test in Europe Conference and Exhibition. v. 3. p. 52-57.

• JOHANN, M. O. ; HENTSCHKE, Renato Fernandes ; REIS, Ricardo Augusto da Luz . A Study on the Performance of Fast Initial Placement Algorothms. In: IFIP VLSI-SOC, 2003, Darmstadt. Proceedings, 2003.

• DE OLIVEIRA JOHANN, M. ; DOS SANTOS, G.B.V. ; DA LUZ REIS, R.A. . A LEGAL algorithm following global routing. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. Proceedings. 15th Symposium on Integrated Circuits and Systems Design. p. 271-276.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . LEGAL: An Algorithm for Simultaneous Net Routing. In: Symposium on Integrated Circuits and Systems Design, 2001, Pirinópolis. Proceedings. Los Alamitos: IEEE Computer Society, 2001.

• JOHANN, M. O. ; CALDWELL, A. ; REIS, Ricardo Augusto da Luz ; KAHNG, A. . A New Bidirectional Heuristic Shortest Path Search Algorithm. In: International ICSC COngress on Artificial Intelligence and Applications, 2000, Wollongong. Proceedings, 2000.

• JOHANN, M. O. ; CALDWELL, A. ; REIS, Ricardo Augusto da Luz ; KAHNG, A. . Admissibility Proofs for the LCS* Algorithm. In: Brazilian Artificial Intelligence Symposium, 2000, Atibaia. Lecture Notes in Artificial Intelligence. Berlin: Springer-Verlag, 2000. v. 1952. p. 236-244.

• JOHANN, M. ; REIS, R. . Net by net routing with a new path search algorithm. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Proceedings 13th Symposium on Integrated Circuits and Systems Design (Cat. No.PR00843). p. 144-149.

• JOHANN, M. O. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Automatic MasterSlice Generation with GAROTA. In: Workshop Iberchip, 2000, São Paulo. Proceedings. Campinas: CTI, 2000. p. 355-360.

• LIMA, Fernanda Gusmão de ; JOHANN, M. O. ; GÜNTZEL, José Luiz ; DÁVILA, E. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Designing a Mask Programmable Matrix for Sequential Circuits. In: VLSI Conference, 1999, Lisboa. Proceedings, 1999.

• LIMA, Fernanda Gusmão de ; JOHANN, M. O. ; GÜNTZEL, José Luiz ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . A Tool for Analysis of Universal Logic Gate Functionality. In: XII Symposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings. Los Alamitos: IEEE, 1999.

• LIMA, Fernanda Gusmão de ; GÜNTZEL, José Luiz ; JOHANN, M. O. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Designing Masked Programmable ULGs for MPGAs. In: Workshop Iberchip, 1999, Lima. Memórias, 1999.

• LIMA, Fernanda Gusmão de ; CARRO, Luigi ; GÜNTZEL, José Luiz ; JOHANN, M. O. ; REIS, Ricaro Augusto da Luz . Improving Logic Density of QCL Masterslices by Using Universal Logic Gates. In: XI Brazilian Symposium on Integrated Circuit Design, 1998, Búzios. Proceedings. Los Alamitos: IEEE, 1998.

• LIMA, Fernanda Gusmão de ; GÜNTZEL, José Luiz ; CARRO, Luigi ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . On the Applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures. In: Workshop Iberchip, 1998, ´Mar del Plata. Memórias, 1998.

• JOHANN, M. O. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Functional Design of GAROTA: Gate Array Router of AGATA System. In: X Brazilian Symposium on Integrated Circuit Design, 1997, Gramado. Proceedings. Porto Alegre: CPGCC da UFRGS, 1997. v. 10. p. 21-30.

• CARRO, Luigi ; JOHANN, M. O. ; KINDEL, Marcus ; GONÇALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, C. ; MORAES, Fernando Gehm ; REIS, Ricardo Augusto da Luz ; JACOBI, R. ; SUSIN, A. A. . Ambiente ÁGATA de Projeto Versão Beta 2.0. In: Workshop Iberchip, 1997, México D.F.. Memorias, 1997. p. 494-503.

• CARRO, Luigi ; MORAES, Fernando Gehm ; JOHANN, M. O. ; KINDEL, Marcus ; BENONI, P. ; MIGLIORIN, G. ; REIS, Ricardo Augusto da Luz ; SUSIN, Altamiro Amadeu . An Environment to Design Digital Circuits Based on the Brazilian Gate-Array. In: Worshop Iberchip, 1996, São Paulo. Proceedings, 1996. p. 198.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . A Full Over-the-Cell Routing Model. In: International Conference on Very Large Scale Integration, 1995, Chiba. Proceedings, 1995.

• JOHANN, M. O. ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . Layout Synthesis using Transparent Cells and FOTC Routing. In: 38th Midwest Symposium on Circuits and Systems, 1995, Rio de Janeiro. Proceedings. Los Alamitos: IEEE, 1995. v. 2.

• JOHANN, M. O. ; MORAES, Fernando Gehm ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . A Comparison between Random Logic Layout Design Methodologies. In: Congresso da Sociedade Brasileira de Microeletrônica, 1995, Canela. Anais, 1995.

• GÜNTZEL, José Luiz ; REIS, Ricardo Augusto da Luz ; FLORES, A. P. ; JOHANN, M. O. . A Novel Approach for ASIC Layout Generation. In: 38th Midwest Symposium on Circuits and Systems, 1995, Rio de Janeiro. Proceedings. Los Alamitos: IEEE, 1995. v. 2. p. 791-794.

• JOHANN, M. O. ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . Current Research in the TRANCA Project. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. Anais. Porto Alegre: SBC/SBMICRO/UFRGS, 1994.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Techniques and Results of the MARTE Routing System. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. Anais. Porto Alegre: SBC/SBMICRO/UFRGS, 1994.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . MARTE: MAze RouTer Environment. In: Congresso da Sociedade Brasileira de Microeletrônica, 1993, Campinas. Anais, 1993. p. XII37-XII39.

• SAWICKI, Sandro ; Gustavo Wilke ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . An Iterative Partitioning Refinement Algorithm Based on Simulated Annealing for 3D VLSI Circuits. In: SIM 2009 - 24th Symposium on Microelectronics, 2009, Pelotas. Proceedings. Pelotas: UFPel, 2009. p. 15-18.

• REIMANN, Tiago J. ; SANTOS, Glauco Borges Valim dos ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Performance-Driven Routing and Interconnect Delay Models. In: SIm 2008 - XXIII South Symposium on Microelectronics, 2008, Bento Gonçalves. Proceedings. Porto Alegre: UFRGS, 2008. p. 49-52.

• FLACH, Guilherme ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Manhattan Placement by Linear Programming. In: SIm 2008 - XXIII South Symposium on Microelectronics, 2008, Bento Gonçalves. Proceedings. Porto Alegre: UFRGS, 2008. p. 61-64.

• JOHANN, M. O. ; KINDEL, Marcus ; BORTOLAZZO, Cintya . Curso Prático de Introdução à Programação em Linguagem C++ plicada ao Desenvolvimento de Jogos em 3D. In: Games and Digital Entertainment Workshop, 2002, Fortaleza. Proceedings. Porto Alegre: SBC/PUC-Rio, 2002.

• HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricaro Augusto da Luz . GURIA - A Global Router for LEGAL Detailed Routing. In: Student Forum on Microelectronics, 2001, Pirenópolis. Proceedings. Porto Alegre: Renato Perez Ribas e Ivan Saraiva Silva - SBC/SBMICRO, 2001.

• SAWICKI, Sandro ; HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . A Proposal for I/O Pins Partitioning and Placement in 3D ICs. In: South Symposium on Microelectronics, 2006, Porto Alegre. Proceedings. Porto Alegre: SBC, 2006. p. 241-244.

• SANTOS, Glauco Borges Valim dos ; JOHANN, M. O. ; REIS, Ricaro Augusto da Luz . High-Density Channel Routing Towards Full OTC Interconnect Design. In: South Symposium on Microelectronics, 2005, Santa Cruz, RS. Proceedings. Santa Cruz: UNISC, 2005. p. 71-74.

• CRESSERI, Rogério Marques ; KINDEL, Marcus ; JOHANN, M. O. . A MIDI Controller for an Optical Musical Instrument. In: South Symposium on Microelectronics, 2004, São Miguel das Missões. Proceedings. Ijuí: UNIJUI, 2004. p. 21-24.

• SANTOS, Glauco Borges Valim dos ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Steiner Arborescence Study. In: South Symposium on Microelectronics, 2003, Novo Hamburgo, RS. Proceedings. Novo Hamburgo: Feevale, 2003. p. 107-110.

• SANTOS, Glauco Borges Valim dos ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Equipotential Two-sided Planar Routing for QCL Channels. In: Student Forum on Microelectronics, 2002, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 2002.

• HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . GURIA - A Global Router for LEGAL Detailed Routing. In: XVI Microelectronics Seminar, 2001, Santa Maria. Proceedings. Porto Alegre: UFRGS, 2001. p. 45-48.

• HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Algorithms for Automatic Random Graph Generation. In: XV Microelectronics Seminar, 2000, Torres. Proceedings. Porto Alegre: UFRGS, 2000. p. 31-34.

• LIMA, Fernanda Gusmão de ; JOHANN, M. O. ; GÜNTZEL, José Luiz ; DÁVILA, E. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Maragata. In: XIV UFRGS Microelectronics Seminar, 1999, Pelotas. Proceedings. Porto Alegre: UFRGS, 1999. p. 55-62.

• HENTSCHKE, Renato Fernandes ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . A Specialized Assignment Algorithm for the GAROTA Router. In: XIV UFRGS Microelectronics Seminar, 1999, Pelotas. Porto Alegre: UFRGS, 1999. p. 63-66.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Automatic Master-Slice Generation with GAROTA Ver. Beta 2.5. In: XIV UFRGS Microelectronics Seminar, 1999, Pelotas. Proceedings. Porto Alegre: UFRGS, 1999. p. 83-86.

• LIMA, Fernanda Gusmão de ; JOHANN, M. O. ; GÜNTZEL, José Luiz ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . Programa_de_TV Tool. In: XIV UFRGS Microelectronics Seminar, 1999, Pelotas. Proceedings. Porto Alegre: UFRGS, 1999. p. 91-94.

• JOHANN, M. O. ; CALDWELL, A. ; KAHNG, A. ; REIS, Ricardo Augusto da Luz . An Efficient Bidirectional Graph Search Algorithm. In: III Semana Acadêmica do CPGCC, 1998, Porto Alegre. Anais. Porto Alegre: UFRGS, 1998. p. 263-270.

• CALDWELL, A. ; JOHANN, M. O. ; KAHNG, A. . An Efficient Bidirectional Graph Search Algorithm. In: XIII UFRGS Microelectronics Seminar, 1998, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1998. p. 89-94.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . GAROTA Version Beta 2.3. In: XIII UFRGS Microelectronics Seminar, 1998, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1998. p. 95-98.

• LIMA, Fernanda Gusmão de ; CARRO, Luigi ; GÜNTZEL, José Luiz ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Area Gain Using Universal Logic Gates. In: UFRGS Microelectronics Seminar, 1998, Porto Alegre. Proceedings. Porto Alegre: CPGCC da UFRGS, 1998. p. 139-142.

• FERREIRA, F. ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Layout Design of New Masterslices for the ÁGATA Project. In: XII UFRGS Microelectronics Seminar, 1997, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1997. p. 155-156.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . LEGAL: A New Algorithm for Area Routing. In: XII UFRGS Microelectronics Seminar, 1997, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1997. p. 161-164.

• JOHANN, M. O. ; MÜHLEN, D. V. ; REIS, Ricardo Augusto da Luz . UFDS: A Practical Way of Storing and Reading Data for Flexible Prototyping of CAD Systems. In: XI UFRGS Microelectronics Seminar, 1996, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1996. p. 91-96.

• JOHANN, M. O. ; CARRO, Luigi ; REIS, Ricardo Augusto da Luz . GAROTA: Gate Array Router of ÁGATA System. In: XI UFRGS Microelectronics Seminar, 1996, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1996. p. 97-100.

• JOHANN, M. O. ; FERREIRA, F. ; REIS, Ricardo Augusto da Luz . Using GAROTA Facilities to Help Master-Slice Generation. In: XI UFRGS Micoelectronics Seminar, 1996, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1996. p. 101-102.

• JOHANN, M. O. ; HENTZ, F. ; REIS, Ricardo Augusto da Luz . Automatic Extraction of Layout Restrictions: Version 2. In: XI UFRGS Micoelectronics Seminar, 1996, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1996. p. 115-118.

• HENTZ, F. ; MORAES, Fernando Gehm ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Verifier for Project ÁGATA´s Router. In: XI UFRGS Micoelectronics Seminar, 1996, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1996. p. 103-106.

• JOHANN, M. O. ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . Síntese de Leiaute utilizando Células Transparentes e Roteamento FOTC. In: III Jornada de Investigacin para Investigadores Jovenes Y/o en Formacion da Associacao de Universidades Grupo, 1995, Concórdia. Anales, 1995.

• JOHANN, M. O. ; MORAES, Fernando Gehm ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . A Comparison Between TRAMOII and TROPIC layouts. In: X Seminário Interno da Microeletrônica, 1995, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1995. p. 109-112.

• JOHANN, M. O. ; MORAES, Fernando Gehm ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . A Comparison between Standard Cell and TRANCA layouts. In: X Seminário Interno da Microeletrônica, 1995, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1995. p. 113-116.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . State-of-the-art in Over-the-Cell Routing and TRANCA Directions. In: IX Seminário Interno da Microeletrônica, 1994, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1994. p. 21-24.

• BRANCO, D. M. ; JOHANN, M. O. ; KINDEL, Marcus ; REIS, Ricardo Augusto da Luz . Cell Libraries Design for TRAMOII Synthesis. In: IX Seminário Interno da Microeletrônica, 1994, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1994. p. 33-36.

• JECK JUNIOR, W. ; REIS, André Inácio ; JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . A Layout Restriction Matrix Extractor. In: IX Seminário Interno da Microeletrônica, 1994, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1994. p. 37-40.

• JOHANN, M. O. ; REIS, Ricardo Augusto da Luz . Performance Improvements and Results of the MARTE Routing System. In: IX Seminário Interno da Microeletrônica, 1994, Porto Alegre. Proceedings. Porto Alegre: UFRGS, 1994. p. 29-32.

• JOHANN, M. O. ; GOMES, R. F. ; REIS, Ricardo Augusto da Luz . CORCEL: Automatic Correction of Cell Design Rules. In: VII Seminário Interno da Microeletrônica, 1991, Porto Alegre. Anais. Porto Alegre: UFRGS, 1991. p. 54-57.

• REIS, R. A. L. ; JOHANN, M. . EDA Tools for Physical Design - Fundamentals and Challenges. 2022. (Apresentação de Trabalho/Conferência ou palestra).

Outras produções

Projetos de pesquisa

• 2004 - Atual

  Construção de um Sistema de Roteamento de Circuitos Integrados usando os Algoritmos LCS* e LEGAL, Descrição: O presente trabalho visa construir um sistema completo de roteamento de circuitos VLSI full custom, usando os algoritmos LCS* e LEGAL. O Algoritmo LCS* foi proposto pelo autor em [Johann, 2000], e é o primeiro algoritmo de busca de caminhos mais curtos em grafo a ser em média mais rápido do que o A*. O algoritmo LEGAL foi proposto pelo autor em [Johann,1994], implementado também no sistema GAROTA [Johann, 1997] do projeto ÁGATA [Carro, 1997] e em uma versão simples, restrita a redes de dois terminais, a qual serve como especificação exata do algoritmo [Johann, 2001]. Mas até recentemente, nenhuma das versões do algoritmo de roteamento detalhado LEGAL era capaz de seguir um roteamento global prévio. Agora, uma nova versão se encontra em desenvolvimento com esta capacidade [Johann, 2002]. Assim, busca-se neste trabalho desenvolver um sistema que faça roteamento global com pesquisas do algoritmo LCS*, usando também um novo modelo de custo, e roteamento detalhado em duas camadas em tempo linear com o algoritmo LEGAL.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Marcelo de Oliveira Johann - Coordenador., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

• 2003 - Atual

  ANIMALS - An Integration of Methods for Automatic Layout Synthesis, Descrição: O presente projeto contempla o desenvolvimento e a compilação de algoritmos e métodos de síntese física, isto é, para a concepção do leiaute final de circuitos integrados digitais, experimentanto técnicas inovadoras, e disponibilizando ferramentas prontas para o projeto automatizado, as quais poderão ser usadas por pequenas empresas, universidades e estudantes para a fabricação de circuitos dedicados usando processos como o futuramente disponível no CEITEC. A previsão é de que o sistema seja composto pela seguinte seqüência de processos na parte de síntese de lógica aleatória: entrada; estimativa de tamanho de células; particionamento; posicionamento; roteamento global; dimensionamento de transistores; geração de células folha; legalização do posicionamento; assinalamento de pinos virtuais de roteamento; roteamento detalhado; montagem de máscaras; extração do leiaute e verificação contra esquemático (LVS). O projeto também objetiva dar continuidade à formação de recursos humanos especializados na criação e uso de ferramentas de automação de projeto eletrônico (EDA), que permitam à sociedade brasileira participar do processo de concepção de circuitos integrados preferencialmente nas atividades de maior impacto e valor intelectual. Internacionalmente, o impacto esperado é a divulgação de novos algoritmos e técnicas de síntese física, demonstrados através de artigos publicados em revistas e conferências. Já no Brasil, o impacto esperado é o de capacitação nacional (com novos doutores, mestres, engenheiros e informatas com competência na área) e domínio tecnológico em ferramentas de síntese física. Como devido suporte de investimentos em Microeletrônica em níveis nacional e estadual, proverá o crescimento da indústria eletro eletrônica, a partir do conhecimento acadêmico adquirido pelos profissionais formados, e pela possibilidade da indústria local experimentar a realização de circuitos dedicados para seus produtos de consumo com tecnologia nacional do CEITEC.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Marcelo de Oliveira Johann - Integrante / Ricaro Augusto da Luz Reis - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

Prêmios