Valter Toffolo

Engenheiro de Computação. HARDWARE: palavras-chave: VHDL, FPGA, ASIC, circuitos digitais Experiência na modelagem RTL de hardware para síntese em FPGA da Altera, Xilinx e Actel, com aplicações em protocolos de comunicação e aceleração de algoritmos. Experiência acadêmica em projetos ASIC utilizando standard-cells ou leiautes custom. Ótima fundamentação em circuitos digitais, mas também com conhecimentos em eletrônica em geral SOFTWARE: palavras-chave: Linux, C, perl, bash, sistemas embarcados Destaque na linguagem C para aplicações de baixo nível, como comunicação com hardware, sistemas embarcado, e para microcontroladores. Também com alguma experiência em aplicações de mais alto nível, desenvolvendo softwares de pequeno porte para usuário final e pequenos sites em php+mysql. Vasta experiência com Linux e suas ferramentas de desenvolvimento. Agilidade para automatização de tarefas comuns com uso de bash scripts, perl, makefiles. Experiência com ferramentas de controle de versão. Grande apreciador do Vim e do Fluxbox.

Informações coletadas do Lattes em 15/08/2025

Acadêmico

Formação acadêmica

Graduação em Engenharia da Computação

2002 - 2010

Pontifícia Universidade Católica do Rio Grande do Sul
Título: Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos
Orientador: Ney Laert Vilar Calazans

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia de Computação/Especialidade: Projetos digitais em FPGA.

Grande área: Outros.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Sistemas Operacionais.

Outras produções

TOFFOLO, V. . Sistema de radiofusão. 2010.

Projetos de desenvolvimento

2010 - 2010

Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos, Descrição: Trabalho de Conclusão de Curso: "Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos". Trata-se de um oscilador em anel com frequência controlada por tensão e um controlador digital. O oscilador foi modelado a nível de esquemático elétrico com posterior leiaute para ASIC, tecnologia 65nm. Os desvios de frequência ocasionados por variações no processo de fabricação e temperatura são compensados por um controlador digital com realimentação, modelado em linguagem HDL e sintetizado para a mesma tecnologia. O "produto final" é o leiaute e caracterização de um circuito integrado com a funcionalidade descrita no título. Atividades realizadas: modelagem funcional, verificação por simulação mixed-signal e layout semi-custom para ASIC.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Valter Toffolo - Coordenador.
2010 - 2010

Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos, Descrição: Trabalho de Conclusão de Curso: "Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos". Trata-se de um oscilador em anel com frequência controlada por tensão e um controlador digital. O oscilador foi modelado a nível de esquemático elétrico com posterior leiaute para ASIC, tecnologia 65nm. Os desvios de frequência ocasionados por variações no processo de fabricação e temperatura são compensados por um controlador digital com realimentação, modelado em linguagem HDL e sintetizado para a mesma tecnologia. O "produto final" é o leiaute e caracterização de um circuito integrado com a funcionalidade descrita no título. Atividades realizadas: modelagem funcional, verificação por simulação mixed-signal e layout semi-custom para ASIC.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Valter Toffolo - Coordenador.
2010 - 2010

Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos, Descrição: Trabalho de Conclusão de Curso: "Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos". Trata-se de um oscilador em anel com frequência controlada por tensão e um controlador digital. O oscilador foi modelado a nível de esquemático elétrico com posterior leiaute para ASIC, tecnologia 65nm. Os desvios de frequência ocasionados por variações no processo de fabricação e temperatura são compensados por um controlador digital com realimentação, modelado em linguagem HDL e sintetizado para a mesma tecnologia. O "produto final" é o leiaute e caracterização de um circuito integrado com a funcionalidade descrita no título. Atividades realizadas: modelagem funcional, verificação por simulação mixed-signal e layout semi-custom para ASIC.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Valter Toffolo - Coordenador.
2010 - 2010

Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos, Descrição: Trabalho de Conclusão de Curso: "Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos". Trata-se de um oscilador em anel com frequência controlada por tensão e um controlador digital. O oscilador foi modelado a nível de esquemático elétrico com posterior leiaute para ASIC, tecnologia 65nm. Os desvios de frequência ocasionados por variações no processo de fabricação e temperatura são compensados por um controlador digital com realimentação, modelado em linguagem HDL e sintetizado para a mesma tecnologia. O "produto final" é o leiaute e caracterização de um circuito integrado com a funcionalidade descrita no título. Atividades realizadas: modelagem funcional, verificação por simulação mixed-signal e layout semi-custom para ASIC.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Valter Toffolo - Coordenador.

Histórico profissional

Experiência profissional

2017 - Atual

B&C CONSULTORIA LTDA

Vínculo: Sócio, Enquadramento Funcional: Sócio

2012 - Atual

Macnica DHW

Vínculo: Celetista, Enquadramento Funcional: Desenvolvedor de hardware, Carga horária: 40, Regime: Dedicação exclusiva.

2011 - 2012

DHW Engenharia

Vínculo: Colaborador, Enquadramento Funcional: Desenvolvedor de hardware, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Modelagem e implementação de sistemas digitais. Instrutor em treinamentos Altera.

2010 - 2010

Grupo de Apoio ao Projeto de Hardware - PUCRS

Vínculo: Aluno de graduação, Enquadramento Funcional: Aluno de graduação, Carga horária: 20

2008 - 2009

Innalogics

Vínculo: Colaborador, Enquadramento Funcional: desenvolvedor de hardware digital, Carga horária: 20

Outras informações:
Projeto UTMC: Unidade de Telemetria e Telecomando Implementação de um módulo de comunicação para satélites do INPE. Atividades realizadas: modelagem RTL do protocolo de comunicação especificado e descrição em VHDL para FPGA da Actel.

2006 - 2008

Innalogics

Vínculo: Colaborador, Enquadramento Funcional: desenvolvedor de software C, Carga horária: 20

Outras informações:
Projeto Agritec: modelagem e implementação de produto comercial para navegação agrícola assistida por GPS. Atividades realizadas: modelagem do sistema e implementação para Linux embarcado; integração com hardware.

2010 - 2010

Grupo de Software Embarcado - PUCRS

Vínculo: bolsista, Enquadramento Funcional: desenvolvedor de hardware digital, Carga horária: 20

Outras informações:
Projeto RPSoC: Reconhecimento de Padrão Aplicado ao Diagnóstico Médico em um Sistema Embarcado O projeto tem o objetivo de acelerar o cálculo de atributos estatísticos de imagens. Para este fim é utilizado um FPGA comunicando com um software através do barramento PCIe. Meu papel no projeto foi dar continuidade e conclusão a um trabalho parcialmente funcional. Atividades realizadas: alterações na modelagem funcional do projeto e consequente adaptação da modelagem RTL e atualização na descrição VHDL para FPGA da Xilinx. Validação e teste.

2005 - 2006

KW Informática

Vínculo: Celetista formal, Enquadramento Funcional: desenvolvedor de software C, Carga horária: 40

Outras informações:
Empresa que atua no setor de automação comercial. Atividades realizadas: desenvolvimento de drivers em C para Linux e manutenção da implementação Linux do software existente.

2003 - 2004

Centro de Pesquisa em Alto Desempenho - PUCRS

Vínculo: bolsista, Enquadramento Funcional: desenvolvedor de software C, Carga horária: 20

Outras informações:
O Centro de Pesquisa em Alto Desempenho da PUCRS realiza pesquisas na área de aplicações paralelas e processamento distribuído. Atividades realizadas: pesquisa e desenvolvimento de softwares para computação paralela.

2007 - 2011

Prestação de Serviço

Vínculo: prestação de serviço, Enquadramento Funcional: desenvolvimento de software C multiplataforma, Carga horária: 10

Outras informações:
Atividades realizadas: manutenção de um programa em C, com alterações ocasionais para atender as necessidades do cliente. Programa multiplataforma (windows/linux), utiliza bibliotecas de terceiros, threads, sockets.

2009 - 2009

Prestação de Serviço

Vínculo: prestação de serviço, Enquadramento Funcional: desenvolvedor de firmware C, Carga horária: 10

Outras informações:
Atividades realizadas: Implementação de um firmware para um PIC com a finalidade de comunicar com diversos dispositivos externos através dos protocolos utilizados por estes. Suporte no projeto do hardware. Apoio no teste. Implementação de bibliotecas dll para comunicação e configuração serial do dispositivo PIC a partir de um PC.