Ney Laert Vilar Calazans

Concluiu o doutorado em Sciences Appliquées, Groupe Electricité - Université Catholique de Louvain, Bélgica, em 1993. Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1985) e mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1988). Atualmente é Professor Titular da Pontifícia Universidade Católica do Rio Grande do Sul e detém Bolsa de Produtividade em Pesquisa Nível 1C do CNPq. Coordena o curso de Engenharia de Computação na Escola Politécnica da PUCRS desde 2016. Entre Agosto/2014 e Julho/2015 realizou estágio pós-doutoral sênior na University of Southern California (USC) em Los Angeles com bolsa financiada pela agência CAPES. Já publicou 26 artigos em periódicos especializados e mais de 160 trabalhos em anais de eventos e possui 1 patente depositada. Possui 6 capítulos de livro e 1 livro publicados. Orientou 5 teses de doutorado e 25 dissertações de mestrado. Co-orientou 1 tese de doutorado, além de ter orientado 16 trabalhos de conclusão de curso nas áreas de Ciência da Computação, Engenharia de Computação e Engenharia Elétrica, bem como mais de 50 trabalhos de iniciação científica. Recebeu 15 prêmios e/ou homenagens. Atuou em dezenas de projetos de pesquisa, coordenando mais da metade destes. Atua em Ciência da Computação, com ênfase em Hardware. Suas áreas de pesquisa incluem temas como: Microeletrônica, Sistemas Digitais Não-Síncronos, Comunicação Intra-chip, Sistemas Embarcados e Aplicações em áreas como Telecomunicações e Arquiteturas de Computadores. Atua como revisor de artigos submetidos a periódicos tais como o IEEE Design and Test of Computers, as IEEE Transactions on: Computers, Education, VLSI Circuits, Computer-Aided Design of Circuits and Systems, e Parallel and Distributed Systems; o Microelectronics Journal, o IEDT Electronics Letters e o Journal of Integrated Circuits and Systems. Também atua como revisor em múltiplas conferências de suas áreas de pesquisa fins.

Informações coletadas do Lattes em 04/06/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Sciences Appliquées Groupe Electricité

1989 - 1993

Universite Catholique de Louvain
Título: State Minimization and State Assignment of Finite State Machines: their relationship and their impact on the implementation
Orientador: Anne Marie Anckaert Trullemans
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Máquinas de Estados Finitas; Codificação de Estados; Minimização de Estados; Codificação Booleana Restrita; Sistemas Digitais; Projeto Automatizado. Grande área: Ciências Exatas e da TerraGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos / Especialidade: Microeletrônica. Setores de atividade: Industria Eletro-Eletrônica; Informática.

Mestrado em Computação

1985 - 1988

Universidade Federal do Rio Grande do Sul
Título: CIPREDI: Contribuição Inicial para um Método de Concepção de Circuitos Integrados Pré-difundidos,Ano de Obtenção: 1988
Dante Augusto Couto Barone.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Microeletrônica; Sistemas Digitais; Circuitos Pré-Difundidos; Gate Arrays.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. Setores de atividade: Industria Eletro-Eletrônica; Informática.

Graduação em Engenharia Elétrica

1978 - 1985

Universidade Federal do Rio Grande do Sul

Seção coletada automaticamente pelo Escavador

Pós-doutorado

2014 - 2015

Pós-Doutorado. , University of Southern California, USC, Estados Unidos. , Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Outros / Área: Microeletrônica.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Microeletrônica.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações.

Seção coletada automaticamente pelo Escavador

Organização de eventos

Calazans, N.L.V. ; BEEREL, P. A. ; REIS, Ricardo Augusto da Luz ; PONTES, Julian José Hilgemberg ; MORAES, Fernando Gehm ; DRAPER, D. . 22nd IEEE International Symposium on Asynchronous Circuits and Systems - 2016. 2015. (Congresso).

CALAZANS, N. L. V. ; HÜBNER, M. . 25th Symposium on Integrated Circuits and Systems Design - SBCCI 2012. (Program co-Chairs). 2012. (Congresso).

CALAZANS, N. L. V. ; HUERTAS, J. L. ; REIS, Ricardo Augusto da Luz . 15th Symposium on Integrated Circuits and Systems Design - SBCCI2002 (Program co-Chairs). 2002. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

21st IEEE International Symposium on Asynchronous Circuits and Systems.Blade ? A Timing Violation Resilient Asynchronous Template. 2015. (Simpósio).

International Symposium on Quality Electronic Design.TDTB Error Detecting Latches: Timing Violation Sensitivity Analysis and Optimization. 2015. (Simpósio).

2014 20th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC).Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. 2014. (Simpósio).

2014 IEEE International Symposium on Circuits and Systems (ISCAS).A Monitored NoC with Runtime Path Adaptation. 2014. (Simpósio).

16th IEEE Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems.Charge Sharing Aware NCL Gates Design. 2013. (Simpósio).

31st IEEE International Conference on Computer Design. Voltage Scaling on C-Elements: A Speed, Power and Energy Efficiency Analysis. 2013. (Congresso).

IEEE International Midwest Symposium on Circuits and Systems.NCL+: Return-to-One Null Convention Logic. 2013. (Simpósio).

18th IEEE International Symposium on Asynchronous Circuits and Systems.Adding Temporal Redundancy to Delay Insensitive Codes to Mitigate Single Event Effects. 2012. (Simpósio).

6th ACM/IEEE International Symposium on Networks-on-Chip. 2012. (Simpósio).

IEEE International Conference on Electronics, Circuits, and Systems. A Generic FPGA Emulation Framework. 2012. (Congresso).

VIII Southern Programmable Logic Conference. VIII Southern Programmable Logic Conference. 2012. (Congresso).

24th IEEE International SoC Conference.A 65nm Standard Cell Set and Flow Dedicated to Automated Asynchronous Circuits Design. 2011. (Outra).

EMICRO 2011 - 13th. Microelectronics School.EMICRO 2011. 2011. (Outra).

Symposium on Integrated Circuits and Systems Design.A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. 2011. (Simpósio).

Workshop Interno do INCT-SEC. 2011. (Oficina).

23rd Symposium on Integrated Circuits and Systems Design.Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip. 2010. (Simpósio).

Design, Automation and Test in Europe. Evaluation on FPGA of Triple Rail Logic Robustness against DPA and DEMA. 2009. (Congresso).

International Conference on ReConFigurable Computing and FPGAs.Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. 2009. (Simpósio).

21st Symposium on Integrated Circuits and Systems Design. 2008. (Simpósio).

20th Symposium on Integrated Circuits and Systems.Evaluation of Algorithms for Low Energy Mapping onto NoCs. 2007. (Simpósio).

XXV IEEE International Conference on Computer Design. SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. 2007. (Congresso).

16th International Conference on Field Programmable Logic and Applications. Reconfigurable Systems Enabled by a Network-on-Chip. 2006. (Congresso).

18th Symposium on Integrated Circuits and Systems Design.Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. 2005. (Simpósio).

Design, Automation and Test in Europe Conference and Exhibition. Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. 2005. (Congresso).

17th Symposium on Integrated Circuits and Systems Design.PaDReH - A Framework for the Design and Implementation of Dynamically and Partially Reconfigurable Systems. 2004. (Simpósio).

16th Symposium on Integrated Circuits and Systems Design.From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a comparative case study. 2003. (Simpósio).

15th Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

14th Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

19o. Simpósio Brasileiro de Telecomunicações.19o. Simpósio Brasileiro de Telecomunicações. 2001. (Simpósio).

VII Workshop Iberchip.Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. 2001. (Oficina).

1999 Frontiers in Education Conference. VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. 1999. (Congresso).

V Workshop Iberchip.Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. 1999. (Oficina).

XXIII Conferencia Latinoamericana de Informática - CLEI. ASSTUCE - An exploratory environment for finite state machines. 1997. (Congresso).

International Conference on Computer-Aided Design. Boolean constrained encoding: a new formulation and a case study. 1994. (Congresso).

European Design Automation Conference - EDAC. Advanced ordering and manipulation techniques for binary decision diagrams. 1992. (Congresso).

IFIP International Workshop on Application-Oriented Synthesis.State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. 1992. (Oficina).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Kledermon Garcia

SALAZAR, A. F. T.; D'AMORE, R.; OLIVEIRA, D. L.; CUNHA, W. C.; Calazans, N.L.V.. Síntese Comportamental de Circuitos Assíncronos Otimizados. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

Aluno: Luciano Ludwig Loder

SOARES, Rafael Iankowski; ZATT, B.; MATTOS, J. C. B.;CALAZANS, N. L. V.. Proposta de um fluxo de ataque DPA para avaliar a vulnerabilidade de arquiteturas criptográficas protegidas por aleatorização de processamento. 2014. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Marcelo Ruaro

AZEVEDO, R. J.;CALAZANS, N. L. V.MORAES, F. G.CARARA, Everton Alceu. Runtime Adaptive QoS Management in NoC-Based MPSoCs. 2014. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Flávia de Oliveira Santos

ARAÚJO, Guido Costa Souza de;CALAZANS, N. L. V.; AZEVEDO, R. J.. MediaBox: Uma Plataforma baseada em NoCs para Aplicações Multimídia. 2013. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Guilherme Afonso Madalozzo

MORAES, Fernando GehmCARARA, Everton AlceuREIS, Ricardo Augusto da LuzCALAZANS, N. L. V.. Controle Adaptativo para Atendimento a Requisitos de Aplicações em MPSoCs. 2013. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Thiago Raupp da Rosa

MORAES, F. G.LUBASZEWSKI, M. S.AMORY, Alexandre MoraisCALAZANS, N. L. V.. Reduction of Energy Consumption in MPSOCS Through a Dynamic Frequency Scaling Technique. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Taciano Dreckmann Perez

ROSE, C. A. F.; AZEVEDO, R. J.;CALAZANS, N. L. V.. Evaluation of System-Level Impacts of a Persistent Main Memory Architecture. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Eduardo Wachter

AMORY, Alexandre MoraisMORAES, F. G.CALAZANS, N. L. V.. Integração de Novos Processadores em Arquiteturas MPSoC: Um estudo de caso. 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Samuel Nascimento Pagliarini

REIS, A. I.;LUBASZEWSKI, M. S.CALAZANS, N. L. V.KASTENSMIDT, F. L.. Veasy: um Conjunto de Ferramentas Direcionado aos Desafios da Verificação Funcional. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Guilherme Perin

CALAZANS, N. L. V.; MARTINS, J. B. S.; BAGGIO, J. E.. Arquiteturas de Criptografia de Chave Pública: Análise de desempenho e robustez. 2011. Dissertação (Mestrado em Informática) - Universidade Federal de Santa Maria.

Aluno: Samuel dos Santos Marczak

AMORY, Alexandre MoraisCALAZANS, N. L. V.MARCON, César Augusto MissioMORAES, F. G.. Implementação de uma Infraestrutura de Monitoramento para Avaliação de Plataformas MPSoC Baseada em NoC. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Guilherme Montez Guindani

MORAES, F. G.CARRO, L.MARCON, César Augusto MissioCALAZANS, N. L. V.. Estimativa e Redução da Dissipação de Potência em Redes Intra-Chip com Chaveamento por Pacotes. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Odair Moreira

MARCON, César Augusto MissioCALAZANS, N. L. V.MORAES, F. G.. Implementação e Avaliação de Desempenho de um MPSoC Homogêneo Interconectado por NoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Everton Alceu Carara

ZEFERINO, Cesar Albenes;SUSIN, Altamiro AmadeuCALAZANS, N. L. V.MORAES, F. G.. Estratégias para Otimização de Desempenho em Redes Intra-chip. 2008. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Cristiane Raquel Woszezenki

CALAZANS, N. L. V.SUSIN, Altamiro AmadeuZORZO, A. F.MORAES, F. G.. Alocação de Tarefas e Comunicação entre Tarefas em MPSoCs. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Carlos Adail Scherer Junior

KASTENSMIDT, F. L.MORAES, F. G.CALAZANS, N. L. V.. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: projeto, geração e avaliação. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Rosana Perazzolo Disconzi

MARCON, César Augusto MissioMORAES, F. G.CALAZANS, N. L. V.. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Melissa Schwanz Vetromille

HESSEL, Fabiano Passuelo; FRÖLICH, Antonio Augusto Medeiros;MORAES, F. G.CALAZANS, N. L. V.. Co-projeto de Sistemas Operacionais: Implementação Hardware/Software de Funcionalidade para Suporte a Aplicações de Tempo real. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Jarbas Ariel Nunes da Silveira

CASTRO, Helano de Sousa; CORTEZ, Paulo Cesar;CALAZANS, N. L. V.. Gerenciamento SNMP com Autenticação Remota: aplicações em UPSs. 2006. Dissertação (Mestrado em Engenharia de Teleinformática) - Universidade Federal do Ceará.

Aluno: Luís Carlos Mieres Caruso

CALAZANS, N. L. V.MORAES, F. G.BEZERRA, Eduardo Augusto; CÉSAR NETTO, João. Proposta de Arquitetura para NIDS Acelerado por Hardware. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Leonel Pablo Tedesco

MORAES, F. G.; TORRES, Lionel; ZEFERINO, Cesar Albenes; DOTTI, Fernando Luís;CALAZANS, N. L. V.. Uma Proposta de Geração de Tráfego e Avaliação de Desempenho para NoCs. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Leandro Heleno Möller

MORAES, F. G.; TORRES, Lionel; HORTA, Edson Lemos;BEZERRA, Eduardo AugustoCALAZANS, N. L. V.. Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-chip. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Luciano Copello Ost

MORAES, F. G.HESSEL, Fabiano PassueloCALAZANS, N. L. V.; CHAU, Wang Jiang. Redes Intrachip com Interface Padrão para Síntese em Hardware. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Alexandre de Morais Amory

MORAES, F. G.VARGAS, Fabian LuisLUBASZEWSKI, M. S.CALAZANS, N. L. V.. Integração e Avaliação de Técnicas de Teste Baseado em Software no Fluxo de Projeto de SOCs. 2003. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: José Carlos Sant Anna Palma

MORAES, F. G.CALAZANS, N. L. V.REIS, Ricardo Augusto da Luz. Métodos de Distribuição e Conexão de IP Cores para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Paulo Cesar Furlanetto Marques

MORAES, F. G.; MARTINS, J. B. S.; JOHANN, M.;CALAZANS, N. L. V.. Algoritmo de Roteamento Maze para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Ewerton Artur Cappelatti

MORAES, F. G.ROSE, C. A. F.; AZEVEDO, D. F. G.;CALAZANS, N. L. V.; RIBAS, R. P.. Implementação do Padrão de Barramento PCI para Interação Hardware/Software em Dispositivos Reconfiguráveis. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Daniel Gomes Mesquita

MORAES, F. G.CARRO, L.CALAZANS, N. L. V.. Contribuições para Reconfiguração Parcial e Remota de FPGAs. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Marcus Vinicius Duarte dos Santos

BARROS, E. N. S.;CALAZANS, N. L. V.. Sistema de Infusão Intravenosa: Um Estudo de Caso de Software/Hardware Codesign. 1997. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Pernambuco.

Aluno: Sandro Neves Soares

WAGNER, F. R.; GOLENDZINER, L. G.;CALAZANS, N. L. V.WEBER, T. S.. Sistema Gerenciador de Documentação de Projeto. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Carlos Antônio Alba Pinto

SUSIN, Altamiro Amadeu; WAGNER, F. R.;CALAZANS, N. L. V.JACOBI, R. P.. Sistema de Geração de Microcontroladores para Aplicações Específicas. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Fabiano Passuelo Hessel

WEBER, T. S.; WAGNER, F. R.;CALAZANS, N. L. V.; WEBER, R. F.. Descrição e Síntese de Concorrência em VHDL. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Gleiber Fernandes Royes

WAGNER, F. R.; PORTO, I. E. S. J.; GOLENDZINER, L. G.;CALAZANS, N. L. V.WEBER, T. S.. Um Gerenciador Automático para o Projeto de Sistemas Digitais. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduardo do Valle Simões

BARONE, D. A. C.;CALAZANS, N. L. V.WEBER, T. S.; WAGNER, T. V.. FLECHA - Uma Matriz FPGA para a Prototipação Rápida de Circuitos Integrados. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Gustavo Freitas Sanchez

MARCON, C. A. M.; AGOSTINI, L. V.; PAGLIARI, C. L.; ASSUNCAO, P. A. A.;CALAZANS, N. L. V.. Exploration of Algorithms and Implementations for Efficient 3D-HEVC Depth Map Encoding. 2019. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Marcelo Ruaro

AZEVEDO, R. J.; RUTZIG, M. B.;CALAZANS, NEY LAERT VILARMORAES, Fernando Gehm. Self-Adaptive QoS at Communication and Computation Levels for Many-Core System-on-Chip. 2018. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: André Luís Del Mestre Martins

CARARA, Everton Alceu; BAMPI, S.;CALAZANS, NEY LAERT VILARMORAES, Fernando Gehm. Multi-Objective Resource Management for Many-Core Systems. 2018. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Everton Alceu Carara

MORAES, F. G.; ROBERT, Michel; STRUM, Marius;CARRO, L.CALAZANS, N. L. V.. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Bruno de Carvalho Albertini

RIGO, S.; ARAÚJO, Guido Costa Souza de;CALAZANS, N. L. V.; SANTOS, L. C. V.; CENTODUCATTE, P. C.. Metodologias de Suporte a Verificação e Análise de Modelos de Plataformas em Alto Nível de Abstração. 2011. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

Aluno: Leonel Pablo Tedesco

MORAES, F. G.; CLERMIDY, F.; ZEFERINO, Cesar Albenes;CALAZANS, N. L. V.. Monitoração e Roteamento Adaptativo para Fluxos QoS em NoCs. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Luciano Copello Ost

NURMI, J.; BRISOLARA, L.;AMORY, Alexandre MoraisCALAZANS, N. L. V.. Abstract Models of NoC-based MPSoCs for Design Space Exploration. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Ewerson Luiz de Souza Carvalho

MORAES, F. G.MARCON, César Augusto MissioLUBASZEWSKI, M. S.CALAZANS, N. L. V.. Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos Baseados em NoC. 2009. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: José Carlos Sant'Anna Palma

REIS, Ricardo Augusto da LuzMORAES, F. G.SUSIN, Altamiro Amadeu; COSTA, E. A. C.;CALAZANS, N. L. V.. Reduzindo o Consumo de Potência em Redes Intra-Chip através de esquemas de Codificação de Dados. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Duarte Lopes de Oliveira

STRUM, Marius; RANZINI, Edith; AMAZONAS, José Roberto de Almeida; LIMA, M. E.;CALAZANS, N. L. V.. Miriã: Uma Ferramenta para a Síntese de Controladores Assíncronos Multi-Rajada. 2004. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo.

Aluno: Eduardo Antonio César da Costa

BAMPI, S.; MONTEIRO, J. C. A. P.;CARRO, L.CALAZANS, N. L. V.. Operadores Aritméticos de Baixo Consumo para Arquiteturas de Circuitos de Circuitos DSP. 2002. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rolf Fredi Molz

TORRES, Lionel;SUSIN, Altamiro AmadeuCALAZANS, N. L. V.REIS, Ricardo Augusto da Luz. Uma Metodologia para o Desenvolvimento de Aplicações de Visão Computacional Utilizando Projeto Conjunto de Hardware e Software. 2001. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Cézar R

REIS, R. A. L.; NAZAR, G. L.;CALAZANS, N. L. V.; SUSIN, A. A.. W. Reinbrecht. Protection of Side-channel Attacks in MPSoCs through NoC Traffic Management. 2016. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduardo Weber Wächter

MORAES, F. G.AMORY, Alexandre MoraisKASTENSMIDT, F. L.CALAZANS, N. L. V.. Layered Approach for Run-Time Fault Recovery in NoC-based MPSoCs. 2014. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Matheus Trevisan Moreira

BEEREL, P. A.;MORAES, F. G.CALAZANS, N. L. V.. An Exploration of Asynchronous Circuits Templates and their Applications. 2014. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Everton Alceu Carara

CARRO, L.CALAZANS, N. L. V.MORAES, F. G.. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Luciano Copello Ost

MORAES, F. G.JACOBI, R. P.CALAZANS, N. L. V.MARCON, César Augusto Missio. Contribuição às Técnicas de Otimização de Desempenho em MPSoCs. 2009. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Edson Ifarraguirre Moreno

SUSIN, Altamiro AmadeuMARCON, César Augusto MissioMORAES, F. G.CALAZANS, N. L. V.. Controle da Degradação da Comunicação em Redes Intrachip. 2008.

Aluno: Ewerson Luiz de Souza Carvalho

MORAES, F. G.; WAGNER, F. R.;CALAZANS, N. L. V.. Mapeamento Dinâmico de Tarefas am MPSoCs Heterogêneos baseados em NoC. 2007. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: José Carlos Sant´Anna Palma

CALAZANS, N. L. V.; ZEFERINO, Cesar Albenes;SUSIN, Altamiro AmadeuREIS, Ricardo Augusto da Luz. Impacto de Técnicas de Codificação de Dados sobre o Consumo de Potência em Networks-on-Chip. 2006. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Sandro Neves Soares

WAGNER, F. R.;CALAZANS, N. L. V.CARRO, L.SUSIN, Altamiro Amadeu. T&D-Bench+ - Um ambiente de modelagem e simulação de processadores. 2003. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduardo Antonio César da Costa

BAMPI, S.;SUSIN, Altamiro Amadeu; MONTEIRO, J. C. A. P.;CALAZANS, N. L. V.REIS, Ricardo Augusto da Luz. Exploração Arquitetural para a Redução do Consumo de Potência em Circuitos Lógicos. 2001. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Rolf Fredi Molz

ENGEL, P. M.;MORAES, F. G.SUSIN, Altamiro AmadeuCARRO, L.CALAZANS, N. L. V.. Proposta de um Sistema Configurável para o Desenvolvimento de Aplicações de Visão Computacional em Tempo Real. 2000. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Luigi Carro

SUSIN, Altamiro Amadeu; WAGNER, F. R.;CALAZANS, N. L. V.REIS, Ricardo Augusto da LuzWEBER, T. S.. Ambiente e Algoritmos para o Desenvolvimento de Sistemas Computacionais. 1994. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Ricardo Aquino Guazzelli

MORAES, F. G.CALAZANS, N. L. V.; POEHLS, L. B.. Voltage Scaling Effects On NCL Cells: Analysis and Characterization. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Douglas Roberto Guarani da Silva & Bruno Scherer Oliveira

MORAES, F. G.CALAZANS, N. L. V.. Effects of NoC Architectural Parameters in MPSoC Performance. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Sérgio Damo de Lemos & Luís Felipe Auad Guedes

CALAZANS, N. L. V.MORAES, F. G.. Contribuições ao Desenvolvimento de Sistemas Digitais com Reconfiguração Parcial Dinâmica. 2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Bruno Fin Ferreira e Ismael Luis Heinen

MORENO, EdsonMORAES, F. G.CALAZANS, N. L. V.. HNPlus - A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Jeferson Santiago da Silva

POEHLS, L. B.;CALAZANS, N. L. V.MORAES, F. G.. Infraestrutura para Controle de Projetos em FPGAs Através do Protocolo Ethernet. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Adélcio Biazi e Douglas Maciel Cardoso

MORAES, F. G.CALAZANS, N. L. V.MARCON, César Augusto Missio. Comunicação entre Emuladores em FPGAs e Redes Ethernet. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Diego Cezar Molina

MORAES, F. G.MARCON, César Augusto MissioCALAZANS, N. L. V.. Estudo e Implementação do Protocolo de Controle de Agregação de Enlaces (LACP). 2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Ivan Junior Dos Santos Quadros e Yan Ghidini De Souza

AGUIAR, A.;MORENO, Edson IfarraguirreCALAZANS, N. L. V.. Projeto, Validação e Avaliação de Uma Arquitetura de Rede Intrachip 3D. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Lucas Bondan & Rodrigo Celso Gobbi & Vinicius Morais Fochi

CALAZANS, N. L. V.MORAES, F. G.MARCON, César Augusto Missio. O Protocolo de Agregação de Enlaces LACP: Um Simulador e o Protocolo de Marcação de Pacotes. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Douglas Maldaner Zanchin & Matheus dos Santos Oleiro

MORAES, F. G.CALAZANS, N. L. V.MORENO, Edson Ifarraguirre. Desenvolvimento de um Webservice para Monitoramento Remoto de Sistemas Digitais Implementados em FPGA. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Giuliano Bruno Martins Guarese

MARCON, César Augusto MissioMORENO, Edson IfarraguirreCALAZANS, N. L. V.. Arquitetura Híbrida de Comunicação para Ambientes de Automação Industrial: Protocolos IEEE 802.15.4 e Modbus RTU sobre RS485. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Guilherme Machado de Castilhos, Leonardo Luigi Simões Pires

MORENO, Edson IfarraguirreCALAZANS, N. L. V.MORAES, F. G.. Emulação de Sistemas Digitais Síncronos em Dispositivos FPGAs. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Matheus Trevisan Moreira

CALAZANS, N. L. V.MORAES, F. G.; TERROSO, A.. Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Roberto Port de Oliveira

CALAZANS, N. L. V.MARCON, César Augusto MissioMORAES, F. G.. Desenvolvimento do Protocolo IGMP para Switches Ethernet. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Valter Toffolo

CALAZANS, N. L. V.; POEHLS, L. B.;MORENO, Edson Ifarraguirre. Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Guilherme Montez Guindani & Hugo Arthur Weber Schmitt

MORAES, F. G.CALAZANS, N. L. V.MARCON, César Augusto Missio. PrimeSec: Sistema de Detecção de Intrusão em Redes de Computadores sobre uma Plataforma Multiprocessada. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Everton Alceu Carara

CALAZANS, N. L. V.MORAES, F. G.. Arquiteturas para Roteadores de Redes Intra-chip. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Adriano S

MORAES, F. G.ZORZO, A. F.CALAZANS, N. L. V.. R. Roza/Carlos E. D. Brum/Leonardo S. Silva.Compilador Configurável para Processadores Embarcados. 2001. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Alexandre Amory/Juracy Petrini Jr

MORAES, F. G.MARCON, César Augusto MissioCALAZANS, N. L. V.. .Sistema Integrado e Multiplataforma para Controle Remoto de Residências. 2000. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Aguinaldo Fagundes Jr

BEZERRA, Eduardo AugustoMORAES, F. G.CALAZANS, N. L. V.. , Gustavo L. C. Borges.C2I - Controlador de Infusão Intravenosa: Uma Implementação Distribuída de Baixo Custo deo Sistema IVICS. 1998. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Cleverson Borges Sutil, Paulo Ricardo Lopes

BEZERRA, Eduardo AugustoCALAZANS, N. L. V.. Protótipo de um Terminal de Decodificação de Código de Barras para Utilização em Ambiente de Redes. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Daniel Antonio Callegari

TODT, E.;CALAZANS, N. L. V.. Sistema Experimental Fuzzy Logic: Carregador Rápido de Baterias NiCd. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Eduardo V

OLIVEIRA, J. B.;CALAZANS, N. L. V.. Zago, Gustavo E. Baptista, Ivan Santa Maria Filho.Manipulador Simbólico de Expressões Algébricas - Simplificação e Cálculo de Gradientes. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Rafael Ramos dos Santos

BECKER, B. F.; NAVAUX, P. O. A.;CALAZANS, N. L. V.. Projeto de um Sistema de Entrada e Saída para uma Arquitetura Matricial. 1994. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul.

GALUP MONTORO, C.; PIMENTA, T. C.;CALAZANS, N. L. V.. UFABC - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Titular da carreira de Magistério Superior da UFABC, EDITAL 12/2010, Área de Microeletrônica. 2010. Universidade Federal do ABC.

BAMPI, S.;JACOBI, R. P.CALAZANS, N. L. V.. UFRGS - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Adjunto A da carreira de Magistério Superior da UFRGS, Departamento de Informática Aplicada, Instituto de Informática. 2016. Universidade Federal do Rio Grande do Sul.

FABRIS, E. E.; SILVA, I. S.;CALAZANS, N. L. V.. UFRGS - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Adjunto da carreira de Magistério Superior da UFRGS, EDITAL 01/2011, Área de Eletrônica Analógica e Digital e Teoria de Circuitos Elétricos. 2011. Universidade Federal do Rio Grande do Sul.

FAINA, L. F.;MESQUITA, DanielCALAZANS, N. L. V.. UFU - Concurso para provimento de um cargo na categoria de Professor Adjunto 40h/DE. 2010. Universidade Federal de Uberlândia.

CALAZANS, N. L. V.; FERNANDEZ, F. J. R.; MALDONADO, J. C.; NAVAUX, P. O. A.; ZUFFO, J. A.. USP-São Carlos - Concurso para provimento de um cargo na categoria de Professor Doutor. 2008. Universidade de São Paulo.

SCHUCK JÚNIOR, Adalberto;CALAZANS, N. L. V.; LAGES, Walter Fetter. UFRGS - Comissão de avaliação da defesa da produção intelectual do Prof. Alberto Bastos do Canto Filho. 2006. Universidade Federal do Rio Grande do Sul.

ANDRADE, Gilberto Keller de;CALAZANS, N. L. V.; GIRAFFA, Lúcia Martins. PUCRS - Comissão responsável pela organização e condução do processo de promoção de professores da Faculdade de Informática da PUCRS. 2003. Pontifícia Universidade Católica do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Marcos Luiggi Lemos Sartori

A Complete QDI Design Flow for SDDS-NCL; Início: 2018; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; (Orientador);

Leandro Sehnem Heck

Investigação de Compromissos de Projeto entre Sistemas GALS e Assíncronos; Início: 2013; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; (Orientador);

Ricardo Aquino Guazzelli

QDI Asynchronous Design and Voltage Scaling; 2017; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Matheus Gibiluka

Analysis of Voltage Scaling Effects in the Design of Resilient Circuits; 2016; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

William Schneider

Avaliação Sistemática de Redes Intrachip; 2014; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Parks S/A Comunicações Digitais; Orientador: Ney Laert Vilar Calazans;

Bruno Fin Ferreira

Elliptic Curve Cryptography in Hardware fro Secure Systems: A Multi-Use Reconfigurable Soft IP; 2014; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Leandro Sehnem Heck

Modelagem e Projeto de um Gerador de Relógio Local Baseado em DCO para MPSoCs GALS; 2013; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Raffael Bottoli Schemmer

Proposta de uma Infraestrutura de Geração e Avaliação de Redes Intrachip Hermes-G; 2012; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Guilherme Heck

Um MPSoC GALS Baseado em Rede Intrachip com Geração Local de Relógio; 2012; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Matheus Trevisan Moreira

Contributions to the Design and Prototyping of GALS and Asynchronous Systems; 2012; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Taciano Ares Rodolfo

Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs; 2010; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Adilson Arthur Mohr

PMEMD-HW: Simulação por Dinâmica Molecular Usando Hardware Reconfigurável; 2010; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Jeronimo Cunha Bezerra

Verificação e Prototipação de Redes Intrachip: O estudo de caso Hermes-TB; 2009; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Maicon Aparecido Sartin

Uma API de Comunicação para Aceleração por Hardware de Simuladores Moleculares; 2009; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado de Mato Grosso; Orientador: Ney Laert Vilar Calazans;

Carlos Alberto Petry

Modelagem Abstrata para Hardware de MPSoC; 2009; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Julian José Hilgemberg Pontes

Projeto e Prototipação de Interfaces e Redes Intrachip Não-Síncronas em FPGAs; 2008; 0 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Carlos Adail Scherer Junior

Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: Projeto, Geração e Avaliação; 2007; 0 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rosana Perazzolo Disconzi

Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental; 2007; 0 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Érico Nunes Ferreira Bastos

Mercury: Uma Rede Intra-chip com Topologia Toro 2D e Roteamento Adaptativo; 2006; 148 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Rafael Iankowski Soares

Infra-estrutura e Implementação de Controle de Configurações em Software para Hardware Reconfigurável; 2005; 126 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Eduardo Wenzel Brião

Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual; 2004; 134 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Edson Ifarraguirre Moreno

Modelagem, Descrição e Validação de Redes Intra-chip no Nível de Transação; 2004; 111 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Ewerson Luiz de Souza Carvalho

RSCM - Controlador de Configurações para Sistemas de Hardware Reconfigurável; 2004; 150 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Sheila Moreira Souza

Camadas de Adaptação ATM para Transferência de Dados e Voz; 2003; 151 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Leonardo Dutra Castanheira

Geração de Tráfego Genérica com Aplicação em Redes ATM; 2003; 138 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Delfim Luiz Torok

Projeto Visando a Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet; 2001; 134 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Mara Lúcia Fernandes Carneiro

Síntese Automatizada de Colunas de Destilação: uma abordagem alternativa ao processo de projeto; 1996; 108 f; Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul,; Orientador: Ney Laert Vilar Calazans;

Guilherme Heck

The Impact of Voltage Scaling over Delay Elements with Focus on Post-Silicon Tests; 2018; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Matheus Trevisan Moreira

Asynchronous Circuits: Innovations in Components, Cell Libraries and Design Templates; 2016; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Julian José Hilgemberg Pontes

Soft Error Mitigation in Asynchronous Networks on Chip; 2012; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Edson Ifarraguirre Moreno

Mapeamento e Adaptação de Rotas de Comunicação em Redes em Chip; 2010; 0 f; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rafael Iankowski Soares

Arquiteturas GALS Pipeline para Criptografia Robusta a Ataques DPA e DEMA; 2010; 0 f; Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Cesar Augusto Missio Marcon

Modelos para o Mapeamento de Aplicações em Infra-estruturas de Comunicação Intrachip; 2005; 176 f; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul,; Coorientador: Ney Laert Vilar Calazans;

Carlos Henrique Menezes Oliveira

ASCEnD-FreePDK45: Projeto e Implementação de Uma Biblioteca de Células Aberta para Circuitos Assíncronos; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Guilherme Espindola Medeiros

Evolução da Ferramenta LiChEn de Caracterização de Células para Projeto de Circuitos Assíncronos; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Matheus Gibiluka

Design and Implementation of an Asynchronous NoC Router Using a Transition-Signaling Bundled-Data Protocol; 2013; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Bruno Fin Ferreira e Ismael Luis Heinen

HNPlus ? A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Lucas Bondan, Rodrigo Celso Gobbi e Vinicius Morais Fochi

O PROTOCOLO DE AGREGAÇÃO DE ENLACES LACP: Um Simulador e o Protocolo de Marcação de Pacotes; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Karion Guerra e Luciano de Andrade Corrêa

Sistema Embarcado de Tempo Real para Análise de Vibrações; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Lucas Bondan & Rodrigo Gobbi & Vinicius Fochi

O Protocolo de Agregação de Enlaces LACP: Um Simulador e o Protocolo de Marcação de Pacotes; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Augusto Lange, Vinícius P

Bohrer e Vinícius S; da Silva; Adaptando Sistemas para Operar com Redes Intrachip: Decodificador M-JPEG/HERMES; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Roberto Port de Oliveira

Desenvolvimento do Protocolo IGMP para Switches Ethernet; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Valter Toffolo

Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Matheus Trevisan Moreira

Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Celso Marasca Soccol & Giovani Zucolotto

Implementação do GNU Chess em uma Plataforma Multiprocessada com Arquitetura de Comunicação baseada em Rede Intrachip; 2006; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Marcelo Sarmento

Arquiteturas Auto-reconfiguráveis em Sistemas Digitais; 2001; 97 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

André Duque Madeira

Coloração de Grafos: teoria a aplicações à síntese VLSI; 1998; 129 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Luciano Barbosa Cardoso

COFECO: Conjunto de Ferramentas para o Projeto Integrado de Software e Hardware; 1997; 47 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Fábio Clever Vencato

Xasstuce: Uma Interface Gráfico-Textual para o Ambiente Exploratório de Máquinas de Estados Finitas Asstuce; 1996; 0 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Guilherme Saueressig

MEMCE: Um Algoritmo de Minimização de Estados para o Ambiente Asstuce; 1996; 133 f; Trabalho de Conclusão de Curso; (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rodrigo Nogueira Wuerdig

ASCEnD-DFM: Estudo de Efeitos Elétricos e de Fabricação em Células da Biblioteca ASCEnD; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Gabriel de Castro Costa

CACT - Caracterização e Análise de Células e Circuitos Não Síncronos em Níveis Reduzidos de Tensão de Alimentação; 2016; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Rafael Bittencourt dos Santos

DeCCA28: Desenvolvimento de Circuitos Criptográficos Assíncronos usando a Tecnologia FDSOI de 28nm; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Giovane Vidor Lemos

DeCCA28: Desenvolvimento de Circuitos Criptográficos Assíncronos usando a Tecnologia FDSOI de 28nm; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Guilherme Espindola Medeiros

SAGAS - Avaliação e Projeto de Sincronizadores para Sistemas e Circuitos Assíncronos e/ou GALS; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Araray Atagore Indio Velho

ASCEnD-R ? Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Lucas Santos Copetti

LATRA - Linhas de Atraso Reconfiguráveis para Circuitos Assíncronos; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, BPA-PUCRS; Orientador: Ney Laert Vilar Calazans;

Carlos Henrique Menezes Oliveira

CiA-BiCo: Avaliação Uso de Bibliotecas Convencionais para o Projeto de Circuitos Assíncronos; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Guilherme Trojan

BACA - Benchmarks para Avaliar Circuitos Assíncronos; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, BPA-PUCRS; Orientador: Ney Laert Vilar Calazans;

Ricardo Aquino Guazzelli

ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Gelmar Luiz da Costa

ACiDA - Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Michel Evandro Arendt

ASCEnD-R - Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Matheus Gibiluka

SAGAS - Avaliação e Projeto de Sincronizadores para Sistemas e Circuitos Assíncronos e/ou GALS; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Carlos Henrique Menezes Oliveira

ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos; 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Guilherme Trojan

Investigação Prática de Algoritmos de Criptografia: Versões em software, hardware síncrono e hardware não-síncrono; 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, BPA-PUCRS; Orientador: Ney Laert Vilar Calazans;

Carlos Henrique Menezes Oliveira

ACiDA ? Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos; 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Ricardo Cademartori Porto

ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline; 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Ricardo Aquino Guazzelli

Geração Automática de Redes Intrachip GALS no Ambiente ATLAS; 2011; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Matheus Gibiluka

DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos; 2011; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Wagner Santos Siqueira Prates

Porte da Biblioteca ASCEnD de Componentes Assíncronos para Diferentes Tecnologias; 2011; Iniciação Científica; (Graduando em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Bruno Scherer Oliveira

BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA; 2010; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Ismael Luís Heinen

ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas; 2010; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Carlos Rafael Batista Santos

Circuitos Assíncronos para comunicação Intrachip; 2009; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Marco Túlio Gonçalves Martins

Inserção de NoCs Não-Síncronas no Ambiente ATLAS; 2008; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

Matheus Trevisan Moreira

Projeto de Sistemas Digitais utilizando a Metodologia GALS; 2007; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Gerson Scartezzini

Integração do Fluxo de Projeto de Redes com Topologia Toro no Arcabouço Atlas; 2006; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Ney Laert Vilar Calazans;

William Losina Brandão

Implementação da Rede Intra-chip Hermes em Circuito Integrado e Integração à Plataforma Fênix; 2005; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Celso Marasca Soccol

Implementação de "wrappers" de comunicação entre IPs e a rede intrachip Hermes; 2005; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Giovani Zucolotto

Um ambiente de verificação para uma NoC 3x3 e testes da NoC; 2005; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rafael Rauter Herescu

Suporte ao desenvolvimento da NoC Hermes: cossimulação e certificação de interfaces OCP-IP; 2005; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Taciano Ares Rodolfo

Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC; 2004; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Frederico Bartz Möller

Design Frameworks and Configuration Controllers for Dynamic and Partial Reconfiguration; 2004; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Karine de Pinho Peralta

Integração da ferramenta NoCGen ao ambiente Maia de redes intrachip; 2004; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rodrigo Wustro Wertonge

Projeto, prototipação e implementação de redes de comunicação intra-chip para a plataforma Fênix; 2004; Iniciação Científica; (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Daniel Borges

Administração de recursos computacionais do laboratório GAPH; 2002; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Luís Henrique Leal Ries

Projeto de Sistemas deTelecomunicação - Especificação, Validação e Prototipação; 2001; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Luís Henrique Leal Ries

SDL - Uma Linguagem de Especificação de Sistemas; 2001; 35 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Guilherme Antônio Anzilago Tesser

Prototipação de um IP Soft Core MAC Ethernet; 2001; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Juliano Cardoso Vacaro

Prototipação de um IP Soft Core MAC Ethernet; 2001; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Katherine Beserra Quintans

A implementação de algoritmos de classificação em hardware: o estudo de caso quicksort; 2000; 0 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Patrick Renan Bernardes Maestri

Implementação e Comparação de Processadores em Hardware Reconfigurável; 2000; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Daniel Carvalho Liedke

Ferramentas de apoio ao desenvolvimento de software básico para processadores hipotéticos; 1999; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Katherine Beserra Quintans

SHRIMP-I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware; 1999; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Daniel Carvalho Liedke

Implementação da Arquitetura Cleópatra na Plataforma de Prototipação XS40 - XStend; 1999; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Giovani Ragazzon

KROC-DSP: compilador occam2 para processador de sinais; 1999; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Felipe Barp Neuwald

KROC-DSP: compilador occam2 para processador de sinais; 1999; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Giovani Ragazzon

KROC-DSP: compilador occam2 para processador de sinais; 1998; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Luciano Soares Minuzzi

Implementação de Circuitos Digitais Assíncronos sobre FPGAs; 1997; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

André Duque Madeira

Decomposição Funcional de ISFSMs para Implementação sobre FPGAs; 1997; 1 f; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Sandro Augusto Cardoso

KROC-PC: compilador occam2 para computadores padrão IBM-PC; 1997; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Marco Antonio Ghidini

Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação; 1996; 1 f; Iniciação Científica; (Graduando em Engenharia Química) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Cícero Zanoni

Síntese Lógica Seqüencial para FPGAs; 1995; Iniciação Científica; (Graduando em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Andréa Biazus Fagherazzi

Sintese Lógica Seqüencial com BDDs; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Luciano Soares Minuzzi

Occam, o simulador Spoc e o compilador Kroc; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Luciano Barbosa Cardoso

Extensão do Programa Asstuce para um Codificador Booleano Geral e Implementação de Circuitos Protótipos; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Liliane Lisboa Paim

Integração de Ferramentas em Frameworks e Desenvolvimento de Interface Gráfica para o Programa Asstuce; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Mauro Cristiano Pinheiro da Silva

Desenvolvimento de Interface Gráfica para o Programa Asstuce; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rodrigo Rafael Villarreal Goulart

Desenvolvimento, Aperfeiçoamento e Comparação de Ferramentas de Projeto Sequencial Lógico para FPGAs; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Rodrigo da Silva Radaieski

Ferramentas de Projeto Sequencial Lógico para FPGAs; 1995; Iniciação Científica; (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ney Laert Vilar Calazans;

Paulo Cesar Ramos da Silva

Análise de Desempenho de Métodos Computacionais de Otimização no Projeto de Processo Químicos; 1994; 1 f; Iniciação Científica; (Graduando em Engenharia Química) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Ney Laert Vilar Calazans;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • MOREIRA, M. T. ; BEEREL, P. A. ; SARTORI, M. L. L. ; CALAZANS, N. L. V. . NCL Synthesis With Conventional EDA Tools: Technology Mapping and Optimization. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS , p. 1-13, 2018.

  • SINGHVI, AJAY ; MOREIRA, M. T. ; TADROS, RAMY N. ; CALAZANS, N. L. V. ; BEEREL, PETER A. . A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits. ACM Journal on Emerging Technologies in Computing Systems , v. 13, p. 1-23, 2017.

  • JOHANN FILHO, S. ; MOREIRA, M. T. ; HECK, L. S. ; CALAZANS, N. L. V. ; HESSEL, F. P. . A processor for IoT applications: An assessment of design space and trade-offs. Microprocessors and Microsystems , v. 42, p. 156-164, 2016.

  • TADROS, RAMY N. ; HUA, WEIZHE ; MOREIRA, M. T. ; CALAZANS, N. L. V. ; BEEREL, PETER A. . A Low Power, Low Area Error Detecting Latch for Resilient Architectures in 28nm FDSOI. IEEE Transactions on Circuits and Systems. II, Express Briefs , v. 99, p. 1-1, 2016.

  • ZHANG, YANG ; HECK, LEANDRO S. ; MOREIRA, M. T. ; ZAR, DAVID ; BREUER, MELVIN A. ; CALAZANS, N. L. V. ; BEEREL, PETER A. . Testable MUTEX Design. IEEE Transactions on Circuits and Systems. I, Regular Papers (Print) , v. PP, p. 1-12, 2016.

  • HECK, GUILHERME ; HECK, LEANDRO S. ; MOREIRA, MATHEUS T. ; MORAES, Fernando G. ; CALAZANS, NEY L. V. . A new local clock generator for globally asynchronous locally synchronous MPSoCs. Analog Integrated Circuits and Signal Processing , v. 89, p. 631-640, 2016.

  • MOREIRA, MATHEUS TREVISAN ; ARENDT, MICHEL ; MORAES, Fernando Gehm ; CALAZANS, NEY LAERT VILAR . Static Differential NCL Gates: Toward Low Power. IEEE Transactions on Circuits and Systems. II, Express Briefs , v. 62, p. 563-567, 2015.

  • CALAZANS, N. L. V. ; CARARA, Everton Alceu ; MORAES, F. G. . Differentiated Communication Services for NoC-Based MPSoCs. IEEE Transactions on Computers (Print) , v. 63, p. 595-608, 2014.

  • PEREZ, TACIANO ; CALAZANS, NEY LAERT VILAR ; DE ROSE, CÉSAR A.F. . System-level impacts of persistent main memory using a search engine. MICROELECTRONICS JOURNAL , v. 45, p. 211-216, 2014.

  • MOREIRA, MATHEUS TREVISAN ; TROJAN, GUILHERME ; MORAES, Fernando Gehm ; CALAZANS, NEY LAERT VILAR . Spatially Distributed Dual-Spacer Null Convention Logic Design. Journal of Low Power Electronics (Print) , v. 10, p. 313-320, 2014.

  • MORENO, Edson ; WEBBER, THAIS ; Marcon, César ; MORAES, FERNANDO ; Calazans, Ney . MoNoC: A monitored network on chip with path adaptation mechanism. Journal of Systems Architecture , v. 60, p. 783-795, 2014.

  • MOREIRA, MATHEUS TREVISAN ; MORAES, Fernando Gehm ; CALAZANS, NEY LAERT VILAR . Beware the Dynamic C-Element. IEEE Transactions on Very Large Scale Integration (VLSI) Systems , v. 22, p. 1644-1647, 2014.

  • SOARES, Rafael Iankowski ; Calazans, Ney ; LOMNE, V. ; DEHBAOUI, A. ; MAURINE, P. ; TORRES, Lionel . A GALS Pipeline DES Architecture to Increase Robustness against CPA and CEMA Attacks. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 6, p. 25-34, 2011.

  • SOARES, Rafael ; CALAZANS, N. L. V. ; MORAES, Fernando Gehm ; TORRES, Lionel ; MAURINE, P. . A Robust Architectural Approach for Cryptographic Algorithms using GALS Pipelines. IEEE Design & Test of Computers (Print) , v. 28, p. 62-71, 2011.

  • Marcon, César ; Calazans, Ney ; MORENO, Edson ; Susin, Altamiro . CAFES: A framework for intrachip application modeling and communication architecture design. Journal of Parallel and Distributed Computing (Print) , v. 71, p. 714-728, 2011.

  • CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Dynamic Task Mapping for MPSoCs. IEEE Design & Test of Computers (Print) , v. 27, p. 26-35, 2010.

  • LOMNE, V. ; DEHBAOUI, A. ; ORDAS, Thomas ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. ; MORAES, F. G. . Secure Triple Track Logic Robustness against Differential Power and Electromagnetic Analyses. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 4, p. 20-28, 2009.

  • TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Buffer Sizing for Multimedia Flows in Packet-Switching NoCs. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 3, p. 146-156, 2008.

  • CARARA, Everton Alceu ; CALAZANS, N. L. V. ; MORAES, F. G. . A New Router Architecture for High-Performance Intrachip Networks. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 3, p. 123-131, 2008.

  • MARCON, César Augusto Missio ; MORENO, Edson ; CALAZANS, N. L. V. ; MORAES, F. G. . Comparison of network-on-chip mapping algorithms targeting low energy consumption. IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online)) , v. 2, p. 471-482, 2008.

  • MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; MORAES, F. G. . Design and Prototyping of an SDH-E1 Mapper Soft-core. Revista da Sociedade Brasileira de Telecomunicações , Campinas, v. 20, n.2, p. 74-82, 2005.

  • PALMA, J. C. S. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Core Communication Interface for FPGAs. JICS. Journal of Integrated Circuits and Systems , Porto Alegre, v. 1, n.1, p. 44-51, 2004.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. . HERMES: an infrastructure for low area overhead packet-switching networks on chip. INTEGRATION-THE VLSI JOURNAL , Amsterdam, v. 38, n.1, p. 69-93, 2004.

  • CAPPELATTI, Ewerton Artur ; MORAES, F. G. ; CALAZANS, N. L. V. ; OLIVEIRA, Leandro Augusto de . Barramento de alto desempenho para interação software/hardware. Revista Tecnologia e Tendências , Novo Hamburgo - RS, v. 3, n.1, p. 7-18, 2004.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; MARCON, César Augusto Missio ; MESQUITA, Daniel ; PALMA, J. C. S. ; BLAUTH, Vitor Hugo . Design and prototyping of an E1 Drop_Insert soft core. IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print)) , Londres, v. 150, n.4, p. 239, 2003.

  • CALAZANS, N. L. V. ; MORAES, F. G. . Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses. IEEE Transactions on Education , Piscataway, v. 44, n.2, p. 109-119, 2001.

  • CALAZANS, N. L. V. ; MORAES, F. G. ; TOROK, D. L. ; ANDREOLI, A. V. . Projeto para Prototipação de um IP Soft Core MAC Ethernet. Revista de Informática Teórica e Aplicada , Porto Alegre, v. 8, n.1, p. 23-41, 2001.

  • CALAZANS, N. L. V. . Projeto Lógico Automatizado de Sistemas Digitais Seqüenciais. 1. ed. Rio de Janeiro: Imprinta Gráfica e Editora Ltda - UFRJ, 1998. 342p .

  • CALAZANS, N. L. V. . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Jih-Sheng Shen and Pao-Ann Hsiung. (Org.). Dynamic Reconfigurable Network-on-chip Design: Innovation for Computational Processing and Communication. Hershey, PA: IGI Global, 2010, v. , p. -.

  • MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Rate-based Scheduling Police for QoS Flows in Networks on Chip. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on a Chip. Dordrecht: Springer, 2009, v. 291, p. 109-130.

  • MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; MORAES, F. G. ; SUSIN, Altamiro Amadeu ; REIS, Ricardo Augusto da Luz . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: Ricardo Augusto da Luz Reis, Adam Osseiran, Hans-Joerg Pfleiderer. (Org.). VLSI-SoC: From Systems to Silicon. Dordrecht: Springer, 2007, v. 240, p. 179-194.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; MÖLLER, Leandro Heleno ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza . Dynamic and Partial Reconfiguration in FPGA SoCs: requirements tools and a case study. In: Patrick Lysaght; Wolfgang Rosenstiel. (Org.). New Algorithms, Architectures and Applications for Reconfigurable Computing. Dordrecht: Springer, 2005, v. 1, p. 157-168.

  • CALAZANS, N. L. V. ; MORAES, F. G. ; QUINTANS, K. B. ; NEUWALD, F. B. . Accelerating Sorting through the Use of Reconfigurable Hardware. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 30-35.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; FERREIRA, Ewerton Hofler ; LIEDKE, D. C. . Implementação Eficiente de uma Arquitetura Load/Store em VHDL. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 2-13.

  • WUERDIG, RODRIGO N. ; SARTORI, MARCOS L. L. ; CALAZANS, NEY L. V. . Asynchronous Quasi-Random Number Generator: Taking Advantage of PVT Variations. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019. p. 137-140.

  • SARTORI, M. L. L. ; WUERDIG, R. N. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . Pulsar: Constraining QDI Circuits Cycle Time Using Traditional EDA Tools. In: 25th IEEE International Symposium on Asynchronous Circuits and Systems, 2019, Hirosaki. ASYNC´19. Los Alamitos: IEEE Computer Society, 2019. v. 1. p. 114-123.

  • MOREIRA, L. C. ; FONTEBASSO NETO, J. ; OLIVEIRA, W. S. ; FERAUCHE, T. ; HECK, G. ; CALAZANS, N. L. V. ; MORAES, F. G. . An IR-UWB pulse generator using PAM modulation with adaptive PSD in 130nm CMOS process. In: 32nd Symposium on Integrated Circuits and Systems Design, 2019, São Paulo. SBCCI'19, 2019.

  • GUAZZELLI, R. A. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . A Comparison of Asynchronous QDI Templates Using Static Logic. In: IEEE Latin American Symposium on Circuits and Systems, 2017, Bariloche. LASCAS, 2017.

  • GUAZZELLI, R. A. ; LAU NETO, W. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . Sleep Convention Logic Isochronic Fork: an Analysis. In: 30th Symposium on Integrated Circuits and Systems Design, 2017, Fortaleza. SBCCI`17, 2017.

  • JURACY, L. R. ; LAZZAROTTO, F. B. ; PIGATTO, D. V. ; CALAZANS, N. L. V. ; MORAES, F. G. . XGT4: an Industrial Grade, Open Source Tester for Multi-Gigabit Networks. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS´17, 2017.

  • HECK, L. S. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . Hardening C-elements Against Metastability. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS'17, 2017.

  • SARTORI, M. L. L. ; CALAZANS, N. L. V. . Go Functional Model for a RISC-V Asynchronous Organization - ARV. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS'17, 2017.

  • BORTOLON, F. ; GIBILUKA, M. ; JOHANN FILHO, S. ; BAMPI, S. ; CALAZANS, N. L. V. ; HESSEL, F. P. ; MOREIRA, M. T. . Design and Analysis of the HF-RISC Processor Targeting Voltage Scaling Applications. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizante. Proceedings of the 29th SBCCI 2016, 2016. p. 1-6.

  • GIBILUKA, M. ; MOREIRA, M. T. ; LAU NETO, W. ; CALAZANS, N. L. V. . A Standard Cell Characterization Flow for Voltage Scaling Operation. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. Proceedings of the 29th SBCCI 2016, 2016. p. 1-6.

  • OLIVEIRA, C. H. M. ; MOREIRA, M. T. ; GUAZZELLI, R. A. ; CALAZANS, N. L. V. . ASCEnD-FreePDK45: An Open Source StandardCell Library for Asynchronous Design. In: IEEE International Conference on Electronics: Circuits and Systems (ICECS), 2016, Mönaco. Proceedings of the 23rd ICECS 2016, 2016. p. 1-4.

  • JOHANN FILHO, S. ; MOREIRA, M. T. ; CALAZANS, N. L. V. ; HESSEL, F. P. . The HF-RISC Processor: Performance Assessment. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2016, Florianópolis. Proceedings of the 7th LASCAS 2016, 2016. p. 1-4.

  • TADROS, R. N. ; HUA, W. ; GIBILUKA, M. ; MOREIRA, M. T. ; CALAZANS, N. L. V. ; BEEREL, P. A. . Analysis and Design of Delay Lines for Dynamic Voltage Scaling Applications. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2016, Porto Alegre. Proceedings of the 22nd ASYNC 2016, 2016. p. 11-18.

  • BEEREL, P. A. ; CALAZANS, N. L. V. . A Path Towards Average-Case Silicon via Asynchronous Resilient Bundled-data Design. In: European Conference on Circuit Theory and Design (ECCTD), 2015, Trondheim. Proceedings of the 22nd ECCTD 2015, 2015. p. 1-4.

  • HECK, G. ; HECK, L. S. ; MOREIRA, M. T. ; MORAES, F. G. ; CALAZANS, N. L. V. . A Digitally Controlled Oscillator for Fine-Grained Local Clock Generators in MPSoCs. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2015, Montevideo. Proceedings of the 6th LASCAS 2015, 2015. p. 1-4.

  • HECK, G. ; HECK, L. S. ; SINGHVI, A. ; MOREIRA, M. T. ; CALAZANS, N. L. V. ; BEEREL, P. A. . Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits. In: International Conference on VLSI Design (VLSID), 2015, Bangalore. Proceedings of the 28th VLSID 2015, 2015. p. 321-326.

  • HAND, D. ; MOREIRA, M. T. ; HUANG, H. ; CHEN, D. ; BUTZKE, F. ; LI, Z. ; GIBILUKA, M. ; BREUER, M. ; CALAZANS, N. L. V. ; BEEREL, P. A. . Blade - A Timing Violation Resilient Asynchronous Template. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 21-28.

  • HAND, D. ; HUANG, H. ; CHENG, B. ; ZHANG, Y. ; MOREIRA, M. T. ; BREUER, M. ; CALAZANS, N. L. V. ; BEEREL, P. A. . Performance Optimization and Analysis of Blade Designs Under Delay Variability. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 61-68.

  • GIBILUKA, M. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework. In: EUROMICRO Conference on Digital System Design (DSD), 2015, Funchal. Proceedings of the 18th DSD 2015, 2015. p. 79-86.

  • GIBILUKA, M. ; MOREIRA, M. T. ; MORAES, F. G. ; CALAZANS, N. L. V. . BAT-Hermes: A Transition-Signaling Bundled-Data NoC Router. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2015, Montevideo. Proceedings of the 6th LASCAS 2015, 2015. p. 1-4.

  • MOREIRA, M. T. ; HAND, D. ; BEEREL, P. A. ; CALAZANS, N. L. V. . TDTB Error Detecting Latches: Timing Violation Sensitivity Analysis and Optimization. In: IEEE International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Proceedings of the 16th ISQED 2015, 2015. p. 379-383.

  • MOREIRA, M. T. ; PONTES, J. J. H. ; CALAZANS, N. L. V. . Tradeoffs Between RTO and RTZ in WCHB QDI Asynchronous Design. In: IEEE International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Proceedings of the 15th ISQED 2014, 2014. p. 692-699.

  • GUAZZELLI, R. A. ; MORAES, F. G. ; CALAZANS, N. L. V. ; MOREIRA, M. T. . SDDS-NCL Design: Analysis of Supply Voltage Scaling. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2015, Salvador. Proceedings of the 28th SBCCI 2015, 2015. p. 2-8.

  • SINGHVI, A. ; MOREIRA, M. T. ; TADROS, R. N. ; CALAZANS, N. L. V. ; BEEREL, P. A. . A Fine-Grained, Uniform, Energy-Efficient Delay Element for FD-SOI Technologies. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. Proceedings of the ISVLSI 2015, 2015. p. 1-6.

  • ZHANG, Y. ; HECK, L. S. ; MOREIRA, M. T. ; ZAR, D. M. ; BREUER, M. ; CALAZANS, N. L. V. ; BEEREL, P. A. . Design and Analysis of Testable Mutual Exclusion Elements. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 124-131.

  • MORENO, E. I. ; SANTOS, T. C. W. ; MARCON, C. A. M. ; Moraes, F. G. ; CALAZANS, N. L. V. . A Monitored NoC with Runtime Path Adaptation. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne. Proceedings of the 47th ISCAS 2014, 2014. p. 1965-1968.

  • GUAZZELLI, R. A. ; HECK, G. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . Schmitt Trigger on Output Inverters of NCL Gates for Soft Error Hardening: is it Enough?. In: IEEE Latin American Test Workshop (LATW), 2014, Fortaleza. Proceedings of the 15th LATW 2014, 2014. p. 1-5.

  • MOREIRA, M. T. ; ARENDT, M. E. ; GUAZZELLI, R. A. ; CALAZANS, N. L. V. . A New CMOS Topology for Low-Voltage Null Convention Logic Gates Design. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 93-100.

  • MOREIRA, M. T. ; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, R. A. L. ; CALAZANS, N. L. V. . Automated Synthesis of Cell Libraries for Asynchronous Circuits. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2014, Aracaju. Proceedings of the 27th SBCCI 2014, 2014. p. 183-188.

  • MOREIRA, M. T. ; GUAZZELLI, R. A. ; HECK, G. ; CALAZANS, N. L. V. . Hardening QDI Circuits Against Transient Faults Using Delay-Insensitive Maxterm Synthesis. In: ACM Great Lakes Symposium on VLSI (GLSVLSI), 2014, Houston. Proceedings of the 24th GLSVLSI 2014, 2014. p. 3-8.

  • MOREIRA, M. T. ; SILVA, A. N. ; MARTINS, M. G. A. ; REIS, A. I. ; RIBAS, R. P. ; CALAZANS, N. L. V. . Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 53-60.

  • ZIESEMER JR., A. ; REIS, R. A. L. ; MOREIRA, M. T. ; ARENDT, M. E. ; CALAZANS, N. L. V. . Automatic Layout Synthesis with ASTRAN Applied to Asynchronous Cells. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2014, Santiago. Proceedings of the 5th LASCAS 2014, 2014. p. 1-4.

  • FERREIRA, B. F. ; CALAZANS, N. L. V. . A Flexible Soft IP Core for Standard Implementations of Elliptic Curve Cryptography in Hardware. In: IEEE International Conference on Electronics: Circuits and Systems (ICECS), 2013, Dubai. Proceedings of the 20th ICECS 2013, 2013. p. 577-580.

  • MOREIRA, M. T. ; OLIVEIRA, B. S. ; MORAES, F. G. ; CALAZANS, N. L. V. . Charge Sharing Aware NCL Gates Design. In: IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT), 2013, New York. Proceedings of the DFTS 2013, 2013. p. 212-217.

  • MOREIRA, M. T. ; MAGALHAES, F. G. ; HESSEL, F. P. ; CALAZANS, N. L. V. . BaBaNoC: An Asynchronous Network-on-Chip Described in Balsa. In: International Workshop on Rapid System Prototyping (RSP), 2013, Montreal. Proceedings of the 24th RSP 2013, 2013. p. 37-43.

  • MOREIRA, M. T. ; OLIVEIRA, C. H. M. ; PORTO, R. C. ; CALAZANS, N. L. V. . Design of NCL Gates with the ASCEnD Flow. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2013, Cuzco. Proceedings of the 4th LASCAS 2013, 2013. p. 1-6.

  • MOREIRA, M. T. ; CALAZANS, N. L. V. . Design of Standard-Cell Libraries for Asynchronous Circuits with the ASCEnD Flow. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. Proceedings of the ISVLSI 2013, 2013. p. 1-2.

  • MOREIRA, M. T. ; OLIVEIRA, C. H. M. ; CALAZANS, N. L. V. ; OST, L. C. . LiChEn: Automated Electrical Characterization of Asynchronous Standard Cell Libraries. In: EUROMICRO Conference on Digital System Design (DSD), 2013, Santander. Proceedings of the 16th DSD 2013, 2013. p. 933-940.

  • MOREIRA, M. T. ; OLIVEIRA, C. H. M. ; PORTO, R. C. ; CALAZANS, N. L. V. . NCL+: Return-to-One Null Convention Logic. In: IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2013, Columbus. Proceedings of the 56th MWSCAS 2013, 2013. p. 836-839.

  • MOREIRA, M. T. ; CALAZANS, N. L. V. . Voltage Scaling on C-Elements: A Speed, Power and Energy Efficiency Analysis. In: International Conference on Computer Design (ICCD), 2013, Asheville. Proceedings of the 31st ICCD 2013, 2013. p. 329-334.

  • PONTES, J. J. H. ; CALAZANS, N. L. V. ; VIVET, P. . H2A: A Hardened Asynchronous Network on Chip. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. Proceedings of the 26th SBCCI 2013, 2013. p. 1-6.

  • PONTES, J. J. H. ; CALAZANS, N. L. V. ; VIVET, P. . Parity Check for m-of-n Delay Insensitive Codes. In: IEEE International On-Line Testing Symposium (IOLTS), 2013, Chania. Proceedings of the 19th IOLTS 2013, 2013. p. 157-162.

  • SOUZA, Y. G. ; MOREIRA, M. T. ; BRAHM, L. ; SANTOS, T. C. W. ; CALAZANS, N. L. V. ; MARCON, C. A. M. . Lasio 3D NoC Vertical Links Serialization: Evaluation of Latency and Buffer Occupancy. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. Proceedings of the 26th SBCCI 2013, 2013. p. 1-6.

  • AMORY, A. M. ; MOREIRA, M. T. ; CALAZANS, N. L. V. ; MORAES, F. G. ; LAZZARI, C. ; LUBASZEWSKI, M. S. . Evaluating the Scalability of Test Buses. In: International Symposium on System-on-Chip (SOC), 2013, Tampere. Proceedings of the 15th SOC 2013, 2013. p. 1-6.

  • PONTES, J. ; Calazans, N. ; VIVET, P. . An accurate Single Event Effect digital design flow for reliable system level design. In: 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE 2012), 2012, Dresden. 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE). v. 1. p. 224-229.

  • PEREZ, TACIANO ; CALAZANS, NEY LAERT VILAR ; DE ROSE, CESAR A. F. . A preliminary study on system-level impact of persistent main memory. In: 2012 13th International Symposium on Quality Electronic Design (ISQED), 2012, Santa Clara. Thirteenth International Symposium on Quality Electronic Design (ISQED). v. 1. p. 84-90.

  • MOREIRA, MATHEUS ; OLIVEIRA, BRUNO ; MORAES, FERNANDO ; Calazans, Ney . Impact of C-elements in asynchronous circuits. In: 2012 13th International Symposium on Quality Electronic Design (ISQED), 2012, Santa Clara. Thirteenth International Symposium on Quality Electronic Design (ISQED). v. 1. p. 437-444.

  • HECK, G. ; GUAZZELLI, R. ; MORAES, F. ; Calazans, N. ; SOARES, R. . HardNoC: A platform to validate networks on chip through FPGA prototyping. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. v. 1. p. 1-20.

  • PONTES, JULIAN ; Calazans, Ney ; VIVET, PASCAL . Adding Temporal Redundancy to Delay Insensitive Codes to Mitigate Single Event Effects. In: 2012 18th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2012, Kgs. Lyngby. 2012 IEEE 18th International Symposium on Asynchronous Circuits and Systems. v. 1. p. 142-149.

  • DA ROSA, THIAGO RAUPP ; LARREA, VIVIAN ; Calazans, Ney ; MORAES, Fernando Gehm . Power consumption reduction in MPSoCs through DFS. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1.

  • MOREIRA, MATHEUS T. ; GUAZZELLI, RICARDO A. ; CALAZANS, NEY L. V. . Return-to-one protocol for reducing static power in C-elements of QDI circuits employing m-of-n codes. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1.

  • PETRY, CARLOS A. ; WACHTER, EDUARDO W. ; DE CASTILHOS, GUILHERME M. ; MORAES, FERNANDO G. ; CALAZANS, NEY L. V. . A spectrum of MPSoC models for design space exploration and its use. In: 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP), 2012, Tampere. 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP). v. 1. p. 30.

  • MOREIRA, MATHEUS T. ; GUAZZELLI, RICARDO A. ; CALAZANS, NEY L. V. . Return-to-One DIMS logic on 4-phase m-of-n asynchronous circuits. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 669-672.

  • MORAES, FERNANDO ; MOREIRA, MATHEUS ; LUCAS, CARLO ; CORREA, DAIRAN ; CARDOSO, DOUGLAS ; MAGNAGUAGNO, MAURICIO ; CASTILHOS, GUILHERME ; Calazans, Ney . A generic FPGA emulation framework. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 233-236.

  • MOREIRA, MATHEUS T. ; CALAZANS, NEY L. V. . Electrical characterization of a C-Element with LiChEn. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 583-585.

  • BENFICA, JULIANO ; POEHLS, LETICIA BOLZANI ; VARGAS, FABIAN ; LIPOVETZKY, JOSE ; LUTENBERG, ARIEL ; GARCIA, SEBASTIAN E. ; GATTI, EDMUNDO ; HERNANDEZ, FERNANDO ; CALAZANS, NEY L. V. . Configurable platform for IC combined tests of total-ionizing dose radiation and electromagnetic immunity. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.

  • MORENO, EDSON I. ; MARCON, CESAR A. M. ; CALAZANS, NEYL V. ; MORAES, FERNANDO G. . Arbitration and routing impact on NoC design. In: 2011 22nd IEEE International Symposium on Rapid System Prototyping (RSP), 2011, Karlsruhe. 2011 22nd IEEE International Symposium on Rapid System Prototyping. p. 193.

  • ROSA, THIAGO RAUPP DA ; GUINDANI, GUILHERME ; CARDOSO, DOUGLAS ; CALAZANS, NEY LAERT VILAR ; MORAES, Fernando Gehm . A self-adaptable distributed DFS scheme for NoC-based MPSoCs. In: the 24th symposium, 2011, João Pessoa. Proceedings of the 24th symposium on Integrated circuits and systems design - SBCCI '11. New York: ACM Press. v. 1. p. 203-208.

  • MOREIRA, MATHEUS ; OLIVEIRA, BRUNO ; PONTES, JULIAN ; Calazans, Ney . A 65nm standard cell set and flow dedicated to automated asynchronous circuits design. In: 2011 IEEE 24th International SOC Conference (SOCC), 2011, Taipei. 2011 IEEE International SOC Conference. v. 1. p. 99-104.

  • MOREIRA, MATHEUS ; OLIVEIRA, BRUNO ; PONTES, JULIAN ; MORAES, FERNANDO ; Calazans, Ney . Adapting a C-element design flow for low power. In: 2011 18th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2011), 2011, Beirut. 2011 18th IEEE International Conference on Electronics, Circuits, and Systems. v. 1. p. 45-48.

  • BENFICA, J. ; BOLZANI POEHLS, L. M. ; VARGAS, F. ; LIPOVETZKY, J. ; LUTENBERG, A. ; GARCIA, S. E. ; GATTI, E. ; HERNANDEZ, F. ; CALAZANS, N. L. V. . Evaluating the use of a platform for combined tests of total ionizing dose radiation and Electromagnetic immunity. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 473.

  • SOARES, Rafael Iankowski ; CALAZANS, NEY LAERT VILAR ; LOMNÉ, VICTOR ; DEHBAOUI, AMINE ; Maurine, Philippe ; TORRES, Lionel . A GALS pipeline DES architecture to increase robustness against DPA and DEMA attacks. In: the 23rd symposium, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI '10. New York: ACM Press. v. 1. p. 115-120.

  • TEDESCO, Leonel Pablo ; ROSA, THIAGO ; CLERMIDY, FABIEN ; Calazans, Ney ; MORAES, Fernando Gehm . Implementation and evaluation of a congestion aware routing algorithm for networks-on-chip. In: the 23rd symposium, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI '10. New York: ACM Press. v. 1. p. 91-96.

  • PONTES, Julian José Hilgemberg ; MOREIRA, M. T. ; MORAES, F. G. ; CALAZANS, N. L. V. . Hermes-A - An Asynchronous NoC Router with Distributed Routing. In: International Workshop on Power and Timing Modeling, Optimization and Simulation, 2010, Grenoble. PATMOS 2010. Heidelberg: Springer, LNCS 6448, 2010. p. 150-159.

  • PONTES, JULIAN J. H. ; MOREIRA, MATHEUS T. ; MORAES, FERNANDO G. ; CALAZANS, NEY L. V. . Hermes-AA: A 65nm asynchronous NoC router with adaptive routing. In: 2010 IEEE International SOC Conference (SOCC), 2010, Las Vegas. 23rd IEEE International SOC Conference. v. 1. p. 493-498.

  • LOMNE, V. ; MAURINE, P. ; TORRES, L. ; ROBERT, M. ; SOARES, R. ; Calazans, N. . Evaluation on FPGA of triple rail logic robustness against DPA and DEMA. In: 2009 Design, Automation & Test in Europe Conference & Exhibition (DATE'09), 2009, Nice. 2009 Design, Automation & Test in Europe Conference & Exhibition. v. 1. p. 634-639.

  • CARARA, EVERTON A. ; DE OLIVEIRA, ROBERTO P. ; CALAZANS, NEY L. V. ; MORAES, FERNANDO G. . HeMPS - a framework for NoC-based MPSoC generation. In: 2009 IEEE International Symposium on Circuits and Systems ISCAS 2009, 2009, Taipei. 2009 IEEE International Symposium on Circuits and Systems. p. 1345.

  • CARVALHO, EWERSON ; Calazans, Ney ; MORAES, FERNANDO . Investigating runtime task mapping for NoC-based multiprocessor SoCs. In: 2009 17th IFIP International Conference on Very Large Scale Integration (VLSISoC), 2009, Florianopolis. 2009 17th IFIP International Conference on Very Large Scale Integration (VLSI-SoC). p. 71.

  • CARARA, EVERTON ; Calazans, Ney ; MORAES, FERNANDO . Managing QoS flows at task level in NoC-based MPSoCs. In: 2009 17th IFIP International Conference on Very Large Scale Integration (VLSISoC), 2009, Florianopolis. 2009 17th IFIP International Conference on Very Large Scale Integration (VLSI-SoC). p. 133.

  • RODOLFO, Taciano Ares ; CALAZANS, N. L. V. ; MORAES, F. G. . Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun. Reconfig´09. Los Alamitos, CA: IEEE Computer Society, 2009. v. 1. p. 24-29.

  • GUINDANI, G. M. ; CALAZANS, N. L. V. ; MORAES, F. G. . A 10 Gbps OTN Framer Implementation Targeting FPGA Devices. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun. Reconfig´09. Los Alamitos, CA: IEEE Computer Society, 2009. v. 1. p. 30-35.

  • CARVALHO, EWERSON ; MARCON, CESAR ; Calazans, Ney ; MORAES, FERNANDO . Evaluation of static and dynamic task mapping algorithms in NoC-based MPSoCs. In: 2009 International Symposium on SystemonChip SOC, 2009, Tampere. 2009 International Symposium on System-on-Chip. v. 1. p. 087-90.

  • PONTES, JULIAN ; MOREIRA, MATHEUS ; Soares, Rafael ; Calazans, Ney . Hermes-GLP: A GALS Network on Chip Router with Power Control Techniques. In: , 2008, Montpellier. . v. 1. p. 347-352.

  • MORENO, Edson Ifarraguirre ; POPOVICI, K. ; CALAZANS, N. L. V. ; JERRAYA, A. A. . Integrating Abstract NoC Models within MPSoC Design. In: 18th Annual IEEE/IFIP International Symposium on Rapid Systems Prototyping, 2008, Monterrey. RSP 2008, 2008. p. 65-71.

  • MORAES, F. G. ; CARARA, Everton Alceu ; PIGATTO, D. V. ; CALAZANS, N. L. V. . MOTIM ? an Industrial Application Using NOCs. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado. SBCCI 2008. New York: ACM, 2008. v. 1. p. 182-187.

  • SOARES, Rafael Iankowski ; LOMNE, V. ; TORRES, Lionel ; MAURINE, P. ; CALAZANS, N. L. V. ; ROBERT, Michel . Prototyping a Triple Track Logic Robustness against DPA. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado. SBCCI 2008. Ney York: ACM, 2008. v. 1. p. 193-198.

  • LOMNÉ, VICTOR ; ORDAS, Thomas ; Maurine, Philippe ; TORRES, Lionel ; ROBERT, Michel ; Soares, Rafael ; Calazans, Ney . Triple Rail Logic Robustness against DPA. In: 2008 International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2008, Cancun. 2008 International Conference on Reconfigurable Computing and FPGAs. v. 1. p. 415-420.

  • CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Heuristics for Dynamic Task Mapping in NoC-based Heterogeneous MPSoCs. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre. RSP 2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. v. 1. p. 34-40.

  • CARUSO, Luís Carlos Mieres ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; CALAZANS, N. L. V. ; MORAES, F. G. . SPP-NIDS - A Sea of Processors Platform for Network Intrusion Detection Systems. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre. RSP2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. p. 27-33.

  • TEDESCO, LEONEL ; MORAES, FERNANDO ; Calazans, Ney . Buffer sizing for QoS flows in wormhole packet switching NoCs. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. v. 1. p. 99-104.

  • MARCON, César Augusto Missio ; MORENO, Edson Ifarraguirre ; CALAZANS, N. L. V. ; MORAES, F. G. . Evaluation of Algorithms for Low Energy Mapping onto NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, New Orleans. ISCAS 2007, 2007. v. 1. p. 389-392.

  • MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Rate-based Scheduling Policy for QoS Flows in Networks on Chip. In: 15th Annual IFIP International Conference on Very Large Scale Integration, 2007, Atlanta. IFIP VLSI-SOC 2007, 2007. v. 1. p. 140-145.

  • CARARA, Everton Alceu ; CALAZANS, N. L. V. ; MORAES, F. G. . Router Architecture for High-Performance NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, Rio de Janeiro. SBCCI 2007. New York: ACM Press, 2007. v. 1. p. 111-116.

  • PONTES, Julian José Hilgemberg ; SOARES, Rafael Iankowski ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; CALAZANS, N. L. V. . SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. In: XXV IEEE International Conference on Computer Design, 2007, Lake Tahoe. ICCD´07. Los Alamitos: IEEE, 2007. v. 1. p. 541-546.

  • MÖLLER, Leandro Heleno ; GREHS, Ismael ; CARVALHO, Ewerson Luiz de Souza ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. ; MORAES, F. G. . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Reconfigurable Communication-centric SoCs, 2007, Montpellier. ReCoSoC´07, 2007. p. 23-30.

  • MÖLLER, Leandro Heleno ; GREHS, Ismael ; CALAZANS, N. L. V. ; MORAES, F. G. . Reconfigurable Systems Enabled by a Network-on-Chip. In: 16th International Conference on Field Programmable Logic and Applications, 2006, Madri. FPL 2006. Piscataway, NJ: IEEE, 2006. p. 857-860.

  • TEDESCO, Leonel Pablo ; MELLO, Aline Vieira de ; GIACOMET, Leonardo Luigi ; CALAZANS, N. L. V. ; MORAES, F. G. . Application Driven Traffic Modeling for NoCs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto. 19th SBCCI. New York: ACM, 2006. p. 62-67.

  • MÖLLER, Leandro Heleno ; SOARES, Rafael Iankowski ; CARVALHO, Ewerson Luiz de Souza ; GREHS, Ismael ; CALAZANS, N. L. V. ; MORAES, F. G. . Infrastructure for Dynamic Reconfigurable Systems: Choices and Trade-offs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto. 19th SBCCI. New York: ACM, 2006. p. 44-49.

  • MELLO, Aline Vieira de ; TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Evaluation of Current Mechanisms Employed to Provide QoS in Networks on Chip. In: International Symposium on System-on-Chip, 2006, Tampere. ISSoC´2006. Piscataway: IEEE, 2006. v. 1. p. 115-118.

  • OST, L. ; MELLO, A. ; PALMA, J. ; MORAES, F. ; Calazans, N. . MAIA - a framework for networks on chip generation and verification. In: ASPDAC 2005. Asia and South Pacific Design Automation Conference 2005, 2005, Shanghai. Proceedings of the ASP-DAC 2005. Asia and South Pacific Design Automation Conference, 2005.. v. 1. p. 49-52.

  • MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. ; SUSIN, Altamiro Amadeu ; REIS, Igor Maicá ; HESSEL, Fabiano Passuelo . Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique. DATE 05. Piscataway: IEEE Computer Society, 2005. v. 1. p. 502-507.

  • MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. ; MORAES, F. G. . MultiNoC: A Multiprocessing System Enabled by a Network on Chip. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique. DATE 2005 Designers? Forum Proceedings, 2005. v. 1. p. 234-239.

  • CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio ; PALMA, J. C. S. . Design, Validation and Prototyping of the EMS SDH STM-1 Mapper Soft-core. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador. LATW 2005, 2005. v. 1. p. 313-318.

  • KREUTZ, Márcio ; MARCON, César Augusto Missio ; CARRO, L. ; CALAZANS, N. L. V. ; SUSIN, Altamiro Amadeu . Energy and Latency Evaluation of NoC Topologies. In: 2005 IEEE Symposium on Circuits and Systems, 2005, Kobe. ISCAS 2005, 2005. v. 1. p. 5866-5869.

  • MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Processadores Reconfiguráveis: estado da arte. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 110-113.

  • MELLO, Aline Vieira de ; TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Virtual Channels in Networks on Chip: Implementation and Evaluation on Hermes NoC. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM Press, 2005. v. 1. p. 178-183.

  • PALMA, J. C. S. ; MARCON, César Augusto Missio ; MORAES, F. G. ; CALAZANS, N. L. V. ; REIS, Ricardo Augusto da Luz ; SUSIN, Altamiro Amadeu . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM, 2005. v. 1. p. 196-201.

  • TEDESCO, Leonel Pablo ; MELLO, Aline Vieira de ; GARIBOTTI, D. F. ; CALAZANS, N. L. V. ; MORAES, F. G. . Traffic Generation and Performance Evaluation for Mesh-based NoCs. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM Press, 2005. v. 1. p. 184-189.

  • MARCON, César Augusto Missio ; KREUTZ, Márcio ; SUSIN, Altamiro Amadeu ; CALAZANS, N. L. V. . Models for Embedded Application Mapping onto NoCs: Timing Analysis. In: 16th IEEE International Workshop on Rapid System Prototyping, 2005, Montreal. RSP 2005, 2005. v. 1. p. 17-23.

  • MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; SUSIN, Altamiro Amadeu ; REIS, Ricardo Augusto da Luz ; MORAES, F. G. . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: 13th Annual IFIP International Conference on Very Large Scale Integration, 2005, Perth. IFIP VLSI-SOC 2005, 2005. v. 1. p. 391-396.

  • CARUSO, Luís Carlos Mieres ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; CALAZANS, N. L. V. ; MORAES, F. G. . Arquitetura Mar de Processadores para Detecção de Intrusão em Redes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 247-250.

  • MARCON, César Augusto Missio ; AMORY, Alexandre Morais ; LUBASZEWSKI, M. S. ; SUSIN, Altamiro Amadeu ; CALAZANS, N. L. V. ; MORAES, F. G. . Applying Memory Test to Embedded Systems. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW 2004, 2004. v. 1. p. 43-48.

  • MORENO, Edson Ifarraguirre ; RODOLFO, Taciano Ares ; CALAZANS, N. L. V. . Modelagem e Descrição de SOCs em Diferentes Níveis de Abstração. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 1-11.

  • CARVALHO, Ewerson Luiz de Souza ; MÖLLER, Frederico Bartz ; MORAES, F. G. ; CALAZANS, N. L. V. . Controle de Configurações em Sistemas Dinâmica e Parcialmente Reconfiguráveis. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 435-445.

  • MELLO, Aline Vieira de ; MORAES, F. G. ; PALMA, J. C. S. ; OST, L. C. ; CALAZANS, N. L. V. . NOCGEN - Uma Ferramenta para Geração de Redes Intra-Chip Baseada na Infra-Estrutura HERMES. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 210-216.

  • BRIÃO, Eduardo Wenzel ; CAMOZZATO, Daniel ; RIES, Luís Henrique Leal ; MORAES, F. G. ; CALAZANS, N. L. V. . Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual com Interfaces de Comunicação Padronizadas. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 30-40.

  • CARVALHO, EWERSON ; Calazans, Ney ; BRI'O, EDUARDO ; MORAES, FERNANDO . PaDReH. In: the 17th symposium, 2004, Pernambuco. Proceedings of the 17th symposium on Integrated circuits and system design - SBCCI '04. New York: ACM Press. v. 1. p. 10-15.

  • CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. ; MESQUITA, Daniel . Reconfiguration Control for Dynamically Reconfigurable Systems. In: XIX Conference on Design of Circuits and Integrated Systems, 2004, Bordeaux. DCIS´2004, 2004. v. 1. p. 405-410.

  • MESQUITA, Daniel ; MORAES, F. G. ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Remote and Partial Reconfiguration of FPGAs: Tools and Trends. In: 10th Reconfigurable Architectures Workshop, 2003, Nice. RAW´03, 2003. v. 1. p. 1-8.

  • Calazans, N. ; MORENO, E. ; HESSEL, F. ; ROSA, V. ; MORAES, F. ; CARARA, E. . From VHDL register transfer level to SystemC transaction level modeling: a comparative case study. In: 16th Symposium on Integrated Circuits and Systems Design. SBCCI 2003, 2003, Sao Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. SBCCI 2003. Proceedings.. v. 1. p. 355-360.

  • MORAES, F. G. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. ; CALAZANS, N. L. V. . A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. In: IFIP International Conference on Very Large Scale Integration, 2003, Darmstadt. IFIP VLSI-SOC 2003, 2003. v. 1. p. 318-323.

  • PALMA, J. C. S. ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Interface de Comunicação de Cores em FPGAS. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. p. 183-188.

  • MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. ; RIES, Luís Henrique Leal ; HESSEL, Fabiano Passuelo . Modelagem e Descrição de Sistemas Computacionais - um estudo de caso de comparação das linguagens VHDL e SDL. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1.

  • AMORY, Alexandre Morais ; MORAES, F. G. ; OLIVEIRA, Leandro Augusto de ; HESSEL, Fabiano Passuelo ; CALAZANS, N. L. V. . Desenvolvimento de um Ambiente de Co-simulação Distribuído e Heterogêneo. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1.

  • CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio . Teaching Computer Organization and Architecture with Hands-on Experience. In: 2002 Frontiers in Education Conference, 2002, Boston. 2002 Frontiers in Education Conference, 2002. v. 1. p. T2F15-T2F20.

  • BEZERRA, Eduardo Augusto ; POUCHET, M. ; CALAZANS, N. L. V. ; MORAES, F. G. ; GOUGH, M. . An Adaptable Educational Platform for Engineering and IT Laboratory Based Courses. In: 2002 Frontiers in Education Conference, 2002, Boston. 2002 Frontiers in Education Conference, 2002. v. 1. p. T1D22-T1D27.

  • MORAES, F. G. ; ZORZO, A. F. ; CALAZANS, N. L. V. . Deriving Different Computer Science Curricula from a Common Core of Disciplines. In: Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002, Florianópolis. Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002. v. 1. p. 43-49.

  • MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. . Requirements, Primitives and Models for Systems Specification. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 323-328.

  • AMORY, Alexandre Morais ; MORAES, F. G. ; OLIVEIRA, Leandro Augusto de ; CALAZANS, N. L. V. ; HESSEL, Fabiano Passuelo . A Heterogeneous and Distributed Co-Simulation Environment. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 115-120.

  • PALMA, J. C. S. ; MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Core communication interface for FPGAs. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 183-188.

  • MARCON, César Augusto Missio ; HESSEL, Fabiano Passuelo ; AMORY, Alexandre Morais ; RIES, Luís Henrique Leal ; MORAES, F. G. ; CALAZANS, N. L. V. . Prototyping of Embedded Digital Systems from SDL Language: a Case Study. In: Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002, Cannes. Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002. v. 1. p. 133-138.

  • TOROK, D. L. ; CALAZANS, N. L. V. ; MORAES, F. G. ; ANDREOLI, A. V. . Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. In: VII Workshop Iberchip, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001.

  • MESQUITA, Daniel ; MORAES, F. G. ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Reconfiguração Parcial e Remota de Cores FPGAs. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; MARCON, César Augusto Missio ; MELLO, Aline Vieira de . Um Ambiente de Compilação e Simulação para Processadores Embarcados Parametrizáveis. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1.

  • CAPPELATTI, Ewerton Artur ; MORAES, F. G. ; CALAZANS, N. L. V. ; OLIVEIRA, Leandro Augusto de . Barramento de Alto Desempenho para Interação Software/Hardware. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1.

  • MORAES, F. G. ; AMORY, Alexandre Morais ; CALAZANS, N. L. V. ; BEZERRA, Eduardo Augusto ; PETRINI JÚNIOR, J. . Using the CAN Protocol and Reconfigurable Computing Technology For Web-Based Smart House Automation. In: 14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001, Pirenópolis. 14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001. v. 1. p. 38-43.

  • BEZERRA, Eduardo Augusto ; POUCHET, M. ; STIPIDIS, E. ; MORAES, F. G. ; CALAZANS, N. L. V. ; EINSFELDT, A. . RECKON - A reconfigurable prototyping kit for engineering and IT laboratory based courses. In: Seminário de Computação Reconfigurável - SCR´2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR´2001, 2001.

  • MESQUITA, Daniel ; MORAES, F. G. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Reconfiguração Parcial e Remota de Dispositivos Fpga da Família Virtex. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1.

  • MORAES, F. G. ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. . Ambiente de Desenvolvimento de Processador Embarcado para Aplicações de Codesign. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1.

  • PALMA, J. C. S. ; MORAES, F. G. ; CALAZANS, N. L. V. . Métodos para Desenvolvimento e Distribuição de IP Cores. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1.

  • CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio ; BLAUTH, Vitor Hugo ; VALIATI, R. ; MANFROI, É. . Effective Industry-Academia Cooperation in Telecom: a Method, a Case Study and Some Initial Results. In: 19o. Simpósio Brasileiro de Telecomunicações, 2001, Fortaleza. 19o. Simpósio Brasileiro de Telecomunicações, 2001. v. 1.

  • CALAZANS, N. L. V. ; MORAES, F. G. . VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. In: 1999 Frontiers in Education Conference, 1999, San Juan. 1999 Frontiers in Education Conference, 1999. p. 13612-13617.

  • MARQUES, P. C. ; MORAES, F. G. ; CALAZANS, N. L. V. . PMAZE: Modelagem e roteamento para FPGAs. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 70-80.

  • MORAES, F. G. ; CALAZANS, N. L. V. ; SILVA, F. R. ; BARRIOS, M. . Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 81-90.

  • VARGAS, Fabian Luis ; MORAES, F. G. ; CALAZANS, N. L. V. ; BEZERRA, Eduardo Augusto . HardSoft: plataforma reconfigurável para caracterização sob radiação de componentes eletrônicos empregados em satélites. In: VII Simpósio de Computadores Tolerantes a Falhas - SCTF, 1997, Campina Grande. p. 139-152.

  • CALAZANS, N. L. V. ; MADEIRA, A. D. . ASSTUCE - An exploratory environment for finite state machines. In: XXIII Conferencia Latinoamericana de Informática - CLEI, 1997, Valparaiso. v. 1. p. 117-126.

  • CARNEIRO, M. L. F. ; CALAZANS, N. L. V. . Projeto automatizado de colunas de destilação baseado em otimização probabilística. In: XI Congresso Brasileiro de Engenharia Química - COBEQ, 1996, Rio de Janeiro, RJ.

  • VARGAS, Fabian Luis ; VELAZCO, R. ; AMARAL, J. N. ; CALAZANS, N. L. V. ; RODRIGUES, A. . Radiation effects on electronics: the need for ground tests. In: Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1996, Recife. 9th SBCCI. p. 105-116.

  • CALAZANS, N. L. V. . Métodos e ferramentas para o projeto de sistemas digitais. In: III Escola Regional de Informática - ERI, 1995, Caxias do Sul, RS. p. 34-53.

  • CALAZANS, N. L. V. . Considering state minimization during state assignment. In: I Ibero American Microelectronics Conference - X Congress of the Brazilian Microelectronics Society, 1995, Canela, RS. p. 49-58.

  • VILAR CALAZANS, N.L. . Boolean Constrained Encoding: A New Formulation And A Case Study. In: IEEE/ACM International Conference on ComputerAided Design, 1994, San Jose. IEEE/ACM International Conference on Computer-Aided Design. p. 702-706.

  • CALAZANS, N. L. V. ; ZHANG, Q. ; JACOBI, R. P. ; YERNAUX, B. ; TRULLEMANS, A. M. . Advanced ordering and manipulation techniques for binary decision diagrams. In: European Design Automation Conference - EDAC, 1992, Bruxelas. European Design Automation Conference - EDAC. p. 452-457.

  • CALAZANS, N. L. V. . State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. In: IFIP International Workshop on Application-Oriented Synthesis, 1992, Dresden. IFIP International Workshop on Application-Oriented Synthesis, 1992.

  • CALAZANS, N. L. V. ; JACOBI, R. P. ; ZHANG, Q. ; TRULLEMANS, C. . Improving BDDs manipulation through incremental reduction and enhanced heuristics. In: Custom Integrated Circuits Conference - CICC´91, 1991, San Diego. Custom Integrated Circuits Conference, 1991. p. 1131-1135.

  • JACOBI, R. P. ; CALAZANS, N. L. V. ; TRULLEMANS, C. . Incremental reduction of binary decision diagrams. In: International Symposium on Circuits and Systems - ISCAS'91, 1991, Cingapura. International Symposium on Circuits and Systems - ISCAS'91, 1991. p. 3174-3177.

  • CALAZANS, N. L. V. ; WEBER, T. S. . Minimização lógica para circuitos combinacionais. In: IV Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1989, Rio de janeiro. p. 52-61.

  • CALAZANS, N. L. V. ; REY, L. F. ; WAGNER, F. R. . A logic simulator for an integrated environment of digital hardware design. In: III Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1988, São Paulo. p. 385-395.

  • CALAZANS, N. L. V. . Especificação do EDGAR - um editor de máscaras para circuitos integrados do tipo gate array. In: XIV Seminário Integrado de Software e Hardware - SEMISH, 1987, Salvador. p. 117-130.

  • CALAZANS, N. L. V. ; BARONE, D. A. C. . Proposta de uma nova célula de base para circuitos pré-difundidos na metodologia CIPREDI. In: II Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1987, São Paulo. p. 212-222.

  • CALAZANS, N. L. V. ; BIER, P. J. . Análise microfotográfica da arquitetura interna do controlador de ADM AMD9517. In: XI Seminário Integrado de Software e Hardware - SEMISH, 1984, Viçosa. p. 149-160.

  • MOREIRA, M. T. ; CALAZANS, N. L. V. . Quasi-Delay-Insensitive Return-to-One Design. In: Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, Dresden. Proceedings of the DATE 2014 PhD Forum, 2014. p. 1-2.

  • MOREIRA, M. T. ; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, RICARDO ; CALAZANS, N. L. V. . Automated Synthesis of Cell Libraries for Semi-Custom Asynchronous Design. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 49-50.

  • BUTZKE, F. ; MYERS, C. ; MOREIRA, M. T. ; CALAZANS, N. L. V. . QDI Logic for Signaling Data Validity in Bundled-Data Design: A Kogge-Stone Case Study. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceeedings of the 20th ASYNC 2014, 2014. p. 40-41.

  • ZIESEMER JR., A. ; REIS, R. A. L. ; MOREIRA, M. T. ; ARENDT, M. E. ; CALAZANS, N. L. V. . A Design Flow for Physical Synthesis of Digital Cells with ASTRAN. In: ACM Great Lakes Symposium on VLSI (GLSVLSI), 2014, Houston. Proceedings of the 24th GLSVLSI 2014, 2014. p. 245-246.

  • HECK, G. ; HECK, L. S. ; MOREIRA, M. T. ; MORAES, F. G. ; Calazans, N.L.V. . A Fine-Grain Local Clock Generator Architecture to Enable Dynamic Frequency Scaling in MPSoCs. In: South Microelectronics School (EMicro), 2013, Porto Alegre. Proceedings of the EMicro - SIM 2013, 2013. p. 4p.

  • MOREIRA, M. T. ; OLIVEIRA, C. H. M. ; Calazans, N.L.V. . ASCEnD: A Standard Cell Library for Semi-Custom Asynchronous Design. In: South Microelectronics School (EMicro), 2013, Porto Alegre. EMICRO/SIM'13, 2013. p. 4p..

  • SOUZA, Y. G. ; MOREIRA, M. T. ; SANTOS, T. C. W. ; CALAZANS, N. L. V. ; MARCON, César Augusto Missio . TSV Multiplexing: A 3D NoC Occupancy Analysis. In: W5 3D Integration - Applications, Technology, Architecture, Design, Automation, and Test, 2013, Grenoble. W5´13, 2013. p. 1-3.

  • GUINDANI, GUILHERME ; REINBRECHT, CEZAR ; RAUPP, THIAGO ; Calazans, Ney ; MORAES, Fernando Gehm . NoC Power Estimation at the RTL Abstraction Level. In: , 2008, Montpellier. . v. 1. p. 475-478.

  • BASTOS, ERICO ; CARARA, EVERTON ; PIGATTO, DANIEL ; Calazans, Ney ; MORAES, FERNANDO . MOTIM - A Scalable Architecture for Ethernet Switches. In: , 2007, Porto Alegre. . p. 451-452.

  • CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Congestion-Aware Task Mapping in NoC-based MPSoCs with Dynamic Workload. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. ISVLSI 2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. p. 459-460.

  • MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. ; MORAES, F. G. ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; CAMOZZATO, Daniel . FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. In: FPL - The International Conference on Field Programmable Logic and Applications, 2004, Antuérpia. FPL'04. Berlin: Springer-Verlag, 2004. v. 1. p. 1042-1046.

  • MORENO, Edson Ifarraguirre ; CARARA, Everton Alceu ; HESSEL, Fabiano Passuelo ; MORAES, F. G. ; CALAZANS, N. L. V. ; ROSA, Vitor Moscon da . A Comparison of Different Levels of Abstraction using VHDL and SystemC. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. v. 1. p. 86-90.

  • CAMOZZATO, Daniel ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . A generic Model of Embedded System to Enable Dynamic Self-Reconfigurable Applications. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 98-104.

  • BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; MÖLLER, Frederico Bartz ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Controlling Configurations on Dynamic Reconfigurable Systems. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 114-119.

  • MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Routing Algorithms on Mesh Based NoCs. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 134-138.

  • MORAES, F. G. ; MESQUITA, Daniel ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. In: Design, Automation and Test in Europe Conference and Exhibition - DATE´03, 2003, München. DATE´03, 2003. v. 1. p. 1122-1123.

  • SARTIN, M. A. ; Calazans, N.L.V. ; SOUZA, O. N. . Investigando o Perfil em Aplicações de Simulação por Dinâmica Molecular. In: III ERI-MT 2012 ? Escola Regional de Informática do SBC, 2012. III ERI-MT 2012, 2012.

  • CARARA, Everton Alceu ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Canais Virtuais em Redes Intra-chip - Implementação na Rede Hermes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 320-321.

  • VILAR CALAZANS, N. L. ; AMORY, Alexandre Morais ; MOREIRA, M. T. ; KUENTZER, F. A. . Asynchronous Circuit Design & Test ? A Tutorial. 2017. (Apresentação de Trabalho/Conferência ou palestra).

Seção coletada automaticamente pelo Escavador

Outras produções

MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Atlas - An Environment for NoC Generation and Evaluation. 2006.

CALAZANS, N. L. V. ; MADEIRA, A. D. . Asstuce - An exploratory environment for finite state machines. 1996.

CALAZANS, N. L. V. ; MORAES, F. G. ; PIGATTO, D. V. . Complementos do Projeto X10GIGA. 2007.

CALAZANS, N. L. V. . Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. 2007.

MORAES, F. G. ; CALAZANS, N. L. V. ; TODT, E. ; PIGATTO, D. V. . X10GIGA: Transponder OTN 10.7 Gbps. 2006.

BASTOS, Érico Nunes Ferreira ; SOCCOL, Celso ; CALAZANS, N. L. V. . Projeto e Implementação da Arquitetura de Comunicação MERCURY: uma rede intra-chip com topologia toro, filas centrais compartilhadas e modo de chaveamento virtual-cut-through. 2005.

CALAZANS, N. L. V. ; MORAES, F. G. ; PIGATTO, D. V. . TETHA: Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH. 2005.

MELLO, Aline Vieira de ; OST, L. C. ; MORAES, F. G. ; CALAZANS, N. L. V. . Evaluation of Routing Algorithms in Mesh Based NoCs. 2004.

CARVALHO, Ewerson Luiz de Souza ; MÖLLER, Frederico Bartz ; MORAES, F. G. ; CALAZANS, N. L. V. . Design Frameworks and Configuration Controllers for Dynamic And Partial Reconfiguration. 2004.

BRIÃO, Eduardo Wenzel ; CALAZANS, N. L. V. . Tutoriais Sobre Reconfiguração Parcial e Dinâmica usando o Fluxo do Projeto Modular sobre a Plataforma Insight V2MB1000. 2003.

MORAES, F. G. ; CALAZANS, N. L. V. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. . HERMES: an Insfrastructure for Low Area Overhead Packet-switching Networks on Chip. 2003.

CALAZANS, N. L. V. ; IDE, Alessandro Noriaki ; MORENO, Edson Ifarraguirre ; RODOLFO, Taciano Ares ; MORAES, F. G. . Tutorial e Diretivas para Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC. 2003.

MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Ferramentas de Configuração Parcial, Remota e Dinâmica de FPGAs Virtex. 2003.

CALAZANS, N. L. V. . Projeto Integrado de software e hardware para aplicações específicas. 2000.

CALAZANS, N. L. V. . SHRIMP-I - Uma plataforma de prototipação rápida reconfigurável de sistemas digitais. 2000.

MORAES, F. G. ; FERREIRA, Ewerton Hofler ; CALAZANS, N. L. V. . Implementação de uma arquitetura load/store em um ambiente de prototipação. 2000.

CALAZANS, N. L. V. . ADC-SHRIMP - Avaliação do Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign. 1999.

CALAZANS, N. L. V. ; MORAES, F. G. ; FERNANDES, P. H. L. ; STEMMER, M. . SHRIMP I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware. 1998.

CALAZANS, N. L. V. . KROC-DSP: Compilador occam2 para processador de sinais. 1998.

WAGNER, F. R. ; CALAZANS, N. L. V. ; MORAES, F. G. ; VARGAS, Fabian Luis . HardPro: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados. 1997.

CALAZANS, N. L. V. . KROC-PC: Compilador occam2 para computadores padrão IBM-PC. 1997.

CALAZANS, N. L. V. . BOOLE - Codificação Booleana e FPGAs. 1996.

CALAZANS, N. L. V. . Síntese Lógica Seqüencial para FPGAs. 1994.

BARROS, E. N. S. ; CORREIA, M. B. ; WEBER, T. S. ; SAMPAIO, A. ; QUEIROZ, J. ; SANTOS, L. C. V. ; LIMA, M. E. ; CALAZANS, N. L. V. ; JACOBI, R. P. . PISH: Projeto Integrado de Software e Hardware. 1994.

CALAZANS, N. L. V. . O problema da codificação Booleana: métodos e ferramentas. 1994.

CALAZANS, N. L. V. ; LIMA, V. L. S. ; OLIVEIRA, F. M. ; BECKER, K. . Estudo e implementação de ferramentas de síntese lógica para FPGAs. 1994.

CALAZANS, N. L. V. . Circuitos Não-Síncronos. 2011. (Curso de curta duração ministrado/Outra).

Calazans, Ney . SystemC: Uma Linguagem para Modelagem Abstrata, Modelagem Concreta e Apoio à Validação de Sistemas Digitais Embarcados. 2009. (Curso de curta duração ministrado/Outra).

CALAZANS, N. L. V. . Tecnologias Modernas para Projeto e Implementação de SoCs. 2003. (Curso de curta duração ministrado/Outra).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2015 - Atual

    ACÁCIA-3 ? Arquiteturas e Circuitos Assíncronos: Comunicação, Infraestrutura e Aplicações Fase 3 (Cooperação e Internacionalização), Descrição: O contexto da pesquisa proposta nesta Fase 3 envolve seis alvos: (i) Continuidade do desenvolvimento da biblioteca ASCEnD de standard cells e as ferramentas de CAD a ela associadas, em colaboração com um subconjunto do grupo de pesquisa GME da UFRGS (Prof. Ricardo Reis e alguns de seus doutorandos e mestrandos); (ii) O refinamento do template lógico dual-spacer NCL, proposto no escopo deste projeto, com alguma colaboração com outro subconjunto do grupo de pesquisa GME da UFRGS, os Profs. Renato Ribas e André Reis e alguns de seus doutorandos e mestrandos; (iii) O desenvolvimento de métodos de projeto baseados no template lógico dual-spacer NCL, proposto no escopo deste projeto; (iv) A continuidade das análises de topologias de circuito adequadas para projeto assíncrono, com ênfase em tecnologias submicrônicas em fase de adoção ou ainda em desenvolvimento, e.g. 28nm FDSOI, e FinFETs em 15nm, 12nm, 10nm e abaixo disto. Objetiva-se o desenvolvimento de circuitos assíncronos baseados nos templates dual-spacer e Blade (este último em cooperação com a University of Southern California); (v) A abordagem do problema de interfaces entre sistemas assíncronos e sistemas síncronos, tendo em vista o uso de estilos quasi-delay insensitive e bundled-data, seja com uso de protocolos de comunicação assíncronos de 4 fases ou de 2 fases. (vi) O projeto de circuitos assíncronos de maior porte com uso dos templates mencionados anteriormente (dual-spacer NCL e Blade), incluindo microprocessadores embarcados, redes intrachip de médio e grande porte e sistemas embarcados multiprocessados que integrem módulos assíncronos completos, integrados por redes intrachip assíncronas.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (6) / Doutorado: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Integrante / Peter Anthony Beerel - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

  • 2015 - Atual

    TERACOM-PUCRS TA 2015/01, Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 16/10/2016., Descrição: Cooperação PUCRS empresa para desenvolvimento de equipamento de teste de redes ópticas de alta velocidade.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Coordenador.

  • 2014 - 2015

    NACIF-DG - Contribuições a um Novo Arcabouço para Circuitos Assíncronos: Projeto e Geração Automatizada, Descrição: Os objetivos deste pós-doutorado são: (1) Dominar o processo de projeto eletrônico em nanotecnologias recentes, tais como FDSOI 28nm e abaixo. Este objetivo pressupõe o domínio da complexidade inerente às nanotecnologias modernas, onde efeitos antes irrelevantes adquirem importância crescente. Neste conjunto de efeitos considera-se sensibilidade a variações de processo, tensão de alimentação e temperatura (process, voltage and temperature ou PVT), bem como as características de operação em tensões near- ou sub-threshold, de forma a otimizar o consumo de energia de circuitos desenvolvidos nestas tecnologias; (2) Capacitar-se para analisar projetos de circuitos digitais ao ponto de definir onde e quando empregar circuitos assíncronos baseados no template Blade será vantajoso; (3) Habilitar-se a propor uma microarquitetura eficiente para uso do template Blade em aplicações específicas; (4) Desenvolver um conjunto automatizado de métodos de projeto baseados no template Blade que permita a geração eficiente de circuitos baseados neste.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (3) / Mestrado profissional: (0) / Doutorado: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Peter Anthony Beerel - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa., Número de produções C, T & A: 4 / Número de orientações: 2

  • 2013 - 2014

    PARKS TA 01/2013, Descrição: O objetivo do presente Termo Aditivo é proporcionar a formação de recursos humanos e a pesquisa na área de testes de redes Ethernet 10 Gigabits e de sistemas digitais em FPGA. Dado que não existem soluções padronizadas para o teste de tais redes no contexto atual, é necessário empreender um conjunto de atividades de pesquisa original no assunto. Em acordo com esta situação, o projeto visa desenvolver hardware e software capaz de avaliar uma rede de comunicação de dados em alta velocidade através de um sistema digital desenvolvido em FPGA, motivado pelo crescimento da demanda do mercado por comunicações de banda-larga e a complexidade inerente de testar e gerenciar redes Ethernet.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Fernando Gehm Moraes - Integrante.

  • 2013 - Atual

    ACCUSER - Asynchronous Circuits for Ultra-Low-Power Design: Self-Learning and Robust, Descrição: Arcabouços de projeto assíncrono estão crescendo em relevância na comunida de pesquisa em projeto VLSI. A proposta e validação do novo arcabouço proposto neste projeto aumentará consideravelmente a visibilidade do grupo de pesquisa GAPH. A interação com pesquisadores do mais alto nível como os professores Peter Beerel e Melvin Breuer são uma oportunidade única para os estudantes e pesquisadores da PUCRS envolvidos.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (18) / Especialização: (0) / Mestrado acadêmico: (3) / Mestrado profissional: (0) / Doutorado: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Integrante / Melvin Breuer - Integrante / Peter Anthony Beerel - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra.Número de orientações: 15

  • 2012 - 2016

    MRM - Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis, Descrição: O presente projeto de pesquisa endereça três dos múltiplos eixos de pesquisa necessários à manutenção do passo de evolução da sociedade da informação. Primeiro, pesquisa-se o processo de projeto e verificação de dispositivos eletrônicos complexos. Segundo, aborda-se o desenvolvimento de abstrações de uma certa classe, a de aplicações de realidade aumentada. Terceiro, investiga-se a usabilidade de produtos móveis dotados de sistemas integrados multiprocessados (em inglês, multiprocessor systems on chip ou MPSoCs) e executando aplicações de realidade virtual. Esta composição deriva da natureza dos grupos e linhas de pesquisa envolvidos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (9) / Mestrado profissional: (0) / Doutorado: (5) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / César Augusto Missio Marcon - Integrante / Fabiano Passuelo Hessel - Integrante / Guido Costa Souza de Araújo - Integrante / Sandro Rigo - Integrante / Marcio Sarroglia Pinho - Integrante / Milene Selbach Silveira - Integrante / Renata Vieira - Integrante / Rodolfo Jardim de Azevedo - Integrante / Alberto Barbosa Raposo - Integrante / Clarisse Sieckenius de Souza - Integrante / Hugo Fuks - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra.

  • 2012 - 2015

    ACÁCIA-2 ? Arquiteturas e Circuitos Assíncronos: Comunicação, Infraestrutura e Aplicações ? Fase 2, Descrição: Este projeto tem como alvo a continuação dos trabalhos do projeto ACÁCIA na sua Fase 1. A primeira fase desenvolveu estudos de sistemas não-síncronos em geral e estudos de comunicação intrachip em particular. O mesmo projeto iniciou o desenvolvimento de uma infraestrutura fundamental para dar suporte a projeto de sistemas não-síncronos, e aplicou os conceitos apreendidos nas fases de estudo à resolução de alguns problemas práticos que exigem sistemas integrados complexos. O contexto da pesquisa proposta nesta sequência do projeto envolve: (i) sistemas digitais globalmente assíncronos e localmente síncronos (incluindo componentes puramente assíncronos); (ii) interfaces assíncronas de comunicação; (iii) bibliotecas de módulos para o projeto assíncrono; (iv) ferramentas de projeto e teste de sistemas assíncronos e/ou GALS; (v) projeto, verificação, prototipação e teste de sistemas não-síncronos complexos, com ênfase em circuitos VLSI do tipo Application Specific Integrated Circuits (ASICs).. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (5) / Doutorado: (3) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 7

  • 2012 - 2014

    ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline, Descrição: Projeto PIBIC-CNPq. Número de Processo: Pipelines são classicamente construídos com registradores estáticos isolando blocos de lógica combinacional. Pipelines assíncronos usam uma abordagem similar, mas é comum que nestes latches estáticos feitos com C-elements substituam registradores. A vantagem é habilitar o controle de componentes por handshakes locais e não sinais globais, como em versões síncronas. Assim, a vazão do circuito depende do atraso médio entre blocos e não do atraso de pior caso. Em pipelines assíncronos, blocos combinacionais entre registradores podem ser implementados via diferentes abordagens, tal como uso de lógica Delay Insensitive Minterm Synthesis (DIMS) ou Pre-Charged Half Buffer (PCHB). Este projeto visa explorar a gama existente de abordagens para implementar blocos combinacionais em pipelines assíncronos e propor novas técnicas de implementação, mais adaptadas a tecnologias microeletrônicas no estado da arte. Palavras-Chave: Circuitos Assíncronos, Pipelines, Tecnologias DSM.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Carlos Henrique Menezes Oliveira - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

  • 2012 - 2014

    ACiDA ? Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos, Descrição: Projeto PIBITI-CNPq-PUCRS, Processo no. Este projeto de pesquisa propõe a definição de um fluxo de projeto de circuitos integrados assíncronos no estado da arte da tecnologia. O fluxo deverá partir de uma linguagem de descrição selecionada ao longo do projeto e servir à modelagem de circuitos assíncronos. A linguagem deve ser capaz de gerar um circuito que possa ser mapeado em componentes da biblioteca ASCEnD. Para tanto, utilizar-se-ão ferramentas de automação, que devem também ser geradas no decorrer do projeto. Diversas implementações de sistemas digitais serão desenvolvidas com uso do fluxo proposto, visando a validação do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico. Palavras-Chave: Circuitos Assíncronos, Projeto de ASICs.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Ricardo Cademartori Porto - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

  • 2012 - 2013

    Protocolos de Integração VoIP com Telefonia Convencional, Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 02/09/2012., Descrição: Projeto CONVÊNIO PARKS/PUCRS/ TA01/2012. O presente projeto tem por objetivo a pesquisa e o desenvolvimento dos protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP (VoIP). Os conhecimentos necessários para este projeto incluem: (1) quadro de dados E1 2048 kbit/s; (2) conceitos de sistema de telefonia fixo comutado (STFC); (3) operação de PABXs de mercado (Centrais Digitais); (4) protocolo de sinalização R2/R2-MFC; (5) voz sobre IP (VoIP) e protocolo SIP; (6) software Asterisk (www.asterisk.org). A infraestrutura material para a condução do projeto requer um PABX de mercado (central digital com interface E1, ex.: Digistar, Intelbras); PCs com placa de interface E1; terminais telefônicos; conexão banda larga com a Internet; servidor SIP (externo). O resultado esperado é um software com código fonte seguindo recomendações básicas elaboradas pelo P&D da Parks, implementação em Linux com suporte ao kernel 2.6, e uso de HAL para facilidade de porte a outras plataformas de hardware. O software final deverá ser desenvolvido em linguagem de programação C. Ao final do projeto as entregas incluem: (1) demonstração de funcionamento; (2) código fonte da implementação; (3) código fonte de eventuais modificações necessárias em espaço de kernel do Linux; (4) documentação do software detalhando o seu funcionamento; (5) integração do software à pelo menos uma plataforma de hardware da Parks (a ser executado nas dependências da Parks); (6) processo de transferência de tecnologia, consistindo em treinamento de pessoal da Parks na operação e manutenção do software.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.

  • 2012 - 2012

    Investigação Prática de Algoritmos de Criptografia: Versões em software, hardware síncrono e hardware não-síncrono, Descrição: Projeto BPA-PUCRS 2012. O presente projeto tem por objetivo sistematizar a investigação de algoritmos de criptografia e sua produção na forma de software e/ou hardware específico. Algumas implementações de algoritmos de criptografia já produzidas de forma completa ou parcial pelo grupo de pesquisa do proponente (GAPH da FACIN) servirão de ponto de partida para o projeto. Este prevê a extensão destas, a implementação de novos algoritmos e uma extensa comparação dos compromissos de projeto e de uso das diferentes versões obtidas. A meta principal do projeto é desenvolver uma biblioteca de implementações de algoritmos de criptografia sob a forma de núcleos de propriedade intelectual (em hardware e/ou em software) capaz de dar suporte a uma extensa gama de aplicações e equipamentos. Como não existe um algoritmo de criptografia universalmente aceito e absolutamente seguro, diferentes produtos disponibilizam um ou mais algoritmos que podem ser selecionados ou configurados para cada equipamento ou aplicação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (2) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Guilherme Heck - Integrante / Bruno Dexheimer Carneiro - Integrante / Guilherme Trojan - Integrante., Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa.

  • 2011 - 2014

    ASGARD: Pesquisa e Desenvolvimento de Circuitos Assíncronos e Sistemas GALS, Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (4) / Doutorado: (3) . , Integrantes: Ney Laert Vilar Calazans - Coordenador., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.Número de orientações: 6

  • 2011 - 2012

    DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos, Descrição: Projeto FAPERGS-PROBIC 2011. Número de Processo:. Este trabalho propõe o domínio do processo de especificação de códigos DI para uso no projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado consiste em estudar tais códigos em abrangência e em profundidade. Para um conjunto selecionado de códigos DI voltados para um conjunto específico de aplicações alvo, criar-se-ão projetos de circuitos de base para a geração, detecção e decodificação de palavras de código DI. Realizar-se-á uma avaliação extensiva dos compromissos de desempenho associados a cada código estudado, envolvendo itens como a eficiência dos códigos selecionados, a área de circuito exigida pelos processos de geração, detecção e decodificação, a latência destes processos de manipulação de palavras de código e a potência associada ao uso dos códigos DI.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Ricardo Aquino Guazzelli - Integrante / Matheus Gibiluka - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 2 / Número de orientações: 1

  • 2011 - 2012

    Termo Aditivo PARKS/PUCRS/TA01/2011 - LACP, Descrição: O projeto em questão consiste na pesquisa e no desenvolvimento, em linguagem C, do protocolo LACP (Link Aggregation Control Protocol), para ser utilizado nos produtos de rede da Parks SA Comunicações Digitais. Este protocolo, como o próprio nome descreve, tem por objetivo permitir a agregação de dois ou mais links físicos ethernet em um único link lógico. Através deste mecanismo, é possível aumentar a largura de banda total de uma conexão, bem como prover redundância (proteção) na eventualidade de falha de algum dos links físicos. O protocolo é definido na norma 802.3ad do IEEE e é principalmente utilizado em switches ethernet de média a grande capacidade. Não há uma especificação formal de sua implementação, o que justifica este trabalho de pesquisa.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro.Número de orientações: 2

  • 2011 - 2012

    ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos, Descrição: Projeto CNPq-PIBITI 2011 - Processo no:. Este trabalho propõe o domínio do processo de projeto de componentes específicos para o projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar um fluxo de projeto pré-estabelecido para estender a biblioteca ASCEnD para uma nova tecnologia, mais avançada que aquela empregada anteriormente, STMicroelectronics 65nm. Essa biblioteca consiste de um conjunto de células que habilitam o projeto mais eficiente de circuitos integrados assíncronos. Diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Carlos Henrique Menezes Oliveira - Integrante / Wagner Santos Siqueira Prates - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 3

  • 2011 - 2012

    Emulação de Sistemas Digitais Síncronos em FPGA, Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 02/09/2012., Descrição: Termo Aditivo TERACOM /PUCRS/ TA01/2011. O objetivo do presente Termo Aditivo é prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA. O objetivo é desenvolver hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog. O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Outra.

  • 2011 - 2011

    Geração Automática de Redes Intrachip GALS no Ambiente ATLAS, Descrição: Projeto BPA-PUCRS 2011 O presente projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de geração automática de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados. O trabalho proposto está vinculado a projeto anterior (2010), onde se identificaram as necessidades de desenvolvimento de software e se fez um estudo, seguido do projeto da estrutura de software a implementar.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Guilherme Heck - Integrante / Ricardo Aquino Guazzelli - Integrante / Raffael Bottoli Schemmer - Integrante., Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa., Número de produções C, T & A: 1 / Número de orientações: 1

  • 2010 - 2014

    SMI - Sistemas Multiprocessados Integrados: Sincronização, Confiabilidade e Adaptabilidade - CAPES-COFECUB, Descrição: O presente projeto compreende três objetivos específicos: (i) o estabelecimento de uma infra-estrutura de MPSoCs e sincronização; (ii) a investigação de mecanismos de detecção e correção de erros em dados que trafegam em NoCs; e (iii) a pesquisa sobre a auto-adaptabilidade de tarefas em MPSoCs.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (10) Doutorado: (8) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Marcelo Soares Lubaszewski - Integrante / Fernanda Lima Kastensmidt - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.Número de orientações: 3

  • 2010 - 2012

    Redução de Potência em Sistemas Globalmente Assíncronos Localmente Síncronos Baseados em NoCs, Descrição: Este trabalho propõe a investigação, proposta e avaliação de mecanismos de redução de potência em sistemas GALS que utilizam NoCs como infraestrutura de comunicação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Julian José Hilgemberg Pontes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 2 / Número de orientações: 3

  • 2010 - 2012

    Modelagem Abstrata de MPSoCs e Exploração do Espaço de Soluções de Projeto, Descrição: Projeto CNPq-PNM. O presente projeto investiga o contexto de pesquisa e desenvolvimento de métodos e ferramentas para o projeto, verificação e implementação de MPSoCs com multiprocessamento homogêneo baseados em arquiteturas de comunicação intrachip do tipo NoC.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 1

  • 2010 - 2011

    BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA, Descrição: Este trabalho propõe o domínio do processo de projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar a ambiente Balsa de projeto de circuitos assíncronos. Trata-se de um ambiente elaborado pelo grupo de pesquisa em circuitos assíncronos da Universidade de Manchester (Inglaterra) ao longo de várias décadas, conforme detalhado no corpo do documento. Em um primeiro momento, diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico. Para efetivar a conexão entre as descrições de alto nível do ambiente BALSA e as bibliotecas de células necessárias a implementar o circuito integrado, empregar-se-á uma biblioteca de componentes específicos para o projeto de circuitos assíncronos, um trabalho já iniciado pelo grupo de pesquisa do proponente deste projeto. Esta biblioteca será integrada ao ambiente Balsa.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Julian José Hilgemberg Pontes - Integrante / Matheus Trevisan Moreira - Integrante / Bruno Scherer Oliveira - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 3 / Número de orientações: 1

  • 2010 - 2010

    ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas, Descrição: O projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de projeto e verificação de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Ismael Luís Heinen - Integrante.

  • 2009 - 2012

    ACÁCIA - Arquiteturas e Circuitos Assíncronos: Comunicação, Infra-estrutura e Aplicações, Descrição: Este trabalho tem como alvo o estudo de sistemas não-síncronos em geral, o estudo de comunicação intrachip em particular e a aplicação dos conceitos desenvolvidos à resolução de problemas práticos. O contexto da pesquisa proposta envolve, além de (i) sistemas digitais não-síncronos, (ii) a modelagem e implementação de SoCs multiprocessados (em inglês, Multiprocessor Systems on Chip ou MPSoCs) e (iii) projeto e desenvolvimento de aplicações de áreas específicas. Duração: de Março/2009 a Fevereiro/2012.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (5) / Doutorado: (3) . , Integrantes: Ney Laert Vilar Calazans - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 8 / Número de orientações: 11

  • 2007 - 2009

    Projeto FINEP X10GIGA - Transponder OTN 10.7Gbps, Descrição: Com a crescente demanda por canais de comunicação de banda-larga, os provedores de serviço e as empresas desenvolvedoras de equipamentos precisam gerar soluções que suportem cada vez mais banda com um menor custo. Os enlaces de fibra ótica devem suportar taxas de 10Gbps ou superiores, e novas técnicas são necessárias para suprir esta expectativa e seu crescimento futuro. O projeto visa desenvolver um transponder capaz de transmitir sinais SDH e Gigabit Ethernet sobre redes do tipo Open Transport Network (OTN) com enlaces óticos de longas distâncias. O transponder será utilizado como um equipamento complementar ou integrado aos produtos da TERACOM, agregando funcionalidades que atualmente dependem da importação de equipamentos complementares. Através de um trabalho com múltiplas Instituições Científicas e Tecnológicas (ICTs), pretende-se desenvolver e dominar as tecnologias de: (1) Funções para transporte de sinais Gigabit Ethernet (GbE) e SDH sobre redes OTN, conforme recomendação G.709 do ITU-T e empregando tecnologia de FPGAs; (2) Transceptores óticos 10Gbps com amplificador de potência integrado; (3) Software embarcado para gerência de redes OTN. O valor total do projeto é de R$ 1.057.773,08. A FINEP aporta para este projeto o valor de R$ 717.773,08 (parcela inicial de R$ 537.880,00, e segunda parcela de 179.893,08), e a TERACOM R$ 340.000,00. Participam deste projeto a empresa TERACOM Telemática Ltda., a ICT executora, Pontifícia Universidade do Rio Grande do Sul PUCRS, coordenado pelo Professor Fernando Gehm Moraes, e as ICTs co-executoras: Instituto Atlântico (Fortaleza CE) e a Universidade Federal do Ceará UFC/DETI/LESC. A duração do projeto é de 24 meses.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (2) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Guilherme Montez Guindani - Integrante / Carlos Alberto Petry - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro.

  • 2007 - 2008

    Complementos do Projeto X10GIGA, Descrição: Termo Aditivo TA01/2007 estabelecido dentro do dentro do Convênio celebrado entre a PUCRS e a TERACOM TELEMÁTICA Ltda em 24 de abril de 2002. Termo Aditivo coordenado por Ney Laert Vilar Calazans. Financiamento da TERACOM TELEMÁTICA Ltda de R$168.000,00. Duração de Jan/2007 a Dez/2008.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Jeferson Camargo de Oliveira - Integrante / Roberto Germani Paiva - Integrante / Frederico Ferlini - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro.

  • 2007 - 2008

    Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. Projeto de Bolsa IC financiada pela FAPERGS. Duração: de Ago/2007 a Jul/2009., Descrição: O projeto possui como objetivos estratégicos: (1) contribuir para a pesquisa em NOCs em geral. tais como a implementação de NoCs não-síncronas. (2) disponibilizar ao grupo de pesquisa GAPH um conjunto coerente de conhecimentos sobre o desenvolvimento de sistemas GALS e circuitos assíncronos em geral e sobre NoCS usando os princípios de tais sistemas em particular. (3) também, visa-se disponibilizar métodos e ferramentas que dêem suporte ao desenvolvimento de sistemas GALS, bem como um conjunto de quantificações que possam justificar o emprego destas abordagens. Projeto vinculado a bolsa BIC da FAPERGS, prestando apoio a trabalhos de mestrado e doutorado em andamento.Duração de Ago/2007 a Jul/2009.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (2) . , Integrantes: Ney Laert Vilar Calazans - Coordenador., Número de produções C, T & A: 2 / Número de orientações: 4

  • 2006 - 2008

    Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste, Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 495/06. O objetivo estratégico é estabelecer uma cooperação entre o CPGCC (PUCRS), PPGC (UFRGS) e o PPGEE (UFRGS) com o LIRMM da Universidade de Montpellier (França), no período 2006-2008. A finalidade desta cooperação é implantar um programa de pesquisa e de formação de recursos humanos no campo prioritário da Microeletrônica, mais particularmente no campo de projeto de sistemas computacionais complexos - SoCs. São quatro são os objetivos específicos a serem atingidos: (1) Estabelecimento de uma rede temática de grupos de pesquisa na área de reconfiguração e teste de SoCs interconectados por redes intra-chip (NoCs). Visa-se a pesquisa de técnicas para o atendimento à qualidade de serviço em NoCs, e satisfazer requisitos de tráfego típicos das atuais aplicações - alta vazão e paralelismo. No tema de reconfiguração o objetivo é prover mecanismos de reconfiguração de grão-grande, de forma a prover mecanismos de substituição de núcleos em tempo de execução, possibilitando reduzir a área em silício, e por conseqüência o seu custo. No tema de teste o objetivo é desenvolver técnicas de teste de sistemas embarcados, que tenham a conexão entre os seus núcleos feita por uma rede intra-chip. (2) Identificação de competências, recursos e talentos associados aos quatro grupos. (3) Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc. (4) Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (4) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fabiano Passuelo Hessel - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Sergio Bampi - Integrante / Marcelo Soares Lubaszewski - Integrante / Michel Renovell - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Érika Fernandes Cota - Integrante / Gilles Sassatelli - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.

  • 2003 - 2006

    RICHA - Redes de Interconexão Intra-Chip em Hardware, Descrição: CTINFO / Chamada 11/2002 - Programa de Pesquisa e Desenvolvimento para Capacitação de Pequenos Grupos Acadêmicos - PDPG - TI - Processo CNPq no. 55.0009/03-5 Os objetivos do projeto são: (i) pesquisar e desenvolver técnicas de projeto de núcleos de propriedade intelectual; (ii) pesquisar e desenvolver redes de conexão parametrizáveis para os núcleos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Aline Vieira de Mello - Integrante / Leandro Heleno Möller - Integrante / Vitor Moscon da Rosa - Integrante / Thiago Wustro Wertonge - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 1

  • 2003 - 2006

    Brazil-IP - Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s), Descrição: Projeto submetido originalmente à Chamada Conjunta SEPIN/MCT-FINEP-CNPq 1/2002. Número do Processo CNPq 552078/02-6. O principal objetivo deste projeto é o estabelecimento de uma metodologia bem definida para o projeto de núcleos de propriedade intelectual (IPs) e o aumento da divulgação para a comunidade acadêmica, sobretudo para estudantes de graduação e pós-graduação, dos temas do projeto. Estes incluem o projeto a validação, a síntese e a prototipação de IPs. Este esforço está sendo realizado no contexto de um consórcio que inclui 8 instituições brasileiras, com o suporte do MCT e do CNPq. Além de prover treinamento na tecnologia de IPs, o consórcio irá disponibilizar módulos IP, e a plataforma Fênix, voltada para servir de base à implementação de aplicações sem fio.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Ricardo Pezzuol Jacobi - Integrante / Edna Natividade da Silva Barros - Coordenador / Manoel Eusébio de Lima - Integrante / Edson Ifarraguirre Moreno - Integrante / Luigi Carro - Integrante / Altamiro Amadeu Susin - Integrante / Wang Jiang Chau - Integrante / Taciano Ares Rodolfo - Integrante / Alessandro Noriaki Ide - Integrante / Guido Costa Souza de Araújo - Integrante / Elmar Uwe Kurt Melcher - Integrante / Diógenes Cecílio da Silva Jr - Integrante / Cristiano Coral Riva - Integrante / Giovani Zucolotto - Integrante / Karine de Pinho Peralta - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 28 / Número de orientações: 2

  • 2002 - 2003

    APSI - Ambiente de Projeto para Sistemas Integrados, Descrição: Edital 003/2001 PROADI - processo FAPERGS no. Os objetivos específicos deste projeto são: 1. Desenvolver uma arquitetura alvo e um modelo de representação de projeto que permita a concepção modular, escalar e flexível afim de permitir a síntese de sistemas multiprocessadores em um único chip. 2. Definir um fluxo de projeto que permita sintetizar uma sistema heterogêneo especificado no nível sistema e gerar uma arquitetura multiprocessador em um único o chip. 3. Definir e implementar um conjunto de métodos e ferramentas que realizem a metodologia proposta.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Fabiano Passuelo Hessel - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro., Número de produções C, T & A: 4

  • 2001 - 2004

    Prototipação, Verificação e Teste de Sistemas Eletrônicos em Silício, Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 337/01. Quatro são os objetivos principais a serem atingidos por este projeto de cooperação: 1. Estabelecimento de uma rede temática de grupos de pesquisa na área de projeto, verificação e teste de sistemas eletrônicos em silício. 2. Identificação de competências, recursos e talentos associados aos quatro grupos de forma a evidenciar as possíveis sinergias da cooperação. 3. Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área científica acima definida, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc. 4. Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais destinadas a facilitar a transferência de tecnologia para a indústria e serviços deste importante setor econômico.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Renato Perez Ribas - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Marcelo Soares Lubaszewski - Coordenador / Vladimir Castro Alves - Integrante / Federico Gálvez-Durand Besnard - Integrante / Michel Renovell - Integrante / Yves Bertrand - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Christian Dufaza - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação., Número de produções C, T & A: 7 / Número de orientações: 2

  • 2001 - 2002

    Protótipos de módulos de hardware para ATM - TA 003/01, Descrição: Projeto em Cooperação com a Empresa PARKS S/A.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro., Número de produções C, T & A: 3 / Número de orientações: 3

  • 2000 - 2004

    PRATA - Prototipação Rápida de Sistemas Digitais: Métodos, Ferramentas e Aplicações, Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5. Os objetivos específicos do projeto são: (i) desenvolver estudos de caso de implementação de sistemas computacionais embarcados (software e hardware, usando técnicas de projeto integrado destas entidades) para as produtos de telecomunicações, processamento gráfico e arquitetura de computadores, em função de convênios e projetos de pesquisa com parceiros acadêmicos e industriais do GAPH e da FACIN;(ii) avaliar quantitativamente a qualidade e o desempenho dos protótipos desenvolvidos em relação a implementações distintas dos mesmos sistemas, tais como implementações de software apenas e/ou implementações de hardware apenas; (iii) estabelecer a partir dos protótipos e de sua avaliação quantitativa uma metodologia de desenvolvimento de sistemas embarcados para áreas de aplicação específicas capaz de permitir metodicamente implementar e avaliar os ditos sistemas embarcados; (iv) desenvolver ferramentas de software de apoio ao projeto e prototipação de sistemas computacionais embarcados, ferramentas estas responsáveis por iniciar a automatização da metodologia desenvolvida.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (6) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Guilherme Antônio Anzilago Tesser - Integrante / Juliano Cardoso Vacaro - Integrante / Taciano Ares Rodolfo - Integrante / Frederico Bartz Möller - Integrante / Daniel Borges - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 31 / Número de orientações: 11

  • 2000 - 2001

    Multiplexadores digitais de alta velocidade para equipamentos de comunicação de dados - TA 001/00, Descrição: Projeto em Cooperação com a Empresa PARKS S/A.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro., Número de produções C, T & A: 1

  • 1999 - 2001

    Projeto SOMASIM - Um Simulador para Sistemas de Monitoração e Controle de Transportes Coletivos Urbanos, Descrição: Projeto Multiinstitucional PADCT PUCRS/EPTC/PROCEMPA - Processo PADCT no. 03-CE-01/98-02/02-54. O objetivo principal do projeto é o desenvolvimento de um simulador para sistemas de monitoração de tráfego de transportes coletivos, baseado sobretudo na experiência pregressa em curso na EPTC de Porto Alegre. Este simulador deve permitir o ensaio dos desdobramentos de alterações/ampliações no sistema atualmente empregado, visando a redução dos custos para que o mesmo evolua.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Paulo Henrique Lemelle Fernandes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 1

  • 1999 - 1999

    ADC-SHRIMP - Avaliação de Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign, Descrição: Programa BIC - Processo FAPERGS no. 98/50970-6. Os objetivos específicos deste projeto envolvem a avaliação de desempenho da comunicação entre o computador hospedeiro plataformas de prototipação, e são os seguintes: (i) obter modelos genéricos e/ou específicos para avaliar formalmente o desempenho de plataformas de prototipação reconfiguráveis; (ii) iIdentificar os gargalos de processamento na comunicação de plataformas de prototipação em geral e da plataforma SHRIMP-I em particular com o computador hospedeiro, a partir dos resultados da avaliação de desempenho; (iii) obter formas de melhorar o desempenho da plataforma SHRIMP-I a partir da identificação dos gargalos de processamento desta; (iv) identificar a viabilidade/inviabilidade de avaliar os diferentes subsistemas de uma plataforma de hardware/software reconfigurável, tais como processador, hierarquia de memória, conexão plataforma/hospedeiro, subsistema de E/S, a partir da experiência com a avaliação de desempenho realizada.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Carvalho Liedke - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa., Número de produções C, T & A: 2 / Número de orientações: 3

  • 1998 - 2001

    SHRIMP-I - Implementação e Avaliação de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware, Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5. Os objetivos específicos nesta classe de atividades são: (i) implementar uma plataforma de prototipação rápida d hardware denominada SHRIMP-I (UCP+memória+hardware dedicado); (ii) garantir que o módulo pode interagir física e logicamente com pelo menos um tipo de computador hospedeiro, tipicamente computadores pessoais e/ou estações de trabalho, através de uma conexão padrão de alto desempenho; (iii) demonstrar a validade da conexão do módulo a pelo menos um dispositivo externo de entrada e/ou saída, tal como câmeras ou vídeos RGB, interfaces de rede, ou processadores de áudio;(iv) mostrar que o módulo pode ser usado em conjunção com outros de igual natureza para implementar sistemas multiprocessados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Paulo Henrique Lemelle Fernandes - Integrante / Marcos Stemmer - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração., Número de produções C, T & A: 5 / Número de orientações: 6

  • 1997 - 1999

    HARDPRO: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados, Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5. O principal objetivo deste projeto é a construção de um laboratório distribuído de prototipação de sistemas computacionais dedicados, onde serão colocados à disposição das comunidades industrial, de ensino e de pesquisa, diversos métodos de prototipação e teste de hardware de sistemas computacionais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Flávio Rech Wagner - Integrante / Ricardo Pezzuol Jacobi - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / João Baptista dos Santos Martins - Integrante / Sergio Bampi - Integrante / Fernando Rosa Nascimento - Integrante / Juergen Rochol - Integrante / Fabian Luis Vargas - Integrante / Carlos Eduardo Pereira - Integrante / Alexandre Junqueira - Integrante / Raul Ceretta Nunes - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Cooperação / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro., Número de produções C, T & A: 5 / Número de orientações: 7

  • 1997 - 1999

    KROC-PC: compilador occam2 para computadores padrão IBM-PC, Descrição: Programa PIBIC - Processo CNPq no. 105490/98-9. O projeto tem como objetivos específicos: (i) realizar um estudo do ambiente KROC de desenvolvimento de software paralelo, de forma a melhor identificar os módulos que necessitam alteração; (ii) fortalecer os conhecimentos, das pessoas envolvidas, sobre as famílias de processadores envolvidos (transputer, Sparc, 80x86); (iii) realizar as devidas alterações no núcleo do KROC de forma a possibilitar sua execução em IBM-PC; (iv) realizar estudo aprofundado dos demais módulos do sistema, documentando o que é necessário realizar na continuidade do projeto; (v) adaptar o ambiente KROC para processadores DSP.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Eduardo Augusto Bezerra - Integrante / Felipe Barp Neuwald - Integrante / Giovani Ragazzon - Integrante / Sandro Augusto Cardoso - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2

  • 1996 - 1998

    BOOLE - Codificação Booleana e FPGAs, Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5. Este projeto visa desenvolver técnicas de codificação Booleana e aplicá-las à solução de problemas de síntese de sistemas digitais.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Eduardo Augusto Bezerra - Integrante / Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 5 / Número de orientações: 4

  • 1996 - 1997

    Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação, Descrição: Projeto BIC FAPERGS - Processo no. 95/50506.4 O objetivo geral do projeto é avaliar o desempenho da abordagem de projeto de colunas de destilação baseadas em síntese versus a abordagem baseada em simulação.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Mára Lúcia Fernandes Carneiro - Integrante / Marco Antonio Ghidini - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2

  • 1995 - 1997

    PISH: Projeto Integrado de Software/Hardware, Descrição: Programa PROTEM-CC - Processo CNPq no. 680.074/94-5. Os objetivos do projeto são: (i) explorar o espaço de projetos de sistemas compostos por hardware e software; (ii) propor técnicas de particionamento corretas por construção para sistemas compostos por software e hardware; (iii) garantir uma conexão entre etapas de projeto de altos níveis de abstração e níveis inferiores, em particular a prototipação de sistemas de hardware e software.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Ricardo Pezzuol Jacobi - Integrante / Eduardo Augusto Bezerra - Integrante / Guilherme Saueressig - Integrante / Edna Natividade da Silva Barros - Coordenador / Fabiano Passuelo Hessel - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 3 / Número de orientações: 2

  • 1995 - 1996

    Análise de Desempenho de Métodos Computacionais de Otimização de Projeto de Processos Químicos, Descrição: Projeto BIC FAPERGS O objetivo deste projeto é avaliar o desempenho de métodos computacionais de otimização aplicados ao projeto de processos químicos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Mára Lúcia Fernandes Carneiro - Integrante / Paulo Cesar Ramos da Silva - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa., Número de produções C, T & A: 1 / Número de orientações: 1

  • 1994 - 1996

    Estudo e Implementação de Ferramentas de Síntese Lógica de FPGAs, Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5. Trata-se aqui de um projeto para desenvolver ferramentas de síntese automática ou semi-automática para FPGAs, visando atender a necessidades de otimização específicas para tais dispositivos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (7) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / André Duque Madeira - Integrante / Luciano Barbosa Cardoso - Integrante / Luciano Soares Minuzzi - Integrante / Liliane Lisboa Paim - Integrante / Mauro Cristiano P da Silva - Integrante / Rodrigo da Silva Radaieski - Integrante / Rodrigo Rafael Villarreal Goulart - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 5 / Número de orientações: 2

  • 1994 - 1996

    Síntese Lógica Seqüencial para FPGAs, Descrição: Projeto Integrado - Processo CNPq no. 520.523/94-6. Os objetivos específicos deste projeto compreendem: (i) estudar as características das mais difundidas famílias de FPGA existentes no mercado e sua evolução; (ii)Desenvolver ferramentas de síntese lógica seqüencial para FPGAs; tais ferramentas deverão considerar funções custo especificamente destinadas a medir o grau de otimização de uma personalização de FPGA; (iii) Implementar as ferramentas propostas no item anterior de forma portável e passíveis de serem integradas em sistemas de CAD para circuitos integrados VLSI disponíveis em ambientes acadêmico e industrial, notadamente em sistemas abertos e "frameworks".. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (1) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração., Número de produções C, T & A: 2

  • 1994 - 1995

    O Problema de Codificação Booleana: métodos e ferramentas, Descrição: Auxílio Recém Doutor (ARD) - Processo FAPERGS no. 94/1340.3 Os objetivos específicos do presente projeto compreendem: (i) identificar novas aplicações da teoria geral de codificação Booleana proposta na tese do autor; (ii) caso seja necessário, estender a teoria geral para acomodar tais aplicações; (iii) refinar as ferramentas e técnicas de codificação sugeridas na tese do autor;(iv) desenvolver novas técnicas e ferramentas para lidar com o problema geral de codificação Booleana em ramos diversos da Ciência da Computação; (v) validar as novas técnicas e ferramentas através da resolução de problemas práticos de codificação Booleana.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Coordenador., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro., Número de produções C, T & A: 1

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio. . , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade. . , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio. . , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade. . , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio. . , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade. . , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Bolsa / Parks S A Comunicações Digitais - Auxílio financeiro., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Bolsa / Parks S A Comunicações Digitais - Auxílio financeiro., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Bolsa / Parks S A Comunicações Digitais - Auxílio financeiro., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Bolsa / Parks S A Comunicações Digitais - Auxílio financeiro., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador.Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante.Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

  • 2012 - 2013

    Integração entre telefonia convencional e telefonia IP-VoIP, Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks S A Comunicações Digitais - Outra.

  • 2011 - 2013

    Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação, Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Teracom Telemática - Cooperação.

  • 2010 - 2011

    PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011., Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1

  • 2008 - 2010

    PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010, Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador., Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.

  • 2006 - 2009

    Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA, Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro., Número de produções C, T & A: 2

  • 2000 - 2002

    DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS, Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e Parks/FACIN/TA002/02. Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante., Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa., Número de produções C, T & A: 6 / Número de orientações: 3

Seção coletada automaticamente pelo Escavador

Prêmios

2019

Best Paper Finalist (ASYNC'19), IEEE Computer Society.

2016

4º Concurso de Teses e Dissertações SBMICRO-CEITEC 2016 - Melhor Tese na Categoria 2: Projeto, CAD e Teste de Circuitos Integrados, SBMICRO-CEITEC.

2014

Finalista no ACM Student Research Competition at ICCAD 2014 (SRC@ICCAD'14) (Advisor), ACM.

2013

IEEE Senior Member Elevation, IEEE.

2013

ISVLSI'13 PhD Forum Best Paper Award (Advisor), IEEE.

2012

ICECS 2012 PhD Competition Award (Orientador), IEEE Circuits and Systems Society.

2010

Seleção dos Best Papers do SBCCI'10 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC.

2008

Seleção dos Best Papers do SBCCI'07 (Co-Autor de dois dos artigos selecionados), SBC.

2008

Seleção dos Best Papers do SBCCI'08 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC.

2006

Seleção dos Best Papers do VLSI-SoC'07, IFIP.

2005

Best Conceptual Design in the DATE´2005 Designers Forum, European Community Europractice.

2005

II Xilinx Student Contest - First Place, Xilinx Inc..

2005

Seleção dos Best Papers do VLSI-SoC'05, IFIP.

2004

I Xilinx Student Contest - First Place, Xilinx Inc..

2002

Outstanding paper in its subject area in the SBCCI 2002, SBC - SBMICRO.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Pontifícia Universidade Católica do Rio Grande do Sul, Faculdade de Informática, Departamento de Fundamentos da Computação. , Av. Ipiranga, 6681. Prédio 32, Sala 718, Partenon, 90619-900 - Porto Alegre, RS - Brasil, Telefone: (51) 33203611, Ramal: 8718, Fax: (51) 33203621, URL da Homepage:

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 1999 - Atual

    Pontifícia Universidade Católica do Rio Grande do Sul

    Vínculo: Celetista, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Promovido por merecimento a professor titular, em Outubro de 1999.

  • 1993 - 1999

    Pontifícia Universidade Católica do Rio Grande do Sul

    Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

  • 1994 - 1998

    Pontifícia Universidade Católica do Rio Grande do Sul

    Vínculo: Produtividade em Pesquisa, Enquadramento Funcional: Bolsista II-C, Carga horária: 40, Regime: Dedicação exclusiva.

  • 1986 - 1993

    Pontifícia Universidade Católica do Rio Grande do Sul

    Vínculo: Celetista, Enquadramento Funcional: Professor horista, Carga horária: 8

    Outras informações:
    Professor ativo de 08/1986 a 03/1989; Afastado para doutorado no exterior com vínculo e ônus, entre 04/1989 a 10/1993

    Atividades

    • 01/2016

      Direção e administração, Faculdade de Engenharia, .,Cargo ou função, Coordenador do Curso de Engenharia de Computação.

    • 03/1994

      Pesquisa e desenvolvimento , Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação.,Linhas de pesquisa

    • 06/2002 - 06/2014

      Direção e administração, Faculdade de Engenharia, Departamento de Engenharia da Computação.,Cargo ou função, Membro do Colegiado do Curso de Engenharia da Computação.

    • 06/1994 - 06/2007

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Trabalho Individual I

    • 12/2004 - 12/2006

      Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação.,Cargo ou função, Membro da Comissão Coordenadora do PPGCC.

    • 07/2004 - 06/2006

      Direção e administração, Faculdade de Informática, .,Cargo ou função, Membro do Colegiado do Curso de Bacharelado em Ciência da Computação.

    • 03/2002 - 12/2005

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Organização de Computadores

    • 03/2000 - 07/2005

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Sistemas Digitais e Arquitetura de Computadores

    • 03/2004 - 06/2004

      Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Laboratório de Organização de Computadores

    • 03/1995 - 03/2004

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Orientação de Dissertação

    • 08/2003 - 12/2003

      Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Introdução à Informática

    • 03/2003 - 12/2003

      Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Laboratório de Organização de Computadores

    • 03/2002 - 12/2003

      Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Circuitos Digitais

    • 09/2000 - 12/2003

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Prototipação Rápida e Computação Reconfigurável

    • 06/2000 - 09/2002

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Projeto de Sistemas VLSI

    • 08/2001 - 07/2002

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Tópicos Especiais em Sistemas Digitais I

    • 03/2001 - 02/2002

      Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação.,Cargo ou função, Membro da Comissão Coordenadora do PPGCC.

    • 08/2000 - 12/2001

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Laboratório de Organização de Computadores

    • 03/2000 - 12/2001

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Arquitetura de Computadores I

    • 08/2000 - 12/2000

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Tópicos Especiais em Sistemas Digitais II

    • 09/1994 - 12/2000

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Trabalho Individual II

    • 03/2000 - 07/2000

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Organização de Computadores

    • 03/2000 - 07/2000

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Tópicos Especiais em Sistemas Digitais I

    • 03/1998 - 12/1999

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Organização de Computadores, Laboratório de Organização de Computadores

    • 09/1997 - 12/1999

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Síntese Automatizada e Prototipação de Sistemas VLSI

    • 03/1997 - 08/1999

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Arquitetura e Sistemas Paralelos

    • 07/1999 - 07/1999

      Extensão universitária , Faculdade de Informática, Departamento de Fundamentos da Computação.,Atividade de extensão realizada, Dispositivos Programáveis - Arquitetura e Projeto.

    • 06/1997 - 08/1998

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Programação Distribuída e Paralela

    • 01/1994 - 01/1998

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Arquitetura de Computadores (nivelamento)

    • 03/1997 - 12/1997

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Organização de Computadores

    • 01/1996 - 09/1997

      Direção e administração, Faculdade de Informática, Mestrado Em Informática.,Cargo ou função, Coordenador de Curso.

    • 06/1997 - 08/1997

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Projeto VLSI, Complexidade de Algoritmos e Otimização

    • 03/1994 - 12/1996

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Microprogramação

    • 05/1996 - 08/1996

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Ferramentas de Projeto Auxiliado por Computador

    • 03/1996 - 07/1996

      Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação.,Cargo ou função, Membro da Comissão de Promoção de Professores.

    • 03/1996 - 05/1996

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Lógica e Teoria da Computação

    • 03/1994 - 12/1995

      Direção e administração, Faculdade de Informática, Mestrado Em Informática.,Cargo ou função, Membro da Comissão Coordenadora do Curso de Mestrado em Informática.

    • 06/1995 - 09/1995

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Sistemas de Computação II

    • 03/1994 - 05/1995

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Informática Teórica

    • 01/1994 - 12/1994

      Direção e administração, Faculdade de Informática, Centro de Informática.,Cargo ou função, Coordenador do Centro de Informática.

    • 03/1994 - 07/1994

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Programação de Sistemas (Curso de Especialização)

    • 03/1994 - 05/1994

      Ensino, Ciência da Computação, Nível: Pós-Graduação,Disciplinas ministradas, Sistemas de Engenharia

    • 11/1993 - 03/1994

      Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação.,Cargo ou função, Membro da Comissão de Implantação do Programa de Mestrado em Informática.

    • 08/1986 - 12/1988

      Ensino, Bacharelado Em Informática, Nível: Graduação,Disciplinas ministradas, Organização de Computadores

  • 2014 - 2015

    University of Southern California

    Vínculo: Bolsista, Enquadramento Funcional: Pós-Doutorando Sênior, Carga horária: 40, Regime: Dedicação exclusiva.

    Outras informações:
    Estágio Pós-Doutoral Sênior com bolsa da CAPES, processo BEX 2129/14-0.

  • 1985 - 1985

    Digitel S A Indústria Eletrônica

    Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento, Carga horária: 30

  • 1984 - 1984

    Digitel S A Indústria Eletrônica

    Vínculo: Estagiário, Enquadramento Funcional: Estagiário de Pesquisa e Desenvolvimento, Carga horária: 20

    Atividades

    • 01/1985 - 09/1985

      Serviços técnicos especializados , Pesquisa e Desenvolvimento, Grupo de Videotexto.,Serviço realizado, Desenvolvimento de Equipamento de Videotexto.

    • 04/1984 - 12/1984

      Estágios , Pesquisa e Desenvolvimento, Grupo de Videotexto.,Estágio realizado, Desenvolvimento de Equipamento de Videotexto.

  • 1988 - 1989

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro Pesquisador, Carga horária: 40

  • 1985 - 1988

    Universidade Federal do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Assistente de Pesquisa, Carga horária: 20

  • 1980 - 1984

    Universidade Federal do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20

    Atividades

    • 03/1988 - 03/1989

      Serviços técnicos especializados , Instituto de Informática, Departamento de Informática Aplicada.,Serviço realizado, Projeto SID-Microeletrônica - Desenvolvimento de CAD para CIs.

    • 09/1985 - 03/1988

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.,Linhas de pesquisa

    • 03/1982 - 03/1984

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.,Linhas de pesquisa

    • 09/1980 - 03/1982

      Pesquisa e desenvolvimento , Centro de Processamento de Dados, Núcleo de Atendimento Ao Usuário Nau.,Linhas de pesquisa

  • 1999 - 2002

    Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Membro de Comitê Assessor, Carga horária: 1

    Atividades

    • 12/1999 - 03/2002

      Serviços técnicos especializados , Conselho Técnico Administrativo, Comitê de Matemática, Estatística e Computação.,Serviço realizado, Membro de Comitê Assessor.