Rafael Ramos dos Santos

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• Both, Cristiano B. ; Battisti, Cristiano ; Kuentzer, Felipe A. ; Santos, Tatiana G.S. Dos ; SANTOS, R. R. . FPGA implementation and performance evaluation of an RFC 2544 compliant Ethernet test set. International Journal of High Performance Systems Architecture (Print) , v. 2, p. 107, 2009.

• CAVALHEIRO, Gerson ; SANTOS, R. R. . Multiprogramação Leve em Arquiteturas Multi-core. In: Tomasz Kowaltowski; Karin Koogan Breitman. (Org.). XXVII Jornadas de Atualização de Informática. 1ed.Rio de Janeiro: Editora PUC-Rio, 2007, v. 1, p. 327-379.

• SANTOS, T. G. S. ; Santos, Rafael R. Dos . Projeto e Implementação de Arquiteturas Superescalares. In: Sociedade Brasileira de Computação. (Org.). 5a Escola Regional de Alto Desempenho. Porto Alegre: SBC, 2005, v. 1, p. 57-82.

• SANTOS, R. R. ; NAVAUX, P. O. A. . Analysing a Multistreamed Superscalar Speculative Instruction Fetch Mechanism. In: Springer Verlag. (Org.). Analysing a Multistreamed Superscalar Speculative Instruction Fetch Mechanism. : Springer-Verlag Berlin Heildelberg 1998, 1998, v. 1470, p. 1010-1017.

• Hennes, Marco ; SANTOS, R. R. ; MOLZ, R. F. . Plataforma para testes de circuitos digitais. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. v. 1. p. 439-443.

• Kolling, M. ; Battisti, Cristiano ; Kuentzer, Felipe A. ; BOTH, C. B. ; SANTOS, T. G. S. ; SANTOS, R. R. . Verificação em Hardware de Componentes de Comunicação. In: IX Simpósio em Sistemas Computacionais. In: IX Simpósio em Sistemas Computacionais. Campo Grande, 2008, Campo Grande. IX Simpósio em Sistemas Computacionais. Campo Grande. Campo Grande: Editora UFMS, 2008. p. 143-150.

• GIORDANI, Joel ; SANTOS, R. R. ; SANTOS, T. G. S. ; FURTADO, J. C. . Algoritmos de Otimização para Simulação Distribuída de Arquiteturas Complexas. In: 9o Simpósio em Sistemas Computacionais de Alto Desempenho, 2008, Campo Grande. 9o Simpósio em Sistemas Computacionais de Alto Desempenho, 2008.

• AGUIAR, A. C. P. ; KIST, Fabiano ; KREUTZ, M. E. ; FURTADO, J. C. ; SANTOS, R. R. ; SANTOS, T. G. S. . Síntese e Integração de um Agregado Reconfigurável Aplicado a um Algoritmo Genético Distribuído. In: XIII Workshop Iberchip, 2007, Lima. XIII Workshop Iberchip. Lima, Peru: IBERCHIP, 2007. v. 1. p. 221-224.

• AGUIAR, A. C. P. ; KREUTZ, M. E. ; SANTOS, R. R. ; SANTOS, T. G. S. . Design Flow of a dedicated Computer Cluster Customized for a Distributed Genetic Algorithm Applications. In: IEEE 18th International Conference on Application-specific Systems, Architectures and Processors, 2007, Montreal, Canada. IEEE International Conference on Application-specific Systems, Architectures and Processors. Los Alamitos: IEEE, 2007. p. 148-153.

• AGUIAR, A. C. P. ; FREITAS, J. P. J. ; BOTH, C. B. ; KREUTZ, M. E. ; SANTOS, T. G. S. ; SANTOS, R. R. . Implementação de Algoritmos Genéticos Paralelos Aplicados à Fármacos. In: XXVI Congresso da XXVI Congresso da Sociedade Brasileira de Computação, 2006, Campo Grande. Anais do V Workshop em Desempenho de Sistemas Computacionais e de Comunicação. Porto Alegre: SBC, 2006.

• SANTOS, T. G. S. ; BAMPI, Sergio ; NAVAUX, P. O. A. ; SANTOS, R. R. ; NEMIROVSKY, M. . Reusing Traces in a Dynamic Conditional Execution Architecture. In: 17th International Symposium on Computer Architecture and High Performance Computing, 2005, Rio de Janeiro. Proceedings of the 17th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD 2005). New York: IEEE Press, 2005. v. 1. p. 126-133.

• SANTOS, R. R. ; SANTOS, T. G. S. . Projeto e Implementação de Arquiteturas Superescalares. In: 5a Escola Regional de Alto Desempenho - ERAD 2005, 2005, Canoas - RS. Anais da 5a Escola Regional de Alto Desempenho - ERAD 2005. Porto Alegre: Evangraf, 2005. v. 1. p. 57-83.

• SANTOS, T. G. S. ; SANTOS, R. R. ; BAMPI, Sergio ; NAVAUX, P. O. A. ; NEMIROVSKY, M. . Analyzing the Limits of Trace Reuse in a Dynamic Conditional Execution Architecture. In: Workshop on Exploring the Trace Space for Dynamic Optimization Techniques, 2003, San Francisco. Workshop on Exploring the Trace Space for Dynamic Optimization Techniques - ACM International Conference on Supercomputing. San Francisco: ACM, 2003. v. 1.

• SANTOS, R. R. ; SANTOS, T. G. S. ; PILLA, Maurício Lima ; NAVAUX, P. O. A. ; NEMIROVSKY, M. . Complex Branch Profiling for Dynamic Conditional Execution.. In: Symposium on Computer Architecture and High Performance Computing, 2003, Sao Paulo. 15TH SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING. New York: IEEE, 2003. v. 15.

• GONÇALVES, Ronaldo A L ; SANTOS, R. R. ; PILLA, Maurício Lima ; SANTOS, T. G. S. ; PIZZOL, Guilherme ; NAVAUX, P. O. A. . Evaluating the Effects of Branch Prediction Accuracy on the Performance of SMT. In: Euromicro Workshop on Parallel and Distrbiuted Processing, 2001, Mantova. Euromicro Workshop on Parallel and Distrbiuted Processing. Los Alamitos: IEEE Computer Society, 2001. p. 355-362.

• SANTOS, R. R. ; SAGULA, Rafael ; SANTOS, T. G. S. ; PILLA, Maurício Lima ; PIZZOL, Guilherme ; GONÇALVES, Ronaldo A L . Projeto APSE. In: Escola Regional de Alto Desempenho, 2001, Gramado. Escola Regional de Alto Desempenho. Porto Alegre: Sociedade Brasileira de Computação, 2001. v. 1.

• COTA, Erika Fernandes ; BAMPI, Sergio ; ROCHOL, Juergen ; SANTOS, T. G. S. ; SANTOS, R. R. ; BARCELOS, Marcelo Boeira ; BUSS, Marcio ; FRAGOSO, João Leonardo ; LIMA, Fernanda Gusmão de ; FERREIRA, Fábio Klein ; COSTA, Eduardo Antônio Cesar da ; REIS, R. A. L. . LAWAI: Uma Alternativa para a Interligação de LAN's a Grande Distância. In: Workshop IBERCHIP, 1999, Lima, Peru. Workshop IBERCHIP. Memorias. Lima, Pe: Hozlo S.R.L., 1999. v. 5. p. 325-333.

• SANTOS, Francisco ; CHAVES FILHO, Eliseu Monteiro ; NAVAUX, P. O. A. ; SANTOS, R. R. . Performance Evaluation of a Microarchitecture with Multiple Flows of Control. In: Symposium on Computer Architecture and High Performance Computing, 1999, Natal. Symposium on Computer Architecture and High Performance Computing. Porto Alegre: Instituto de Informática da UFRGS, 1999. v. 11. p. 43-50.

• SANTOS, T. G. S. ; PILLA, Maurício Lima ; SANTOS, R. R. ; CHAVES FILHO, Eliseu Monteiro ; BAMPI, Sergio ; NAVAUX, P. O. A. ; NEMIROVSKY, M. . Resource Tuning in a Multipath Superscalar Architecture. In: Symposium on Computer Architecture and High Performance Computing, 1999, Natal. Symposium on Computer Architecture and High Performance Computing. Porto Alegre: Instituto de Informática da UFRGS, 1999. v. 11. p. 27-43.

• PILLA, Maurício Lima ; BARRETO, Marcos Ennes ; SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . Suporte a Tolerância a Falhas no Ambiente de Progração DPC++. In: Workshop de Tolerância a Falhas, 1998, Porto Alegre. Workshop de Tolerância a Falhas. Porto Alegre: Instituto de Informática da UFRGS, 1998. v. 1. p. 7-12.

• PILLA, Maurício Lima ; BARRETO, Marcos Ennes ; SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . Mecanismo de Tolerância a Falhas para a Linguagem Distribuída DPC++. In: Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997, Campos do Jordão. Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho. São Paulo: Escola Politécnica da USP, 1997. v. 9. p. 139-152.

• PILLA, Maurício Lima ; BARRETO, Marcos Ennes ; SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . Implementação de um Algoritmo de Criação de Checkpoints para a Linguagem Distribuída DPC++. In: Congresso Argentino de Ciencias de la Computacion, 1997, La Plata. Anales de lo Congresso Argentino de Ciencias de la Computacion. La PLata, Argentina: Universidad Nacional de La Plata, 1997. v. 3.

• SANTOS, R. R. ; NAVAUX, P. O. A. . Dependências de Controle em Arquiteturas Superescalares e Mecanismos para o seu Tratamento. In: Congresso Argentino de Ciencias de la Computacion, 1997, La Plata. Anales de lo Congresso Argentino de Ciencias de la Computacion. La Plata, Argentina: Unibersidad Nacional de La Plata, 1997. v. 3.

• SANTOS, R. R. ; NAVAUX, P. O. A. . Mecanismo de Busca Especulativa de Múltiplos Fluxos de Instruções. In: Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997, Campos do Jordão. Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho. São Paulo: Escola Politécnica da USP, 1997. v. 9. p. 65-78.

• ADAMI, André ; NAVAUX, P. O. A. ; SANTOS, R. R. . Previsão de Desvios em Arquiteturas Superescalares Utilizando Redes Neurais. In: Congresso Brasileiro de Redes Neurais, 1997, Florianópolis. Congresso Brasileiro de Redes Neurais. Florianópolis, 1997. v. 3. p. 74-79.

• SANTOS, R. R. ; SANTOS, Anna Dolejsi ; CHAVES FILHO, Eliseu Monteiro ; SOUZA, Alberto Ferreira de ; NAVAUX, P. O. A. . Uma Arquitetura Super Escalar com Múltiplos Fluxos de Instruções. In: Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1996, Recife. Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho. Recife, Pe: Departamento de Informática - UFPE, 1996. v. 8. p. 67-76.

• SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . Checkpoints Distribuídos em DPC++. In: Congresso Argentino de Ciencias de la Computacion, 1996, San Luis. Anales de lo Congresso Argentino de Ciencias de la Computacion. San Luis, Argentina: Universidad Nacional de San Luis, 1996. v. 2. p. 74-85.

• SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . Um Sistema de E/S para uma Arquitetura Matricial. In: Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1995, Canela. Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho. Porto Alegre: Instituto de Informática da UFRGS, 1995. v. 7. p. 108-120.

• CAVALHEIRO, Gerson ; SANTOS, R. R. ; NAVAUX, P. O. A. . Análise de Desempenho de um Protótipo da Linguagem DPC++. In: Seminário Integrado de Software e Hardware, 1994, Caxambu. Seminário Integrado de Software e Hardware. Belo Horizonte: Universidade Federal de Minas Gerais, 1994. v. 21. p. 333-347.

• FREITAS, J. P. J. ; AGUIAR, A. C. P. ; BOTH, C. B. ; KREUTZ, M. E. ; SANTOS, T. G. S. ; FURTADO, J. C. ; MOLZ, R. F. ; SANTOS, R. R. . Construção de um Cluster Utilizando Dispositivos de Lógica Reconfigurável. In: 5a Escola Regional de Alto Desempenho - ERAD 2005, 2005, Canoas. Anais da 5a Escola Regional de Alto Desempenho - ERAD 2005. Porto Alegre: Evangraf, 2005. v. 1. p. 177-180.

• AGUIAR, A. C. P. ; FREITAS, J. P. J. ; BOTH, C. B. ; SANTOS, R. R. ; SANTOS, T. G. S. ; FURTADO, J. C. ; MOLZ, R. F. ; KREUTZ, M. E. . The Application Of Genetic Algorithms on a Reconfigurable Cluster Computer. In: 20Th South Symposium on Microeletronics, 2005, Santa Cruz do sul. Proceedings of the 20th South Symposium on Microeletronics. Porto Alegre: Evangraf, 2005. v. 1. p. 141-144.

• FREITAS, J. P. J. ; SANTOS, R. R. ; AGUIAR, A. C. P. ; KREUTZ, M. E. ; SANTOS, T. G. S. . Integrating a FemToJava Microcontroller With a TCP/IP Stack . In: 20th South Symposium on Microeletronics, 2005, Santa Cruz do Sul. Proceedings of the 20th South Symposium on Microeletronics. Porto Alegre: Evangraf, 2005. v. 1. p. 171-174.

• SANTOS, R. R. ; NAVAUX, P. O. A. ; NEMIROVSKY, M. . DCE: The Dynamic Conditional Execution Approach. In: IEEE International Symposium on High Performance Computer Architecture, 2001, Monterey, Mexico. Work in Progress Session of IEEE International Symposium on High Performance Computer Architecture, 2001.

• SANTOS, T. G. S. ; SANTOS, R. R. ; BAMPI, Sergio . A Study on the Cache-hit Behavior of Processors with Speculative Multiple Path Fetching. In: UFRGS Microelectronics Seminar, 1999, Torres. UFRGS Microelectronics Seminar. Porto Alegre: GME - Grupo de Microeletronica da UFRGS, 1999.

• SANTOS, T. G. S. ; SANTOS, R. R. ; BAMPI, Sergio . A Study on Instruction Prefetch Mechanisms to Support High IPC Superscalar Processors. In: UFRGS Microelectronics Seminar, 1998, Bento Goncalves. UFRGS Microelectronics Seminar. Porto Alegre: GME - Grupo de Microeletronica da UFRGS, 1998.

• SANTOS, R. R. ; CAVALHEIRO, Gerson ; NAVAUX, P. O. A. . DPC++: Um Ambiente para Programação Orientada a Objetos Distribuídos . In: II Workshop do Projeto ASAP, 1996, Fortaleza. II Workshop do Projeto ASAP, 1996.

• AGUIAR, A. C. P. ; KIST, Fabiano ; SANTOS, T. G. S. ; BOTH, C. B. ; KREUTZ, M. E. ; SANTOS, R. R. . Integração de um Núcleo Femtojava com uma Pilha de Comunicação para a Concepção de um Cluster Baseado em FPGAs. In: ESCOLA REGIONAL DE ALTO DESEMPENHO, 2007, Porto Alegre. ESCOLA REGIONAL DE ALTO DESEMPENHO. Porto Alegre, 2007.

• AGUIAR, A. C. P. ; KIST, Fabiano ; SANTOS, R. R. ; SANTOS, T. G. S. ; KREUTZ, M. E. . INTEGRAÇÃO DE NODOS PARA UM AGREGADO RECONFIGURÁVEL APLICADO A ALGORITMOS GENÉTICOS DISTRIBUÍDOS. In: XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO, 2006, Santa Cruz do Sul. XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO. Santa Cruz do Sul, 2006.

• KIST, Fabiano ; AGUIAR, A. C. P. ; SANTOS, R. R. ; SANTOS, T. G. S. . PROTOTIPAÇÃO DE UMA PILHA TCP/IP EM FPGA. In: XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO, 2006, Santa Cruz do Sul. XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO. Santa Cruz do Sul, 2006.

• KIST, Fabiano ; Prade, L. R. ; Overbeck, R. ; Righi, V. A. P. ; SANTOS, R. R. ; SANTOS, T. G. S. . PROJETO DE UM PROCESSADOR EDUCACIONAL (R8-UNISC). In: XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO, 2006, Santa Cruz do Sul. XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO. Santa Cruz do Sul, 2006.

• Prade, L. R. ; Righi, V. A. P. ; SANTOS, R. R. . Validação de um IPcore MAC. In: XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO XII Seminário de Iniciação Científica e XI Jornada de Ensino, XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNAD, 2006, Santa Cruz do Sul. XII SEMINÁRIO DE INICIAÇÃO CIENTIFÍCA E XI JORNADA DE ENSINO, PESQUISA E EXTENÇÃO. Santa Cruz do Sul, 2006.

• FURTADO, J. C. ; CROSSETTI, G. L. ; FERRÃO, M. F. ; NEIS, J. F. ; SANTOS, R. R. . Polymerization Reactions Optimized by Particle Swarm Optimization. In: 17Th Triennial Conference of the International Federation of Operational Research Societies, 2005, Honolulu - Hawaii. Proceedings of the IFORS Triennial Conference 2005, 2005. v. 1. p. 13-14.

• SANTOS, R. R. ; SANTOS, T. G. S. ; AGUIAR, A. C. P. ; FREITAS, J. P. J. ; KREUTZ, M. E. ; BOTH, C. B. . Implementação de um Módulo TCP/IP em FPGA para a Construção de um Agregado de Computadores Reconfiguráveis (ACR). In: XVI Salão de Iniciação Científica e XIII Feira de Iniciação Científica da UFRGS, 2004, Porto Alegre. XVI Salão de Iniciação Científica e XIII Feira de Iniciação Científica da UFRGS, 2004.

• SANTOS, R. R. ; SANTOS, T. G. S. ; FREITAS, J. P. J. ; AGUIAR, A. C. P. ; KREUTZ, M. E. ; BOTH, C. B. . Implementação de um Módulo TCP/IP em FPGA para a Construção de um Agregado de Computadores Reconfiguráveis. In: X Seminário de Iniciação Científica e IX Jornada de Ensino, Pesquisa e, 2004, Santa Cruz do Sul. X Seminário de Iniciação Científica e IX Jornada de Ensino, Pesquisa e, 2004.

• SANTOS, R. R. ; SANTOS, T. G. S. ; AGUIAR, A. C. P. ; FREITAS, J. P. J. ; CARRO, Luigi ; KREUTZ, M. E. . Integração de um core femtojava com a camada de comunicação TCP/IP para a criação de um nodo reconfigurável. In: X Seminário de Iniciação Científica e IX Jornada de Ensino, Pesquisa e, 2004, Santa Cruz do Sul. X Seminário de Iniciação Científica e IX Jornada de Ensino, Pesquisa e, 2004.

• SANTOS, R. R. ; FREITAS, J. P. J. ; AGUIAR, A. C. P. ; SANTOS, T. G. S. ; KREUTZ, M. E. ; BOTH, C. B. . Projeto de um nodo reconfigurável através da integração de um core femtojava com a camada de comunicação TCP/IP. In: XVI Salão de Iniciação Científica e XIII Feira de Iniciação Científica da UFRGS, 2004, Porto Alegre. XVI Salão de Iniciação Científica e XIII Feira de Iniciação Científica da UFRGS, 2004.

• SANTOS, R. R. . Arquitetura de Microprocessadores. 2006. (Apresentação de Trabalho/Conferência ou palestra).

• SANTOS, R. R. . Ciclo de Projeto de Microprocessadores. 2005. (Apresentação de Trabalho/Conferência ou palestra).

• SANTOS, T. G. S. ; BAMPI, Sergio ; NAVAUX, P. O. A. ; SANTOS, R. R. ; NEMIROVSKY, M. . Reusing Traces in a Dynamic Conditional Execution Architecture. 2005. (Apresentação de Trabalho/Simpósio).

• PILLA, Maurício Lima ; SANTOS, R. R. ; SANTOS, T. G. S. ; NAVAUX, P. O. A. . Analisando o Padrão de Comportamento e a Estrutura de Desvios Condicionais . Porto Alegre: Instituto de Informática da UFRGS, 2002 (Relatório de Pesquisa).

• SANTOS, R. R. ; NEMIROVSKY, M. . DCE: The Dynamic Conditional Execution Approach in a Multipath Control Independent Architecture. Santa Cruz, CA: University of California Santa Cruz - UCSC, 2001 (Tecnical Report).

• SANTOS, R. R. ; NAVAUX, P. O. A. . Técnicas e Tendências em Arquiteturas Superescalares. Porto Alegre: Instituto de Informática da UFRGS, 2000 (Exame de Qualificação - Doutorado).

• CHAVES FILHO, Eliseu Monteiro ; SANTOS, Francisco ; SANTOS, Anna Dolejsi ; NAVAUX, P. O. A. ; SANTOS, R. R. . Multiflux: a Microarchitecture with Multiple Flows of Control. Brasília: CNPq, 1999 (Technical report).

• SANTOS, R. R. ; NAVAUX, P. O. A. . Evaluating a new Technique to Extract More Parallelism from the Source Code. Cray Research Inc., 1997 (Technical report).

• SANTOS, R. R. ; NAVAUX, P. O. A. . Arquiteturas Superescalares: Um Estudo sobre Dependências de Controle . Porto Alegre: Instituto de Informática da UFRGS, 1996 (Trabalho Individual - Relatório de Pesquisa).

• SANTOS, R. R. ; NAVAUX, P. O. A. . Avaliando o Desempenho de uma Arquitetura Superescalar Multifluxo. Porto Alegre: Instituto de Informática da UFRGS, 1996 (Relatório de Pesquisa).

Outras produções

Projetos de pesquisa

• 2007 - 2009

  Metodologia e projeto de equipamento para testes de switches e roteadores, Descrição: O objetivo do projeto foi testar e validar as funcionalidade de switches e roteadores. Nesse contexto, o projeto investigou como deve ser realizada a construção de módulos VHDL em FPGA para enviar e receber quadros Ethernet de acordo com o padrão IEEE 802.3... , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Rafael Ramos dos Santos - Coordenador / Tatiana Gadelha Serra dos Santos - Integrante / Cristiano Bonato Both - Integrante / Battisti, Cristiano - Integrante / Kuentzer, Felipe A. - Integrante.

• 2007 - 2008

  Comunicação Segura de Voz Sobre IP em Redes Wireless, Descrição: O presente projeto se destina à concepção e ao projeto de um sistema dedicado (embarcado) voltado à comunicação sem fio. Tecnologia semelhante pode ser encontrada em aparelhos de telefonia celular, sem, no entanto, compreenderem as questões de segurança e redes sem fio. Mais precisamente, telefones celulares atuais contam com redes privadas para efetivação da comunicação. O que se pretende com este projeto é tornar disponível a comunicação móvel através de redes de comunicação de dados sem fio, privadas ou públicas, através do uso de tecnologia WiFi e Voz sobre IP. Ressalta-se a capacidade de segurança esperada através da criação de VPNs entre aparelhos móveis em redes sem fio públicas. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (6) . , Integrantes: Rafael Ramos dos Santos - Coordenador / Rolf Fredi Molz - Integrante / Cristiano Bonato Both - Integrante., Financiador(es): Digitalli Indústria e Comércio de Produtos Eletrônicos Ltda - Cooperação / Financiadora de Estudos e Projetos - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa / Imply Tecnologia Eletrônica - Cooperação / MK Sistemas de Informação Ltda - Cooperação / Nestle Brasil - Matriz - Auxílio financeiro / Universidade Federal de Santa Maria - Cooperação., Número de produções C, T & A: 11 / Número de orientações: 3

• 2006 - 2008

  Verificação e Validação de Open Source Hardware - Projeto VOSH, Descrição: O projeto de processadores complexos requer muita habilidade do projetista para definir as estruturas mais eficientes para o correto funcionamento, mas ainda mais complexo do que esta tarefa é o processo de verificação desta funcionalidade. O problema de verificação de circuitos integrados é um processo que cresce em complexidade a cada nova geração. O aumento do número de transistores faz com que os projetistas tendam a adicionar funcionalidade, o que por sua vez contribui diretamente para o aumento da complexidade.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) . , Integrantes: Rafael Ramos dos Santos - Coordenador / Tatiana Gadelha Serra dos Santos - Integrante / Márcio Eduardo Kreutz - Integrante., Financiador(es): Pró Reitoria de Pesquisa e Pós Graduação - Bolsa.

• 2006 - 2008

  Laboratório Associado ao CEITEC, Descrição: A UNISC e o Centro de Excelência em Tecnologia Eletrônica Avançada (CEITEC) assinaram convênio de cooperação para criação do Laboratório Associado ao CEITEC na UNISC sob coordenação do Prof. Rafael R. dos Santos. O convênio prevê a validação e desenvolvimento de IPs (Intelectual Properties) pelo grupo GPSEM da UNISC para complementar o portfolio de IPs do CEITEC.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) . , Integrantes: Rafael Ramos dos Santos - Coordenador / Tatiana Gadelha Serra dos Santos - Integrante / Rolf Fredi Molz - Integrante / Márcio Eduardo Kreutz - Integrante / Lucio Rene Prade - Integrante / Vitor Angelo Pozzatti Righi - Integrante / Robert Torrel - Integrante., Financiador(es): Centro de Excelência em Tecnologia Eletrônica Avançada - Cooperação / Pró Reitoria de Pesquisa e Pós Graduação - Bolsa.Número de orientações: 1

• 2006 - 2006

  Desenvolvimento de um Agente Móvel Autônomo para Exploração de Ambiente, Descrição: A robótica autônoma é uma área de pesquisa que vem sendo ampliada e apresenta desenvolvimento considerável nos últimos 5 anos. Os robôs têm auxiliado o homem em diversas tarefas, tais como a exploração espacial e o auxílio a pessoas com deficiências físicas. Aliado a isso, o grande desenvolvimento da tecnologia de informática, hardware e software, é empregada para o desenvolvimento de novas técnicas de controle robótico. Essas técnicas estão permitindo que esses robôs executem tarefas complexas, que até então só eram executadas por seres- humanos, tais como: aprender com a experiência, navegar por ambientes desconhecidos, desviar de obstáculos imprevistos e reagir de forma inteligente a estímulos do ambiente. Assim, o foco de pesquisa deste projeto está relacionado ao estudo de diferentes técnicas de navegação para robôs móveis, com a modelagem e o desenvolvimento de um simulador de ambiente com obstáculos dinâmicos (software) para movimentação deste robô, que virtualmente será representado por um agente, com características de aprendizado. Também, na parte de hardware, será estabelecida a comunicação entre o simulador e uma placa FPGA, para envio e recebimento de informações, estabelecendo a relação entre a navegação real do robô em um ambiente e a simulação em software. O objetivo principal deste projeto é estudar e implementar técnicas de navegação para um agente robótico móvel autônomo, utilizando uma arquitetura baseada em percepção e ação. Será desenvolvido, em software, um simulador do ambiente, com obstáculos móveis e o agente; em hardware, os resultados serão transferidos para uma placa FPGA, para a estabelecer a atuação real do robô em ambiente dinâmico. . , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Rafael Ramos dos Santos - Integrante / Rolf Fredi Molz - Integrante / Rejane Frozza - Coordenador / Jacques Schreiber - Integrante.

• 2004 - 2005

  Agregados de Computadores Reconfiguráveis:Projeto ACR I, Descrição: ACR - Agregado de Computadores Reconfiguráveis podem ser definidos como um conjunto de processadores flexíveis e maleáveis que podem ser configurados para atender à demanda de uma aplicação em execução num certo instante. Ao contrário daqueles convencionais, de propósito geral, agregados reconfiguráveis podem ser manipulados para atender à necessidade pontuais e específicas. Um agregado de computadores reconfiguráveis compreende um conjunto de processadores reconfiguráveis interconectados através de um meio de transmissão de dados, com ou sem fio (wireless). A interconexão é necessária para permitir a comunicação dos nodos reconfiguráveis com o servidor ou entre si de modo a distribuir e/ou compartilhar informação e dados para a execução e complexão de uma única aplicação. Uma característica interessante de um agregado de processadores reconfiguraveis está no fato de que cada nodo pode ser configurado para operar eficientemente de acordo com a aplicação executada no momento. Um nodo reconfigurável não é projetado para executar aplicações com características diferentes em modo tipo time-sharing. Os nodos são configurados para executar uma aplicação por vez. Além disso, pelo fato de se aproximarem do hardware mínimo para executar a aplicação, tendem a consumir menos energia e gerar menos calor. Com isso, é virtualmente possível se ter um agregado de computadores especializado para cada aplicação enquanto fisicamente tem-se na verdade um único conjunto de processadores. É possível ainda otimizar o processador de cada nodo de acordo com a aplicação em execução e mover para o hardware somente as funções básicas necessárias para executar cada parte da aplicação. Enquanto em um agregado convencional, não reconfigurável, a execução de qualquer parte da aplicação é feita por software e hardware, num agregado reconfigurável, partes da aplicação são executadas diretamente e somente em hardware.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Rafael Ramos dos Santos - Coordenador / Tatiana Gadelha Serra dos Santos - Integrante / Mario Nemirovsky - Integrante / Sergio Bampi - Integrante / Rolf Fredi Molz - Integrante / João Carlos Furtado - Integrante / Luigi Carro - Integrante / Cristiano Bonato Both - Integrante / Marco Flôres Ferrão - Integrante / Altamiro Amadeu Susin - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa / Universidade de Santa Cruz do Sul - Bolsa., Número de produções C, T & A: 12 / Número de orientações: 4

• 1998 - 2000

  Study and Optimization of Superscalar Architectures (CAPES-COFECUB), Descrição: Cooperação CAPES/COFECUB com estágio em Orsay para estudo de arquiteturas superescalares.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (3) . , Integrantes: Rafael Ramos dos Santos - Integrante / Tatiana Gadelha Serra dos Santos - Integrante / Philippe Olivier Alexandre Navaux - Coordenador / Maurício Lima Pilla - Integrante / Rafael Sagula - Integrante / Ronaldo A L Gonçalves - Integrante., Financiador(es): COFECUB - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro., Número de produções C, T & A: 7

• 1995 - 2003

  Arquiteturas de Processadores Super Escalares - APSE, Descrição: Desenvolvimento técnicas de Instruction Level Parallelism e Thread Level Parallelism para arquiteturas de processadores... , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Rafael Ramos dos Santos - Integrante / Tatiana Gadelha Serra dos Santos - Integrante / Philippe Olivier Alexandre Navaux - Coordenador / Maurício Lima Pilla - Integrante / Ronaldo A L Gonçalves - Integrante / Guilherme Pizzol - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa., Número de produções C, T & A: 21

• 1995 - 1997

  Evaluating a new Technique to Extract More Parallelism from the Source Code, Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Rafael Ramos dos Santos - Integrante / Philippe Olivier Alexandre Navaux - Coordenador., Número de produções C, T & A: 1

• 1993 - 1998

  DPC++ - Distributed Processing in C++, Descrição: O projeto DPC++ (Processamento Distribuído em C++) é uma extensão da programação orientada a objetos em C++ para ambientes distribuídos. Aplicações são desenvolvidas como conjuntos de objetos distribuídos ativos que interagem através de chamadas de métodos e o ambiente DPC++ encarrega-se de gerar o código para a distribuição e comunicação dos mesmos... , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (4) / Doutorado: (2) . , Integrantes: Rafael Ramos dos Santos - Integrante / Philippe Olivier Alexandre Navaux - Coordenador / Maurício Lima Pilla - Integrante / MARCOS ENNES BARRETO - Integrante / Gerson CAVALHEIRO - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa., Número de produções C, T & A: 5

Projetos de desenvolvimento

• 2007 - 2009

  Metodologia e Projeto de Equipamento para Teste de Switches e Roteadores, Descrição: Desenvolver metodologia para projetos de Equipamentos para Testes de Switches e Roteadores. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (3) . , Integrantes: Rafael Ramos dos Santos - Coordenador / Cristiano Bonato Both - Integrante., Financiador(es): Teracom Telemática Ltda - Auxílio financeiro.

Prêmios