Vinícius Antônio de Oliveira Martins

Formação complementar

Idiomas

Áreas de atuação

Participação em bancas

Orientou

Produções bibliográficas

• Leonardo da Silva Tavares ; Luciana Shiroma Montali ; CHAU, WANG JIANG ; MARTINS, VINICIUS . Digital Modulator Based on Gaussian Frequency Shift Keying to a Bluetooth 5.0 Low Energy SoC. In: SBMICRO - WCAS, 2019, São Paulo. WCAS, 2019.

• MARTINS, VINICIUS ; CHAU, WANG JIANG ; GUEX, JERSON PAULO . Mixed signal verification to avoid integration mismatch in complex SoCs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

• MARTINS, V. A. O. ; RANGEL, R. ; GUEX, J. ; CHAU, W. J. . Study Case of Mixed Verification Flow to cope Analog Mixed Signal Mismatch Integration. In: SBMICRO, 2016, Belo Horizonte. Study Case of Mixed Verification Flow to cope Analog Mixed Signal Mismatch Integration, 2016.

• MARTINS, V. A. O. ; GUEX, J. ; CHAU, W. J. ; OLIVEIRA, M. H. G. . Verification Challenges in Analog-Digital Interfaces. In: Seminatec, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

• MARTINS, V. A. O. ; RANGEL, R. ; CHAU, W. J. . Verifying the Interface between a Digital Windowing Block and a Sigma-Delta Analog to Digital Converter. In: Seminatec, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

• OLIVEIRA, M. H. G. ; MARTINS, V. A. O. ; CHAU, W. J. . A Functional Verification Method for an All-Digital Automatic Gain Control Block. In: Seminatec, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

• SOUZA, E. J. ; MARTINS, V. A. O. ; TONIOLO, R. . Signal Windowing Models Implementation Comparison for Signal Analysis in a SBCD (Brazilian Data Collection System) Satellite Transponder Project. In: Seminatec, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

• MARTINS, VINICIUS ; GUEX, JERSON PAULO ; Luciana Shiroma Montali ; CHAU, WANG JIANG . The Functional Verification of a Satellite Transponder. IEEE Circuits and Systems Magazine , 2018.

Outras produções

Projetos de pesquisa

• 2021 - Atual

  Classificação Automática de Arritmias: Uma Abordagem Baseada Em Vetorcardiograma Temporal e Redes Neurais de Grafos, Descrição: Neste projeto, propomos a classificação dos batimentos cardíacos por meio de redes neurais de grafos, a fim extrair características, simultaneamente, a partir de duas derivações deECG mais a componente temporal. A premissa é que, ao se relacionar duas derivações deECG no tempo, informações novas poderão ser detectadas e, assim, potencializar a extração de um vetor de características mais robusto. Ainda, pretende-se investigar meios de se reduzir o custo computacional e de memória, visando facilitar a integração com equipamentos médicos via aceleradores de hardware.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (3) . , Integrantes: Vinicius Antonio de Oliveira Martins - Integrante / Eduardo José da Silva Luz - Coordenador.

Projetos de desenvolvimento

• 2020 - 2020

  Hardware para aceleração de redes neurais em câmeras inteligentes - PIBIT/CNPq/UFOP, Descrição: Detecção de indivíduos ou objetos em tempo real tem sido uma demanda cada vez maior por parte de gestão pública de segurança. Com o uso de câmeras inteligentes pode-se por exemplo, identificar ações suspeitas em áreas públicas, identificar pessoas procuradas pela justiça e até mesmo identificar posse de armas. Com o desenvolvimento de novas tecnologias e o aumento de grande volume de dados a serem processados, tem-se demandado novas técnicas para tarefas de reconhecimento de padrões e visão computacional. Recentemente, diferentes arquiteturas de redes neurais artificiais em profundidade, conhecidas como Deep Learning, tem se mostrado estado-da-arte em diversas aplicações de reconhecimentos de padrões [1]. As redes convolucionais de aprendizagem profunda conhecidas como (CNNs), tem ganhado destaque neste campo de visão computacional superando o ser humano em diversas tarefas [2, 3] . Todavia, estas redes profundas demandam grande poder computacional, frequentemente GPUs sofisticadas e muito caras, inviabilizando seu uso em sistemas embarcados, em especial quando a aplicação demanda unidades computacionais de baixo custo, como é o caso de câmeras inteligentes. Nesse sentido, algumas empresas já disponibilizam produtos para acelerar redes neurais em sistemas embarcados, como as Jetons Nano da NVIIA, a Moviduis da Intel e os Edges TPUs da Google, todavia, a um custo ainda elevado. Neste trabalho, propõem-se investigar a possibilidade de se construir hardware para aceleração de redes neurais com uso de field-programmable gate array (FPGAs). Os FPGAs permitem a construção de hardware reconfigurável, de baixo custo. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (1) . , Integrantes: Vinicius Antonio de Oliveira Martins - Coordenador / Eduardo José da Silva Luz - Integrante.