Felipe Bortolini Lazzarotto

Possuí graduação em Engenharia de Computação pela Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) com período sanduíche através do programa Ciência sem Fronteiras, na Monash University (Melbourne, Austrália).

Informações coletadas do Lattes em 18/10/2025

Acadêmico

Formação acadêmica

Graduação em Engenharia de Computação

2010 - 2016

Pontifícia Universidade Católica do Rio Grande do Sul
Título: Desenvolvimento de uma interface de comunicação segura utilizando o padrão MACsec
Orientador: Fernando Gehm Moraes
com

Ensino Médio (2º grau)

2007 - 2009

Colegio Marista Champagnat

Ensino Fundamental (1º grau)

1999 - 2006

Colegio Marista Champagnat

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.

Produções bibliográficas

JURACY, Leonardo ; LAZZAROTTO, Felipe ; PIGATTO, Daniel ; CALAZANS, N. L. V. ; MORAES, FERNANDO GEHM . XGT4: an Industrial Grade, Open Source Tester for Multi-Gigabit Networks. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS, 2017, 2017.
RUARO, Marcelo ; LAZZAROTTO, FELIPE B. ; MARCON, CESAR A. ; MORAES, FERNANDO G. . DMNI: A specialized network interface for NoC-based MPSoCs. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016. v. 1. p. 1202-1205.

Prêmios

2016

Prêmio ASSESPRO-RS para o melhor TCC (Desenvolvimento de Uma Interface de Comunicação Segura Utilizando o Padrão MACsec), ASSESPRO-RS.

Histórico profissional

Experiência profissional

2013 - 2013

TOTVS

Vínculo: , Enquadramento Funcional: Desenvolvedor de software, Carga horária: 40

2012 - 2013

TOTVS

Vínculo: , Enquadramento Funcional: Analista de suporte técnico 2, Carga horária: 42

2010 - 2012

TOTVS

Vínculo: Celetista, Enquadramento Funcional: Analista de suporte técnico 1, Carga horária: 42

Atividades

05/2013 - 08/2013
Serviços técnicos especializados , Porto Alegre, .,Serviço realizado, Prover manutenção do software nas linguagens Delphi e C#.; Administrar TFS, controlar geração de novas branches e labels e permissões de usuários..
08/2012 - 04/2013
Serviços técnicos especializados , Porto Alegre, .,Serviço realizado, Prover treinamentos para a equipe de atendimento.; Monitorar atendimentos e auxíliar os atendentes.; Prover treinamentos específicos para clientes..
10/2010 - 07/2012
Serviços técnicos especializados , Porto Alegre, .,Serviço realizado, Reportar falhas no software para o setor de manutenção; Suporte e atendimento aos usuários do sistema via telefone e chat.

2015 - 2016

Pontifícia Universidade Católica do Rio Grande do Sul

Vínculo: Estagio, Enquadramento Funcional: Estagiário, Carga horária: 30

2015 - 2015

Pontifícia Universidade Católica do Rio Grande do Sul

Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20

Atividades

10/2015 - 08/2016
Estágios , Reitoria, Faculdade de Informática.,Estágio realizado, Auxiliar no estudo de técnicas de emulação de hardware digital, no desenvolvimento de software básico, na depuração do protótipo desenvolvido no contexto do projeto e na pesquisa e desenvolvimento de protocolos de telecomunicações..
04/2015 - 09/2015
Pesquisa e desenvolvimento , Reitoria, Faculdade de Informática.,Linhas de pesquisa

2017 - 2018

Ministério da Ciência, Tecnologia, Inovações e Comunicações

Vínculo: Bolsista, Enquadramento Funcional: Digital Design Engineer Trainee, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Programa Nacional de Formação de Projetista de Circuitos Integrados: O objetivo desta ação de formação de recursos humanos é treinar um conjunto de profissionais especializados e competitivos, com padrão internacional, para atuar nas Design Houses (DH) existentes e nas que vierem a se estabelecer no Brasil. O profissional formado pelo programa será reconhecido como projetista de circuitos integrados de nível internacional, sendo certificado pela empresa CADENCE Design Systems, um dos maiores fornecedores mundiais de ferramentas EDA (Electronic Design Automation) e de soluções em Microeletrônica. O treinamento foi realizado no Centro de Treinamento 1 de Porto Alegre - RS. O CT-1 funciona no Campus do Vale da Universidade Federal do Rio Grande do Sul - UFRGS dentro das dependências do Instituto de Informática sob a coordenação do NSCAD Microeletrônica.

2018 - Atual

Cadence Engenharia

Vínculo: Celetista, Enquadramento Funcional: Engenheiro de Software, Carga horária: 40, Regime: Dedicação exclusiva.

2018 - 2018

Cadence Engenharia

Vínculo: Bolsista, Enquadramento Funcional: Trainee CI Brasil, Carga horária: 40, Regime: Dedicação exclusiva.