Joel Iván Muñoz Quispe

Idiomas

Áreas de atuação

Participação em eventos

Produções bibliográficas

• QUISPE, J. I. M. ; Strum, M. ; Wang, J.C. . Methodology to Enhance Efficiency in Testbenches with Output Coverage Definition. 2011. (Apresentação de Trabalho/Congresso).

• QUISPE, J. I. M. ; CARDENAS, C. S. ; Watanabe, C. . Implementation of Split-Radix Fast Fourier Transform on FPGA. 2009. (Apresentação de Trabalho/Simpósio).

• QUISPE, J. I. M. ; CARDENAS, C. S. . Diseño de un Controlador de Radar de 16 Canales de Control, Multi-IPP, implementado un SoC, para experimentos del Radio Observatorio de Jicamarca. 2008. (Apresentação de Trabalho/Congresso).

• QUISPE, J. I. M. ; ROBLES, O. ; RAFFO, M. ; CARDENAS, C. S. . Design and Implementation of a Mitchell-Based Logarithmic Converter for a Floating Point Coprocesor. 2008. (Apresentação de Trabalho/Congresso).

• QUISPE, J. I. M. ; Quenta, J. ; RAFFO, M. ; CARDENAS, C. S. . Design and Implementation of Antilogarithmic for a Floating Point Math-Coprocesor. 2008. (Apresentação de Trabalho/Congresso).

• QUISPE, J. I. M. ; TONFAT, J. ; BENAVIDES, J. . Estudio y Análisis de tres Formas de Implementación de la Transformada de Wavelet. 2007. (Apresentação de Trabalho/Congresso).

• QUISPE, J. I. M. ; TONFAT, J. ; BENAVIDES, J. . Diseño e Implementación de la Transformada Discreta y bidimensional de Wavelet en un FPGA. 2006. (Apresentação de Trabalho/Congresso).

Projetos de pesquisa

• 2008 - 2008

  Desenvolvimento de um esquema de Sincronização em um Sistema Redundante (TMR) de Processadores tolerantes a falhas por radiação, Descrição: Para cobrir os efeitos dos SETs (single event transients) e SEUs (single event upsets). Propusera-se uma arquitetura TMR de processadores usando relógios independentes para cada um deles. O Processador utilizado foi o PLASMA (Baseado em MIPS) e descrito em VHDL. O uso de relógios independentes permite que o projeto seja tolerando a falhas deste (Variação do Duty-Cycle). Ademais, foi proposta uma etapa FIFO com um majority voter , na etapa R/W Mem do processador, para fazer a sincronização dos processadores e evitar problemas devido aos diferentes domínios de relógio.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Joel Ivan Munoz Quispe - Coordenador., Financiador(es): União Europeia - Projeto AlfaNicrom - Bolsa.

Projetos de desenvolvimento

• 2011 - Atual

  Desenvolvimento e verificação de sistemas microeletrônicos de propósito específico, Situação: Em andamento; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2008 - 2008

  Desenvolvimento de uma biblioteca de injeção de falhas para projetos em HDL, Descrição: Para corroboara a capacidade de tolerancia a falhas de um circuito microeletrônico, foi desenvolvida uma biblioteca, em VHDL, para injeção de falhas por simulação dentro do chip.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador., Financiador(es): União Europeia - Projeto AlfaNicrom - Bolsa.

• 2008 - 2008

  Desenvolvimento de circuito microeletrônicos tolerante a falhas, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2007 - 2008

  Desenvolvimento de um controlador de radar de 16 canais usando dispositivos microeletrônicos reconfiguraveis, Descrição: Este equipamento sincroniza o sistema de radar na suas etapas de transmissão do pulso eletromagnético e receber o eco do objeto em observação. Este equipamento emprega um FPGA Virtex II - Pro (Dispositivo Microeletrônico reconfiguravel), CF e uma memória RAM.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2006 - 2008

  Desenvolvimento de circuito microeletrônicos de propósito específico, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2006 - 2008

  Desenvolvimento de circuito microeletrônicos para Procesamento Digitai de Sinais, Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2006 - 2007

  Desenvolvimento de um Receptor Digital de 4 Canais usando dispositivos microeletrônicos reconfiguraveis, Descrição: Este equipe é usando no sistema de aquisição do radar do ROJ. Este foi desenvolvido usando o AD6640 (ADC) e AD6620 (Filtro Digital por Quadratura) para receber o sinal da antena e enviar-la ate o computador usando um bloco de comunicação, projetado com o FPGA FLEX10K e NIDAQ PCI card.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Joel Ivan Munoz Quispe - Coordenador.

• 2006 - 2007

  Implementação da Transformada Discreta de Wavelet 2D em um FPGA, Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Joel Ivan Munoz Quispe - Coordenador / Jorge Tonfat - Integrante., Financiador(es): Programa de Apoyo a la Iniciación en la Investigación - Bolsa.

Prêmios