Luis Alberto Contreras Benites
Possui graduação em Engenharia Eletrônica pela Universidad Nacional de Ingeniería (2011), mestrado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2018) e especialização em Eletrônica de Potência pela University of Colorado Boulder (2017). Tem experiência na área de Microeletrônica, com ênfase em projeto de circuitos integrados digitais, efeitos da radiação cósmica ionizante em sistemas eletrônicos e sistemas tolerantes a falhas. Participou como bolsista e instrutor do Programa CI-Brasil.
Informações coletadas do Lattes em 04/11/2022
Acadêmico
Formação acadêmica
Mestrado em Microeletrônica
2016 - 2018
Universidade Federal do Rio Grande do Sul
Título: Automated Design Flow for Applying Triple Modular Redundancy in Complex Semi-Custom Digital Integrated Circuits, Ano de Obtenção: 2018
Fernanda Lima Kastensmidt.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Fault tolerance; Radiation effects; Triple modular redundancy; Integrated circuit design; Equivalence checking; Logic synthesis. Grande área: OutrosGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Integrados Digitais. Grande Área: Outros / Área: Microeletrônica.
Especialização em Power Electronics
2016 - 2017
University of Colorado Boulder
Título: Design of bidirectional inverse SEPIC to power USB-C devices
Formação complementar
2013 - 2015
Treinamento em Projeto de Circuitos Integrados Digitais. , PROGRAMA CI BRASIL, CI BRASIL, Brasil.
2011 - 2011
Microcontroladores. (Carga horária: 30h). , Universidad Nacional de Ingeniería, UNI, Peru.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Integrados Digitais.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
Grande área: Outros / Área: Microeletrônica / Subárea: Teste e Tolerância a Falhas.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Confiabilidade de sistemas.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica de Potência.
Produções bibliográficas
-
DE OLIVEIRA, ADRIA B. ; TAMBARA, LUCAS A. ; Benevenuti, Fabio ; BENITES, LUIS A. C. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; MEDINA, NILBERTO H. ; SILVEIRA, MARCILEI A. G. ; KASTENSMIDT, FERNANDA L. . Evaluating Soft Core RISC-V Processor in SRAM-Based FPGA Under Radiation Effects. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 67, p. 1503-1510, 2020.
-
BENITES, LUIS A. C. ; Benevenuti, Fabio ; DE OLIVEIRA, ADRIA B. ; KASTENSMIDT, FERNANDA L. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; MEDINA, NILBERTO H. ; GUAZZELLI, MARCILEI A. . Reliability Calculation With Respect to Functional Failures Induced by Radiation in TMR Arm Cortex-M0 Soft-Core Embedded Into SRAM-Based FPGA. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 66, p. 1433-1440, 2019.
-
OLIVEIRA, A. ; BENEVENUTI, F. ; BENITES, L. ; RODRIGUES, G. ; KASTENSMIDT, F. ; ADDED, N. ; AGUIAR, V. ; MEDINA, N. ; GUAZZELLI, M. ; TAMBARA, L. . Dynamic heavy ions SEE testing of NanoXplore radiation hardened SRAM-based FPGA: Reliability-performance analysis. MICROELECTRONICS RELIABILITY , v. 100-101, p. 113437, 2019.
-
BENITES, LUIS ALBERTO CONTRERAS ; KASTENSMIDT, FERNANDA LIMA . Automated design flow for applying Triple Modular Redundancy (TMR) in complex digital circuits. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. p. 1.
-
DE OLIVEIRA, ADRIA B. ; Benevenuti, Fabio ; BENITES, LUIS A. C. ; RODRIGUES, GENNARO S. ; KASTENSMIDT, FERNANDA L. ; ADDED, NEMITALA ; AGUIAR, VITOR A.P. ; MEDINA, NILBERTO H. ; SILVEIRA, MARCILEI A.G. ; DEBARGE, CEDRIC . Analyzing the Influence of using Reconfiguration Memory Scrubber and Hardware Redundancy in a Radiation Hardened FPGA under Heavy Ions. In: 2018 18th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2018, Göteborg. 2018 18th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2018. p. 1.
-
BENITES, LUIS ALBERTO CONTRERAS ; KASTENSMIDT, FERNANDA LIMA . Fault injection methodology for single event effects on clock-gated ASICs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.
Histórico profissional
Experiência profissional
2018 - 2019
NSCAD MicroeletrônicaVínculo: Bolsista, Enquadramento Funcional: Instrutor, Carga horária: 40, Regime: Dedicação exclusiva.
2014 - 2016
Centro Nacional de Tecnologia Eletrônica AvançadaVínculo: Bolsista, Enquadramento Funcional: Digital IC Designer, Carga horária: 40, Regime: Dedicação exclusiva.
2016 - 2017
Universidade Federal do Rio Grande do SulVínculo: Bolsista, Enquadramento Funcional: Aluno de Mestrado, Carga horária: 40, Regime: Dedicação exclusiva.
2017 - 2018
E-Aware TechnologiesVínculo: Celetista, Enquadramento Funcional: Engenheiro de Aplicação, Carga horária: 40
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Luis Alberto Contreras Benites e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?