PRISCILA CAVALCANTE HOLANDA

Graduada em Engenharia Elétrica pela Universidade Federal do Ceará e Mestre em Microeletrônica pela Universidade Federal do Rio Grande do Sul. Atualmente é doutoranda em Engenharia de Computação pela Universidade de Gante (Universiteit Gent), na Bélgica. Atua em pesquisa na área de Engenharia Eletrônica e da Computação, com ênfase em Neurociência Computacional e Sistemas Inteligentes, concentrando-se principalmente em temas relacionados ao design de Algoritmos e Sistemas Digitais voltados à implementação eficiente de Redes Neurais Pulsadas (Spiking Neural Netwoks) e de Redes Neurais Artificiais Profundas (Deep Artificial Neural Networks) para sistemas embarcados/neuromorficos.

Informações coletadas do Lattes em 05/02/2026

Acadêmico

Formação acadêmica

Doutorado em andamento em Computer Science Engineering

2018 - Atual

Ghent University
Orientador: Pieter Simoens
Coorientador: Bart Dhoedt. Bolsista do(a): IDLab, IMEC, Bélgica. Palavras-chave: Spiking Neural Networks.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Biomédica / Subárea: Neurociência Computacional.

Mestrado em Microeletrônica

2014 - 2016

Universidade Federal do Rio Grande do Sul
Título: DHyANA: a Digital Hierarchical Neuromorphic Architecture for Liquid Computing,Ano de Obtenção: 2016
Orientador: Ricardo Augusto da Luz Reis
Coorientador: Guilherme Bontorin Alves. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Spiking neural network; Hierarchical network-on-chip; Biomimetic; Neuromorphic.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Biomédica / Subárea: Engenharia Neuromórfica.

Graduação em Engenharia Elétrica

2008 - 2013

Universidade Federal do Ceará
Título: Implementação de uma Rede Neural Feedforward em Hardware Programável
Orientador: Dr. Luiz Henrique Silva Colado Barreto
com Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.

Formação complementar

2018 - 2018

Machine Learning: Neuronal Networks and Deep Learning Systems. (Carga horária: 24h). , Interuniversity Microelectronics Centre, IMEC, Bélgica.

2016 - 2016

Introduction to Programming Using Python. (Carga horária: 54h). , The University of Texas at Arlington, UT, Estados Unidos.

2014 - 2014

Image and video processing: From Mars to Hollywood with a stop at the hosp.. (Carga horária: 36h). , Duke University, DUKE, Estados Unidos.

2014 - 2014

Treinamento em Projeto de Circuito Integrado (CI Brasil). , Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.

2008 - 2008

Matlab. (Carga horária: 10h). , Universidade Federal do Ceará, UFC, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Holandês

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Inteligência Computacional.

Grande área: Engenharias / Área: Engenharia Biomédica / Subárea: Neurociência Computacional.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.

Participação em eventos

XXII Iberchip Workshop. A Survey on Network-on-chip Implementations of Spiking Neural Networks. 2016. (Congresso).

SBCCI.Java Processor With Debug Support. 2009. (Simpósio).

Participação em bancas

Aluno: Victor Bruno Ribeiro Sampaio

BRANCO, C. G. C.; CARVALHO, P. C. M.;HOLANDA, Priscila C.. Geração Distribuída: Normas Vigentes, Dimensionamento e Análise de Payback de Sistemas Solares Fotovoltaicos. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Ceará.

Produções bibliográficas

YOUSEFZADEH, A. ; HOSSEINI, S. ; HOLANDA, P. ; LEROUX, S. ; WERNER, T. ; SERRANO-GOTARREDONA, T. ; BARRANCO, B. L. ; DHOEDT, B. ; SIMOENS, P. . Conversion of Synchronous Artificial Neural Network to Asynchronous Spiking Neural Network using sigma-delta quantization. In: 1st IEEE International Conference on Artificial Intelligence Circuits and Systems, 2019, Hsinchu, Taiwan. 1st IEEE International Conference on Artificial Intelligence Circuits and Systems, 2019.
HOLANDA, Priscila C. ; BONTORIN, G. ; REIS, R. A. L. . A Survey on Network-on-chip Implementations of Spiking Neural Networks. In: XXII Iberchip Workshop, 2016, Florianópolis. XXII Iberchip Workshop, 2016.
HOLANDA, Priscila C. ; REINBRECHT, C. R. W. ; BONTORIN, G. ; BANDEIRA, V. V. ; REIS, R. A. L. . DHyANA: A NoC-based Neural Network Hardware Architecture. In: IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS, 2016, Monte Carlo, Monaco. Proceedings..., 2016. p. 177-180.

Projetos de desenvolvimento

2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro.
2009 - 2011

Brazil IP, Descrição: Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalha no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1).. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (6) . , Integrantes: Priscila Cavalcante Holanda - Integrante / Pedro de Almeira Lázaro - Integrante / Francisco Plínio Oliveira Silveira - Integrante / Joana Maia Fernandes Barroso - Integrante / Patrícia Jamile de Oliveira Martins - Integrante / Ítalo Cavalcante Sampaio - Integrante / Jarbas Aryel Nunes da Silveira - Coordenador.Financiador(es): Fundação Cearense de Pesquisa e Cultura - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.

Histórico profissional

Endereço profissional

Ghent University, Internet Technology and Data Science Lab - IDLab. , Technologiepark 126, iGent, 9052 - Gent, - Bélgica, Telefone: (32) 93314975, URL da Homepage:

Experiência profissional

2018 - Atual

Interuniversity Microelectronics Centre

Vínculo: Bolsista, Enquadramento Funcional: PhD Researcher - IDLab - Ugent, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Development of power-efficient, hardware-friendly Deep Spiking Neural Network algorithms and architectures, exploring open questions in the field while seeking to further optimize its implementations.

Atividades

04/2018
Pesquisa e desenvolvimento , IDLab - Internet Technology and Data Science Lab ? Ghent University, .,Linhas de pesquisa

2014 - 2016

Universidade Federal do Rio Grande do Sul

Vínculo: Bolsista, Enquadramento Funcional: Mestrado, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Pesquisa e desenvolvimento de arquiteturas de hardware para Redes Neurais Pulsadas, com ênfase em soluções escaláveis via comunicação por redes-em-chip hierárquicas.

Atividades

08/2014 - 12/2016
Pesquisa e desenvolvimento , Instituto de Informática, .,Linhas de pesquisa

2014 - 2014

Centro de Tecnologia da Informação Renato Archer

Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuito Integrado, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Foco em projeto de sistemas digitais de médio e grande porte, enfatizando as etapas envolvidas no fluxo de projeto digital para tecnologias de fabricação modernas.

2009 - 2011

Universidade Federal do Ceará

Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuito Integrado, Carga horária: 20

Outras informações:
Projeto de incentivo à produção de propriedade intelectual (IP) na área de microeletrônica no Brasil. Nossa equipe trabalhou no desenvolvimento de um Processador Java de tempo real com suporte a interface para debug JTAG (IEEE 1149.1). Financiadores: Conselho Nacional de Desenvolvimento Científico e Tecnológico; Fundação Cearense de Pesquisa e Cultura.