Vinícius Valduga de Almeida Camargo
Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (2010), mestrado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2012) e doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2016). Tem experiência na área de Microeletrônica, atuando principalmente nos seguintes temas: confiabilidade, degradação e variabilidade em transistores e seus impactos nos níveis de circuito e sistema, eletrônica computacional e simulações de dispositivos, criptografia e verificação. Atuou como professor junto a Universidade Federal de Pelotas e atualmente é consultor de pesquisa e desenvolvimento na área de microeletrônica. É membro da IEEE, da Circuits and Systems Society e da Electron Devices Society. Atuou como vice-chair do South Brazil Section SSCS/EDS Jt. Chapter na gestão 2019-2021 e atualmente ocupa a posição de tesoureiro.
Informações coletadas do Lattes em 04/04/2026
Acadêmico
Formação acadêmica
Doutorado em PGMICRO
2012 - 2016
Universidade Federal do Rio Grande do Sul
Título: Evaluating the impact of charge traps on MOSFETs and Circuits
, Ano de obtenção: 2016. Gilson Inácio Wirth. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: random telegraph noise (RTN); Bias-temperature instability (BTI); Ensemble Monte Carlo; TCAD; circuit simulations.Grande área: OutrosSetores de atividade: Fabricação de equipamentos de informática, produtos eletrônicos e ópticos.
Mestrado em Microeletrônica
2010 - 2012
Universidade Federal do Rio Grande do Sul
Título: Modelagem e Simulação de NBTI em Circuitos Digitais
, Ano de Obtenção: 2012.Gilson Inacio Wirth.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Grande área: OutrosGrande Área: Outros / Área: Microeletrônica.
Graduação em Engenharia Elétrica
2005 - 2010
Universidade Federal do Rio Grande do Sul
Título: Análise de NBTI e RTS em células SRAM e portas lógicas
Orientador: Gilson Inácio Wirth
Formação complementar
2009 - 2009
Electrical Engineering. , Arizona State University, ASU, Estados Unidos.
2007 - 2007
Extensão universitária em Microcontroladores PIC. (Carga horária: 4h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2007 - 2007
Extensão universitária em Matlab. (Carga horária: 4h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2007 - 2007
Extensão universitária em C++ PARA ENGENHARIA - BÁSICO 2007 II. (Carga horária: 15h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Outros / Área: Microeletrônica.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos/Especialidade: Materiais e Componentes Semicondutores.
Grande área: Engenharias / Área: Engenharia Elétrica.
Organização de eventos
AGOSTINI, L. ; DA ROSA JUNIOR, L. S. ; CAMARGO, V. V. A. ; PORTO, Marcelo Schiavon ; Daniel Munari Palomino ; ZATT, B. ; CORRÊA, Guilherme ; MARQUES, F. S. ; BAMPI, S. ; BENDER, M. ; REIS, R. A. L. . Chip in the Pampa. 2018. (Congresso).
Participação em eventos
Simpósio Sul de Microeletrônica - SIM. 2013. (Simpósio).
8th Microelectronics Students Forum - Chip in the Pampa. Modeling the Impact of NBTI on the Reliability of Arithmetic Circuits. 2008. (Congresso).
Microeletrônica e Nanotecnologias. 2008. (Outra).
XX Salão de Iniciação Científica.MÉTODO NUMÉRICO PARA A MODELAGEM DE VARIAÇÕES DE PROCESSO E NBTI. 2008. (Outra).
Participação em bancas
CAMARGO, V.; KASTENSMIDT, F. L.; Balen, T.. Circuit-Level Design Impact on Variability and Soft Errors Robustness. 2020. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.
PORTO, Marcelo Schiavon;CAMARGO, V. V. A.; MATTOS, J. C. B.. Balanced Secure Triple Track Logic: Proposta de uma nova topologia segura contra ataques DPA e DEMA utilizando técnicas de uniformização de consumo. 2018. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.
SUSIN, A. A.; KASTENSMIDT, F. L.;CAMARGO, V. V. A.. Caracterização elétrica temporal de transistores de filmes finos de nanopartículas de óxido de zinco. 2018. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.
Ribas, R.;CAMARGO, V. V. A.; SOARES, R. I.. Análise da Suscetibilidade de Portas Lógicas na Presença de Falhas de Efeitos Singulares. 2020. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.
CAMARGO, V. V. A.; SOARES, R. I.. DESAFIOS NA SÍNTESE LÓGICA DEVIDO AS TECNOLOGIAS EMERGENTES. 2017. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.
SOARES, R. I.; FINKENAUER, P.; DA ROSA JUNIOR, L. S.;CAMARGO, V. V. A.. Investigação do espaço de projeto da arquitetura GALS pipeline utilizando o algoritmo AES. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.
SOARES, R. I.;CAMARGO, V. V. A.; ROSSETTO, A. C.. Exploração do Espaço de Projeto do Uso de Somadores Rápidos para Arquiteturas de Hardware do Multiplicador Modular Montgomery Aplicado ao Sistema Criptográfico RSA. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.
CAMARGO, V. V. A.; PRIMO, Tiago. Um estudo sobre a aplicação de técnicas de clusterização para extração da assinatura alvo do traço em ataques DPA. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.
CAMARGO, V. V. A.; SOARES, R. I.. Logical and Physical Synthesis Improvements Aiming to Design Optimized Layouts Automatically. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.
CAMARGO, V. V. A.; FERRUGEM, A.; LODER, L.. Investigação de Vulnerabilidade do Algoritmo Criptográfico RSA: Perspectiva de uma Crise de Segurança. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.
CAMARGO, V. V. A.; YAMIN, Adenauer Corrêa. ESTUDO E DESENVOLVIMENTO DO CONFORTÍMETRO LOTUS NA PLATAFORMA ARDUINO. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.
SOARES, R. I.; Daniel Munari Palomino;CAMARGO, V. V. A.. Projeto de Hardware Dedicado Modular para a DCT-2D do Padrão HEVC. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.
Netto, G. T.; MATTOS, J. C. B.;CAMARGO, V. V. A.. Banca de Concurso para Professor Substituto na área de Ciência da Computação na Universidade Federal de Pelotas (Processo nº.23110.051990/2019-11). 2020. Universidade Federal de Pelotas.
TAVARES, T. A.; CORRÊA, Guilherme;CAMARGO, V. V. A.. Banca de Concurso para Professor Substituto na área de Ciência da Computação na Universidade Federal de Pelotas (Edital 018/2017). 2017. Universidade Federal de Pelotas.
Orientou
Static CMOS Complex Gates: Electrical Investigation of Design Strategies; 2022; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Vinícius Valduga de Almeida Camargo;
Um novo algoritmo de criptografia de alto desempenho baseado em modelos caóticos; 2021; Dissertação (Mestrado em Modelagem Matemática) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Vinícius Valduga de Almeida Camargo;
"Investigação do Impacto de Fenômenos de Variabilidade e do Efeito BTI na Robustez de Contramedidas a Ataques DPA/DEMA; 2020; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Vinícius Valduga de Almeida Camargo;
Metodologias de Reordenação de Rede de Transistores para Melhoria de Características Elétricas em Portas Lógicas Complexas; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
Avaliação de contramedidas baseadas em lógicas DPL em FPGAs; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
Análise do impacto da variabilidade e degradação de circuitos digitais MOS nanométricos com topologia não-série-paralelo; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
O uso da Teoria do Caos para desenvolver um cifrador seguro; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
Análise dos impactos de variabilidade e degradação de transistores em conversores CC-CC integrados para aplicações em IoT; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
Desenvolvimento de cifrador de imagens baseado na teoria do caos em PFGA; 2021; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Vinícius Valduga de Almeida Camargo;
Estudo de técnicas de criptoanálose em FPGAs e microcontroladores; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Vinícius Valduga de Almeida Camargo;
Avaliando a viabilidade do uso de portas lógicas complexas CMOS em circuitos combinacionais de alto desempenho; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Vinícius Valduga de Almeida Camargo;
ESTUDO DE DIMENSIONAMENTO PARA AUMENTO DE SEGURANÇA A ATAQUES POR CANAIS LATERAIS EM CIRCUITOS INTEGRADOS CRIPTOGRÁFICOS; 2019; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul; Orientador: Vinícius Valduga de Almeida Camargo;
Produções bibliográficas
-
Bezerra, J. ; MACHADO, G. ; Molter, A. ; SOARES, RAFAEL ; CAMARGO, VINICIUS . A novel simultaneous permutation-diffusion image encryption scheme based on a discrete space map. CHAOS SOLITONS & FRACTALS , v. 168, p. 1, 2023.
-
KESSLER, HENRIQUE ; M Muñoz ; FINKENAUER, P. ; DA ROSA, LEOMAR ; CAMARGO, VINICIUS . Electrical Evaluation of Logic Network Generation Methods for On-the-Fly Supergate Design. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 16, p. 1-7, 2022.
-
FURTADO, GABRIELA F. ; CAMARGO, VINMCIUS V. A. ; Vasileska, Dragica ; WIRTH, GILSON I. . Correlation of HCD and percolation paths in FinFETs: study of RDF and MGG impacts through 3-D Particle-Based Simulation. IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY , v. 1, p. 1-1, 2022.
-
FERRAZ, BRUNO T. ; KESSLER, HENRIQUE ; CAMARGO, VINICIUS V. A. . Transistor-level Radiation Hardening by Design Techniques in Complex Gates. JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS , v. 1, p. 1, 2022.
-
KESSLER, HENRIQUE ; FERRAZ, BRUNO T. ; DA ROSA, LEOMAR ; AGUIAR, Y. Q. ; CAMARGO, V.V.A. . Single Event Transient on Combinational Logic: An Introduction and their Mitigation. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 17, p. 1-9, 2022.
-
FURTADO, GABRIELA F. ; CAMARGO, VINICIUS V. A. ; Vasileska, Dragica ; WIRTH, GILSON I. . Evaluating the Ballistic Transport in nFinFETs: a Carrier Centric Perspective. IEEE TRANSACTIONS ON NANOTECHNOLOGY , v. 1, p. 1-8, 2022.
-
GF Furtado ; CAMARGO, V. V. A. ; Vasileska, Dragica ; WIRTH, G. . 3-D TCAD Monte Carlo Device Simulator: State-of-the-art FinFET Simulation. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 16, p. 1, 2021.
-
ROSSETTO, A. C. ; CAMARGO, V.V.A. ; Vasileska, Dragica ; WIRTH, G. . 3-D non-isothermal particle-based device simulator for p-type MOSFETs. Journal of Computational Electronics , v. 1, p. 1, 2021.
-
Bezerra, J. ; CAMARGO, V. ; Molter, A. . A new efficient permutation-diffusion encryption algorithm based on a chaotic map. CHAOS SOLITONS & FRACTALS , v. 151, p. 111235, 2021.
-
SOARES, RAFAEL ; LIMA, VITOR G. ; Lellis, R ; FINKENAUER, P. ; CAMARGO, V. . Hardware Countermeasures against Power Analysis Attacks: a Survey from Past to Present. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 16, p. 1, 2021.
-
CAMARGO, VINICIUS V. A. ; ROSSETTO, ALAN C. J. ; Vasileska, Dragica ; WIRTH, GILSON I. . 3-D Monte Carlo device simulator for variability modeling of p-MOSFETs. Journal of Computational Electronics , v. 1, p. 1, 2020.
-
ROSSETTO, ALAN C. J. ; CAMARGO, VINICIUS V. A. ; BOTH, THIAGO H. ; Vasileska, Dragica ; WIRTH, GILSON I. . Statistical analysis of the impact of charge traps in p-type MOSFETs via particle-based Monte Carlo device simulations. Journal of Computational Electronics , v. 1, p. 1, 2020.
-
LIMA, VITOR G. ; PAIM, GUILHERME ; Wuerdig, R. ; ROCHA, LEANDRO M. G ; DA ROSA JUNIOR, L. S. ; MARQUES, FELIPE S. ; CAMARGO, V.V.A. ; DA COSTA, EDUARDO A. C. ; SOARES, RAFAEL I. ; BAMPI, S. . Enhancing Side Channel Attack-Resistance of the STTL Combining Multi-Vt Transistors with Capacitance and Current Paths Counterbalancing. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 15, p. 1-11, 2020.
-
CAMARGO, V.V.A. ; KACZER, B. ; GRASSER, T. ; WIRTH, G. . Circuit simulation of workload-dependent RTN and BTI based on trap kinetics. MICROELECTRONICS RELIABILITY , v. 54, p. 2364-2370, 2014.
-
CAMARGO, VINICIUS V. A. ; KACZER, BEN ; Wirth, Gilson ; GRASSER, TIBOR ; GROESENEKEN, GUIDO . Use of SSTA Tools for Evaluating BTI Impact on Combinational Circuits. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print) , v. PP, p. 1-1, 2013.
-
CAMARGO, V. V. A. ; Ashraf, Nabil ; Brusamarello, Lucas ; Vasileska, Dragica ; Wirth, Gilson . Impact of RDF and RTS on the performance of SRAM cells. Journal of Computational Electronics (Print) , v. 9, p. 122-127, 2010.
-
KESSLER, HENRIQUE ; BOHLKE, MURILO ; DA ROSA, LEOMAR S. ; PORTO, MARCELO ; CAMARGO, VINICIUS V. . Calibration of Logical Effort Transistor Sizing for On-the-Fly Low-Power Supergate Design. In: 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022, Puerto Varas. 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022. p. 1.
-
MUNOZ, MARCELLO M. ; KESSLER, HENRIQUE ; PORTO, MARCELO ; CAMARGO, VINICIUS V. . Transistor Reordering for Electrical Improvement in CMOS Complex Gates. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. p. 1.
-
MOREIRA BEZERRA, JOAO INACIO ; MACHADO, GUSTAVO ; SOARES, RAFAEL ; MOLTER, ALEXANDRE ; CAMARGO, VINICIUS V. . Fast Chaotic Image Encryption with Simultaneous Permutation and Diffusion for IoT Applications. In: GLOBECOM 2022 2022 IEEE Global Communications Conference, 2022, Rio de Janeiro. GLOBECOM 2022 - 2022 IEEE Global Communications Conference, 2022. v. 1. p. 5481.
-
FINKENAUER, PLINIO ; KESSLER, HENRIQUE ; SOARES, RAFAEL I. ; CAMARGO, VINICIUS V. . Evaluating the Impact of BTI on Hiding Countermeasures for DPA and DEMA Attacks. In: 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021, Daegu. 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021. p. 1.
-
KESSLER, HENRIQUE ; FINKENAUER, PLINIO ; BOTH, THIAGO H. ; DA ROSA, LEOMAR ; CAMARGO, VINICIUS V. . Evaluation of Non-Series-Parallel Structures for BTI-Aware Automated Design Methodologies. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Sevilla. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020. p. 1.
-
LIMA, VITOR G. ; PAIM, GUILHERME ; ROCHA, LEANDRO M. G ; DA ROSA, LEOMAR ; MARQUES, FELIPE ; DA COSTA, EDUARDO A. C. ; CAMARGO, VINICIUS ; SOARES, RAFAEL ; BAMPI, SERGIO . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-V Transistors with Current and Capacitance Balancing. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. p. 1.
-
LIMA, VITOR G. ; FINKENAUER, PLINIO ; CAMARGO, VINICIUS V. ; MARQUES, FELIPE S. ; JUNIOR, LEOMAR R. ; SOARES, RAFAEL I. . A Novel Sizing Method Aiming Security Against Differential Power Analysis. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p. 429.
-
AGUIRRE, P. ; CAMARGO, V. ; KLIMACH, H. ; SUSIN, A. ; PRIOR, C. . Behavioral modeling of continuous-time ΣΔ modulators in matlab/simulink. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1.
-
Rodopoulos, D. ; Mahato, S.B. ; CAMARGO, V. V. A. ; KACZER, B. ; CATTHOOR, F. ; COSEMANS, S. ; GROESENEKEN, G. ; PAPANIKOLAOU, A. ; SOUDRIS, D. . Time and workload dependent device variability in circuit simulations.. In: IC Design & Technology (ICICDT), 2011 IEEE International Conference, 2011, Kaohsiung. IC Design & Technology (ICICDT), 2011 IEEE International Conference, 2011. p. 1-4.
-
KACZER, B. ; Mahato, S.B. ; Camargo, VinÃcius V. A. ; TOLEDANO-LUQUE, M. ; ROUSSEL, P.J. ; GRASSER, T. ; CATTHOOR, F. ; DOBROVOLNY, P. ; WIRTH, G. I. ; GROESENEKEN, G. . Atomistic approach to variability of bias-temperature instability in circuit simulations. In: Reliability Physics Symposium (IRPS), 2011 IEEE International, 2011, Monterey, CA. Reliability Physics Symposium (IRPS), 2011 IEEE International, 2011. p. XT.3.1-XT.3.5.
-
KACZER, B. ; TOLEDANO-LUQUE, M. ; FRANCO, J. ; GRASSER, T. ; ROUSSEL, J. ; CAMARGO, V. V. A. ; MAHATO, S. ; SIMOEN, E. ; CATTHOOR, F. ; WIRTH, G. I. ; GROESENEKEN, G. . Recent trends in CMOS reliability: From individual traps to circuit simulations. In: 2011 IEEE International Integrated Reliability Workshop (IIRW), 2011, South Lake Tahoe. 2011 IEEE International Integrated Reliability Workshop Final Report, 2011. p. 32.
-
SILVA, M. B. ; CAMARGO, V. V. A. ; BRUSAMARELLO, L. ; SILVA, R. ; WIRTH, G. I. . NBTI-aware technique for transistor sizing of high-performance CMOS gates. In: Latin American Test Workshop, 2009, Buzios. Test Workshop, 2009. LATW '09. 10th Latin American, 2009. p. 1-5.
-
BRUSAMARELLO, L. ; CAMARGO, V. V. A. ; SILVA, M. B. ; SILVA, R. ; WIRTH, G. I. ; GLOESEKOETTER, P. . Numerical Method for Modeling Process Variations and NBTI. In: IEEE Insternational Conference on Very Large Scale Integration, 2008, Rhodes Islands. Proceedings of the VLSI-SOC 2008, 2008.
-
CAMARGO, V. V. A. ; SILVA, M. B. ; BRUSAMARELLO, L. ; WIRTH, G. I. ; GLOESEKOETTER, P. . Modeling the Impact of NBTI on the Reliability of Arithmetic Circuits. In: 8th Microelectronics Students Forum - Chip in the Pampa, 2008, Gramado. 8th Microelectronics Students Forum - SForum - Chip in the Pampa, 2008.
-
FINKENAUER, P. ; CAMARGO, V. V. A. ; LIMA, V. G. ; AGUIAR, M. S. ; SOARES, R. I. . A Fuzzy C-means algorithm to detect cryptographic signatures on DPA/DEMA attacks. In: 18th Microelectronics Students Forum (SForum), 2018, Bento Gonçalves. 18th Microelectronics Students Forum (SForum), 2018.
-
Ferraz, B. ; Kessler, H. ; CAMARGO, V. . Impact of Internal Nodes and Transistor Reordering on Complex Gates Susceptibility to SET. In: 17th International School on the Effects of Radiation on Embedded Systems for Space Applications, 2021, Porto Alegre. 17th International School on the Effects of Radiation on Embedded Systems for Space Applications, 2021. v. 1.
-
FINKENAUER, PLINIO ; SOARES, RAFAEL ; CAMARGO, V. V. A. . Evaluation of Process Variability in DPA Countermeasure Topologies. In: XXXV SIMPÓSIO SUL DE MICROELETRÔNICA, 2020, Ijuí. XXXV SIMPÓSIO SUL DE MICROELETRÔNICA, 2020.
-
Ferraz, B. ; Kessler, H. ; CAMARGO, V. . Evaluating Viability Of Cmos Complex Logic Gates In High Performance Circuits. In: 10th IEEE Circuits and Systems Workshop, 2020. 10th IEEE Circuits and Systems Workshop, 2020.
-
Kessler, H. ; CAMARGO, V. . Logic Aware Transistor Network Sizing for CMOS Supergates. In: 10th IEEE Circuits and Systems Workshop, 2020. 10th IEEE Circuits and Systems Workshop, 2020.
-
Bezerra, J. ; CAMARGO, V. ; Molter, A. . Ecient and secure image encryption algorithm based on chaotic maps. In: 4th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA), 2020. 4th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA), 2020.
-
ROSSETTO, ALAN C. J. ; CAMARGO, V. V. A. ; Vasileska, Dragica ; WIRTH, G. . Particle-Based Device Simulator for Modeling of Self-Heating Effects in P-Type MOSFET Transistors. In: MRS Spring Meeting & Exhibit, 2017, Phoenix, AZ. Proceedings of the 2017 MRS Spring Meeting & Exhibit. Cambridge: Cambridge University Press, 2017.
-
ROSSETTO, ALAN C. J. ; CAMARGO, V. V. A. ; Vasileska, Dragica ; WIRTH, G. . Novel State-of-the-Art Monte Carlo Device Simulator for Modeling RDF, RTN and NBTI Using Real-Space Treatment of the Coulomb Interactions and Self-Heating Effects. In: IEEE/ACM Workshop on Variability Modeling and Characterization, 2016, Austin, TX. Proceedings of the 2016 IEEE/ACM Workshop on Variability Modeling and Characterization, 2016.
-
CAMARGO, V. V. A. ; SILVA, M. B. ; BRUSAMARELLO, L. ; WIRTH, G. I. . MÉTODO NUMÉRICO PARA A MODELAGEM DE VARIAÇÕES DE PROCESSO E NBTI. In: XX Salão de Iniciação Científica, 2008, Porto Alegre. Resumos do XX Salão de Iniciação Científica - Ciências Exatas e da Terra, 2008. p. 39-39.
-
SILVA, M. B. ; CAMARGO, V. V. A. ; BRUSAMARELLO, L. ; WIRTH, G. I. . O IMPACTO DO NBTI NA CONFIABILIDADE DE CIRCUITOS ARITMÉTICOS. In: XX Salão de Iniciação Científica, 2008, Porto Alegre. Resumos do XX Salão de Iniciação Científica - Ciências Exatas e da Terra, 2008. p. 40-40.
-
CAMARGO, V. V. A. . Transistor e Portas Lógicas CMOS. 2017. (Apresentação de Trabalho/Conferência ou palestra).
-
CAMARGO, V. V. A. ; SILVA, M. B. ; WIRTH, G. I. . MÉTODO NUMÉRICO PARA A MODELAGEM DE VARIAÇÕES DE PROCESSO E NBTI. 2008. (Apresentação de Trabalho/Outra).
Prêmios
2022
2021 Outstanding Chapter Award, IEEE Solid-State Circuits Society.
2021
Third Place Poster Award no SERESSA 2021 pelo pôster 'Impact of Internal Nodes and Transistor Reordering on Complex Gates Susceptibility to SET', 17th International School on the Effects of Radiation on Embedded Systems for Space Applications.
2020
Paraninfo do curso de Engenharia de Computação, Turma 2019/2 do curso de Engenharia de Computação.
Histórico profissional
Endereço profissional
-
Universidade Federal de Pelotas, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec). , Rua Gomes Carneiro, 1, sala 421, Centro, 96010610 - Pelotas, RS - Brasil, Telefone: (53) 32843860
Experiência profissional
2017 - 2022
Universidade Federal de PelotasVínculo: Servidor Público, Enquadramento Funcional: PROFESSOR DO MAGISTERIO SUPERIOR, Regime: Dedicação exclusiva.
Atividades
-
06/2018
Conselhos, Comissões e Consultoria, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).Cargo ou função, Membro do Núcleo Docente Estruturante do curso de Engenharia de Computação.
-
10/2017
Pesquisa e desenvolvimento, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).Linhas de pesquisa
-
08/2017
Pesquisa e desenvolvimento, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).Linhas de pesquisa
-
07/2017
Conselhos, Comissões e Consultoria, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).Cargo ou função, Membro do Colegiado do curso de Engenharia de Computação.
-
02/2017
Pesquisa e desenvolvimento, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec).Linhas de pesquisa
-
08/2018 - 12/2018
Ensino, Engenharia de Computação, Nível: GraduaçãoDisciplinas ministradas, Análise de Circuitos I, Análise de Circuitos II, Sistemas de Controle
-
03/2018 - 08/2018
Ensino, Engenharia de Computação, Nível: GraduaçãoDisciplinas ministradas, Eletrônica Básica II, Sistemas e Sinais, Princípios de Comunicação
-
03/2018 - 08/2018
Ensino, Engenharia Hídrica, Nível: GraduaçãoDisciplinas ministradas, Instrumentação e Processamento de Sinais
-
09/2017 - 03/2018
Ensino, Engenharia de Computação, Nível: GraduaçãoDisciplinas ministradas, Análise de Circuitos I, Análise de Circuitos II, Sistemas de Controle
-
04/2017 - 08/2017
Ensino, Engenharia de Computação, Nível: GraduaçãoDisciplinas ministradas, Eletrônica Básica II, Princípios de Comunicação, Sistemas e Sinais
2016 - 2016
Universidade Federal do Rio Grande do SulVínculo: , Enquadramento Funcional: PROFESSOR SUBSTITUTO DO MAGISTÉRIO SUPERIOR, Carga horária: 40
2007 - 2008
Universidade Federal do Rio Grande do SulVínculo: Aluno de iniciação científica, Enquadramento Funcional: Bolsista IC, Carga horária: 20
Atividades
-
02/2016 - 12/2016
Ensino, Engenharia de Controle e Automação, Nível: GraduaçãoDisciplinas ministradas, ELETRÔNICA FUNDAMENTAL I - B, LABORATÓRIO DE CIRCUITOS ELÉTRICOS, ELETRÔNICA FUNDAMENTAL II - B, SISTEMAS E SINAIS
-
02/2016 - 08/2016
Ensino, Engenharia Ambiental, Nível: GraduaçãoDisciplinas ministradas, ELETRICIDADE E INSTRUMENTAÇÃO
2010 - 2011
Interuniversity Microelectronics CentreVínculo: Bolsista, Enquadramento Funcional: Research intern, Carga horária: 40
2009 - 2010
Nangate do BrasilVínculo: Estágio, Enquadramento Funcional: Estagiário em microeletrônica, Carga horária: 30
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Vinícius Valduga de Almeida Camargo e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?