Thiago Felski Pereira

Possui mestrado em Computação Aplicada na UNIVALI/CTTMar (2012). Atua principalmente nos seguintes temas: Ciência da Computação e Microeletrônica.

Informações coletadas do Lattes em 13/04/2026

Acadêmico

Formação acadêmica

Mestrado em Computação

2010 - 2012

Universidade do Vale do Itajaí
Título: Mecanismos para o provimento de tolerância a faltas em uma Rede-em-Chip
, Ano de Obtenção: 2012.Cesar Albenes Zeferino.Palavras-chave: Redes-em-Chip; Tolerância a faltas; Modelo de erro.Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.

Especialização em Especialização em Ensino a Distância: Docência e Tutoria.

2017 - 2018

Centro Universitário Avantis
Título: Relato da Prática Pedagógica
Orientador: André Gobbo
Bolsista do(a): CENTRO UNIVERSITARIO AVANTIS, UNIAVAN, Brasil.

Graduação em Ciência da Computação

2003 - 2008

Universidade do Vale do Itajaí
Título: Gerador de tráfego sintetizável para redes-em-chip
Orientador: Cesar Albenes Zeferino

Formação complementar

2018 - 2018

Treinamento em Tecnologia FPGA INTEL. (Carga horária: 20h). , Macnica DHW, DHW, Brasil.

2008 - 2008

Básico de Telecomunicações. (Carga horária: 40h). , Intelbras S/A, INTELBRAS, Brasil.

2008 - 2008

Lógica Programável Xilinx e ISE Design Suite. (Carga horária: 8h). , BP&M Representações e Consultoria LTDA / Xilinx, BPM, Brasil.

2008 - 2008

Introdução ao Microprocessador Z80. (Carga horária: 40h). , Intelbras S/A, INTELBRAS, Brasil.

2004 - 2004

Programação alto nível para microcontroladores PIC. (Carga horária: 20h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2003 - 2003

Web Services e Computação Distribuida. (Carga horária: 4h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2001 - 2001

Curso Avançado em Inglês. (Carga horária: 180h). , Interacting, INTERACTING, Brasil.

Idiomas

Bandeira representando o idioma Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Bandeira representando o idioma Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Pouco.

Bandeira representando o idioma Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Organização de eventos

PEREIRA, Thiago Felski. . Computer on the Beach 2017. 2017. (Congresso).

PEREIRA, Thiago Felski. . Semana Acadêmica do curso de Engenharia de Computação. 2017. (Exposição).

Participação em eventos

VIII Computer on the Beach. 2017. (Congresso).

17th IFIP/IEEE International Conference On Very Large Scale Integration - VLSI-SoC 2009. 2009. (Congresso).

I WORKSHOP DE CONVERGÊNCIA DIGITAL DA GRANDE FLORIANÓPOLIS. 2009. (Simpósio).

X Escola de Microeletrônica. 2008. (Simpósio).

XXIII SIMPÓSIO SUL DE MICROELETRÔNICA - SIM.Soft Cores for Performance Evaluation of NoCs in FPGA. 2008. (Simpósio).

II SEMANA ACADÊMICA DO CTTMAR. 2007. (Seminário).

Semana da Computação. 2007. (Seminário).

Série de Seminários em Sistemas Embarcados. 2006. (Seminário).

VIII ESCOLA DE MICROELETRÔNICA. 2006. (Simpósio).

XXI SIMPÓSIO SUL DE MICROELETRÔNICA - SIM. 2006. (Simpósio).

Symposium on Integrated Circuits and System Design. 2005. (Simpósio).

Participação em bancas

Aluno: Joâo Felipe Gonçalvez

GONCALVEZ, J. F.; SANTIAGO, R.; DAZZI, R. L. S.;PEREIRA, Thiago Felski.. CLIQUE PERCOLATION METHOD PARA GRAFOS COM SINAIS. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: ANTÔNIO FREDERICO MELLIES NETO

MELLIES NETO, A. F.; BORTOLUZZI, F.; ZEFERINO, C. A.; MELO, D. R.;PEREIRA, Thiago Felski.; SILVA, E. A.; LEITHARDT, V. R. Q.. ANÁLISE E IMPLEMENTAÇÃO DA CIFRA EM BLOCOS SIMON PARA TRATAR CONFIDENCIALIDADE NA REDE-EM-CHIP SoCIN. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Felipe de Bairros Salazar

SALAZAR, F. B.; DAZZI, R. L. S.; LYRA, R.;PEREIRA, Thiago Felski.. SISTEMA BASEADO EM UM ?JOGO DA FORCA? PARA CRIANÇAS COM DEFICIÊNCIA VISUAL. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Marcos Eduardo Pereira Lopes

LOPES, M. E. P.; SANTIAGO, R.; DAZZI, R. L. S.; MARTINS, R. B.;PEREIRA, Thiago Felski.. HEURÍSTICA HÍBRIDA DE BUSCA LOCAL PARA MODULARIDADE POR DENSIDADE COM SINAIS. 2016. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Produções bibliográficas

  • DA SILVA, LUCAS D. L. ; PEREIRA, THIAGO F. ; LEITHARDT, VALDERI R. Q. ; SEMAN, LAIO O. ; ZEFERINO, CESAR A. . Hybrid Impedance-Admittance Control for Upper Limb Exoskeleton Using Electromyography. Applied Sciences-Basel , v. 10, p. 7146, 2020.

  • PEREIRA, Thiago Felski. ; MELO, Douglas Rossi ; BEZERRA, Eduardo Augusto ; ZEFERINO, Cesar Albenes . Mechanisms to Provide Fault Tolerance to a Network-on-Chip. IEEE Latin America Transactions , v. 15, p. 1034-1042, 2017.

  • PEREIRA, THIAGO F. . Sistemas Operacionais. 1. ed. Balneário Camboriú: Editora Uniavan, 2020. v. 4. 101p .

  • Ederson Willers ; Marcos César Cardoso Carrard ; PEREIRA, Thiago Felski. ; Emerson Batista Saldanha . EASY EXAM: SISTEMA DE APOIO PARA A ELABORAÇÃO DE AVALIAÇÕES DE ATIVIDADES ESCOLARES. In: Fabrícia Teodoro; Rodrigo Cezário da Silva. (Org.). Sistemas de Informação em Tecnologias Emergentes. 1ed.Balneário Camboriú: Editora Avantis, 2018, v. 7, p. 252-295.

  • Fabio Roberto Iop ; PEREIRA, Thiago Felski. ; Marcos César Cardoso Carrard ; Rodrigo Cezario da Silva . PHYSIS ? FERRAMENTA DE APOIO PARA ANAMNESE E TRATAMENTO FISIOTERÁPICO. In: Fabrícia Teodoro; Rodrigo Cezário da Silva. (Org.). Sistemas de Informação em Tecnologias Emergentes. 1ed.Balneário Camboriú: Editora Avantis, 2018, v. 14, p. 450-505.

  • Jonata Russi ; PEREIRA, Thiago Felski. ; Emerson Batista Saldanha ; Rodrigo Cezario da Silva . OSS ? SISTEMA DE ORDEM DE SERVIÇO PARA DISPOSITIVOS MÓVEIS. In: Fabrícia Teodoro; Rodrigo Cezário da Silva. (Org.). Sistemas de Informação em Tecnologias Emergentes. 1ed.Balneário Camboriú: Editora Avantis, 2018, v. 15, p. 506-551.

  • Alexander da Fonseca ; PEREIRA, Thiago Felski. ; Marcos César Cardoso Carrard ; Mara Regina Zluhan . ALERE KIDS: TRABALHANDO OS SONS SURDOS E SONOROS NA EDUCAÇÃO. In: Fabrícia Teodoro; Rodrigo Cezário da Silva. (Org.). Sistemas de Informação em Tecnologias Emergentes. 1ed.Balneário Camboriú: Editora Avantis, 2018, v. 16, p. 552-595.

  • BELLI, MATEUS ; FELSKI PEREIRA, THIAGO ; LUCIANO ROESLER RESE, ALEX . Sistema de Coleta e Documentação de Microalgas. In: Computer on the Beach, 2020, Balneário Camboriú. Anais do XI Computer on the Beach - COTB '20, 2020. p. 162.

  • REBELLO JANUÁRIO, LEONARDO ; HENRIQUE MÜLLER, GUSTAVO ; LUCIANO ROESLER RESE, ALEX ; LUÍS SCARANTO DAZZI, RUDIMAR ; FELSKI PEREIRA, THIAGO . Máquina de Turing Analógica para Ensino de Linguagens Formais e Autômatos. In: Computer on the Beach, 2021, Online. Anais do XII Computer on the Beach - COTB '21, 2021. p. 531.

  • ZEFERINO, Cesar Albenes ; BRUCH, J. V. ; PEREIRA, Thiago Felski. ; KREUTZ, M. E. ; SUSIN, A. A . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. In: WORKSHOP DE DESEMPENHO DE SISTEMAS COMPUTACIONAIS E DE COMUNICAÇÃO (WPERFORMANCE 2007), 2007, Rio de Janeiro. Proceedings. Porto Alegre: Anais do Congresso da Sociedade Brasileira de Computação, 2007. p. 559-578.

  • PEREIRA, Thiago Felski. ; ZEFERINO, Cesar Albenes . Soft Cores for Performance Evaluation of NoCs in FPGA. In: XXIII SIMPÓSIO SUL DE MICROELETRÔNICA - SIM, 2008, Bento Gonçalves. Proceedings. Porto Alegre: SBC, 2008. p. 37-40.

  • PEREIRA, Thiago Felski. ; ZEFERINO, Cesar Albenes . Soft Cores for Performance Evaluation of NoCs in FPGA. 2008. (Apresentação de Trabalho/Conferência ou palestra).

Outras produções

ZEFERINO, Cesar Albenes ; PEREIRA, Thiago Felski. ; BRUCH, J. V. . X Gsim: Plataforma para avaliação de desempenho de Rede-em-Chip. 2007.

Projetos de pesquisa

  • 2024 - Atual

    Ateliês de Criação Colaborativa de Tecnologias Assistivas Digitais: games para o desenvolvimento intelectual, cognitivo e socioemocional, Descrição: Aprovado na CHAMADA PÚBLICA MCTI/FINEP/AÇÃO TRANSVERSAL - TECNOLOGIA ASSISTIVA , o projeto tem por objetivo desenvolver jogos digitais (games), na perspectiva do desenho universal e da criação colaborativa, para o desenvolvimento intelectual, cognitivo e socioemocional de crianças e adolescentes com deficiência (intelectual, mental, autismo e múltipla), visando à sua autonomia, independência, qualidade de vida e inclusão social. Propõe-se a criação e o compartilhamento de espaços multiusuários, de acesso aberto a esse público e suas famílias, assim como aos profissionais da educação e saúde, com nove metas direcionadas à pesquisa e criação de jogos, à formação de capital humano, à prestação de serviços tecnológicos e à inovação em tecnologia assistiva. O desafio não é só produzir novas tecnologias, mas assegurar que as inovações sejam fonte de protagonismo desse público na relação com o universo digital, por meio de experiências compartilhadas de criação de jogos. Adota-se a abordagem do Design Science Research (DSR) e do Design Participativo, articulando conhecimentos da Educação, Saúde, Psicologia, Computação e Design para ampliar as estruturas cognitivas e imaginativas do público envolvido, criando novas maneiras de relacionar-se, de aprender e de viver.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (6) / Doutorado: (2) . , Integrantes: Thiago Felski Pereira - Integrante / Adriana Gomes Alves - Coordenador / Juliana Vieira de Araújo Sandri - Integrante / Ewerton Eyre de Morais Alonso - Integrante / Regina Célia Linhares Hostins - Integrante / Lucas Daniel Lira da Silva - Integrante / Lucas Benvenuti - Integrante / Juliana Vieira Almeida Silva - Integrante / Carina Nunes Bossardi - Integrante / Fabíola Hermes Chesani - Integrante / Priscila Ricardo Pereira - Integrante / Fernando Gabriel Trentin - Integrante / Osni Marques Junior - Integrante / Amanda Costa Jeske - Integrante / Isabelle Martins de Carvalho - Integrante / Olívia Rochadel - Integrante / camila ribas de almeida - Integrante / Antonio Diniz Só de Castro - Integrante / Amanda Frensch - Integrante / Angelo Nascimento Carrasco - Integrante / Camila Cristine Tavares - Integrante / Gustavo Henrique de Souza - Integrante / Isadora Siqueira Mafra - Integrante / Lucca Maccari e Silva - Integrante / Pedro Henrique Batista Leite Santi - Integrante / Regiane da Silva Pereira - Integrante / Erik Gervasi - Integrante / Arthur Camargo Georgopoulos - Integrante / Magno José dos Santos Junior - Integrante / Jaqueline Machado Ferreira - Integrante / Juliana Andreatta Faber - Integrante., Financiador(es): FINANCIADORA DE ESTUDOS E PROJETOS - FINEP - Auxílio financeiro.

  • 2018 - Atual

    SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem (Apoio: CNPq - Chamada MCTIC/CNPq Nº 28/2018 - Universal/Faixa B - Processo: 436982/2018-8), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 19/03/2019., Descrição: Este projeto busca investigar alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. O projeto é desenvolvido por pesquisadores da Universidade do Vale do Itajaí - Univali em colaboração com a empresa 4Vision Tech e pesquisadores da Universidade Federal do Rio Grande do Norte - UFRN, da Universidade Federal do Rio Grande do Sul - UFRGS e da University of South-Eastern Norway - USN, Noruega. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Integrante / Cesar Albenes Zeferino - Coordenador / KREUTZ, M. E. - Integrante / SUSIN, A. A - Integrante / Douglas Rossi de Melo - Integrante / Eros Comunello - Integrante / Felipe Viel - Integrante / Lucas Martins Veras Pereira - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Wemerson Parreira - Integrante / António Luis Lopes Ramos - Integrante / Andrei Francisco da Rosa - Integrante / Arthur Passos - Integrante / André Francisco Ribeiro Bezerra - Integrante / Ivan Jader Borchardt - Integrante / Douglas Almeida dos Santos - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2006 - 2008

    Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip, Descrição: A contínua evolução das tecnologias de fabricação de chips tem propiciado o aumento do nível de intregração de circuitos em uma única pastilha de silício, dobrando o número de transistores a cada 18 meses. Atualmente, já é possível fabricar chips comerciais com várias centenas de milhões de transistores, integrando sistemas completos em um única pastilha. Tais sistemas, denominados sistemas integrados (ou SoCs Systems-on-Chip), incluem unidades de processamento, armazenamento e de entrada-e-saída, e são utilizados na fabricação de produtos de alta tecnologia como câmeras digitais, consoles de video-games, consoles de TV Digital, celulares 3G, etc. Os sistemas integrados estão atingindo dimensões de complexidade que desafiam a capacidade dos projetistas, mesmo os que dispõem de abundantes recursos computacionais. O chamado gap tecnológico , que mede a distância entre o potencial oferecido pela tecnologia e a capacidade utilizável pelos projetistas, está se alargando. O aumento da produtividade só poderá advir de novas metodologias e novas ferramentas. Para acelerar o tempo de desenvolvimento desses sistemas, as metodologias de projeto utilizadas pelos fabricantes baseiam-se no reuso de componentes de software e de hardware. Os componentes de software incluem drivers E/S, sistemas operacionais parametrizáveis e bibliotecas de nível de aplicação. Os componentes de hardware, por sua vez, consistem de modelos de processadores, co-procesadores, controladores de E/S e unidades de memória, entre outros, os quais são pré-projetados, pré-vericados e disponibilizados aos projetistas na forma de uma biblioteca de componentes denominados núcleos ou IPs (Intelectual Property blocks). Os múltiplos núcleos de um SoC são interligados por meio de uma arquitetura de comunicação que provê o suporte necessários às trocas de informação entre eles. Atualmente, o tipo de arquitetura mais utilizado é o barramento. No entanto, devido a limitações físicas e arquiteturais, o barramento.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (2) . , Integrantes: Thiago Felski Pereira - Integrante / Cesar Albenes Zeferino - Integrante / jaison valmor bruch - Integrante / KREUTZ, M. E. - Integrante / SUSIN, A. A - Coordenador / Marcelo Daniel Berejuck - Integrante / Lúcio Frantz - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade de Santa Cruz do Sul - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação.

Projetos de desenvolvimento

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante.Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

  • 2008 - 2011

    CHS20, Descrição: Desenvolvimento e aplicação de novas tecnologias para a integração de produtos da área de telecomunicações utilizando VHDL e FPGA.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (3) . , Integrantes: Thiago Felski Pereira - Coordenador / Marcelo Daniel Berejuck - Integrante / Douglas Rossi de Melo - Integrante / Marcos Roberto da Silva - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Fabrício Bortoluzzi - Integrante / Marcello Thiry Comicholi da Costa - Integrante / Cesar Albenes Zeferino - Integrante., Financiador(es): Universidade do Vale do Itajaí - Auxílio financeiro.

Histórico profissional

Endereço profissional

  • Centro Universitário Avantis. , Avenida Marginal Leste, Estados, 88339125 - Balneário Camboriú, SC - Brasil, Telefone: (47) 33417911, URL da Homepage:

Experiência profissional

2016 - Atual

Universidade do Vale do Itajaí

Vínculo: Celetista, Enquadramento Funcional: Professor titular, Carga horária: 24

Atividades

  • 03/2016

    Ensino, Engenharia de Computação, Nível: GraduaçãoDisciplinas ministradas, Matemática Computacional, Projeto de Sistemas Digitais, Algoritmos e Programação, Tópicos Especiais em Hardware, Tópicos Especiais em Integração Hardware Software

  • 03/2016

    Ensino, Engenharia Mecânica, Nível: GraduaçãoDisciplinas ministradas, Algoritmos e Programação

  • 09/2008 - 09/2011

    Pesquisa e desenvolvimento, Conselho Universitário.Linhas de pesquisa

  • 08/2005 - 08/2006

    Estágios , Laboratório De Sistemas Embarcados e Distribuídos.Estágio realizado, Monitor em Redes de Computadores.

  • 08/2003 - 12/2004

    Estágios , PADEF.Estágio realizado, Auxílio no Núcleo de Apoio a Pessoas com Necessidades Especiais.

2019 - 2022

Sinergia Sistema de Ensino LTDA

Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 4

Outras informações:
Professor de Programação para Engenharias

2019 - 2021

Uniavan

Vínculo: Celetista, Enquadramento Funcional: Professor e Tutor

Outras informações:
Ministra as disciplinas de Arquitetura de Computadores e Sistemas Operacionais no curso de Sistemas de Informação.

2014 - 2020

Universidade do Sul de Santa Catarina

Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 12

Atividades

  • 03/2014

    Ensino, Engenharia Elétrica, Nível: GraduaçãoDisciplinas ministradas, Eletrônica Digital Combinacional, Eletrônica Digital Sequêncial, Engenharia de Software para Computação Embarcada, Programação em C++

2018 - 2018

Centro Universitário Avantis

Vínculo: Colaborador, Enquadramento Funcional: Professor/Tutor, Carga horária: 0

2013 - 2018

Centro Universitário Avantis

Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 8

Atividades

  • 03/2013 - 12/2018

    Ensino, Sistema de Informação, Nível: GraduaçãoDisciplinas ministradas, Arquitetura de Computadores, Auditoria e Segurança de Sistemas, Data mining e data warehouse, Sistemas Operacionais

2002 - 2003

DANIJU TRANSPORTES LTDA

Vínculo: Celetista, Enquadramento Funcional: Auxiliar de escritório, Carga horária: 20