Walter Enrique Calienes Bartra

Possui graduação em Engenharia Electrônica pela PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ (2000), Mestre em Microeletrônica da UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL (2011) e Doutorado em Microeletrônica da UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL (2016). Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Eletrônicos, atuando principalmente nos seguintes temas: Configuração no FPGA em VHDL, Falhas Transientes em Circuitos Integrados, Modelamento de falhas transientes, uso do Sentaurus TCAD da Synopsys e programação em LabVIEW da National Instruments.

Informações coletadas do Lattes em 04/11/2022

Acadêmico

Formação acadêmica

Doutorado em Microeletrônica

2012 - 2016

Universidade Federal do Rio Grande do Sul
Título: Modelamento de Single-Event Effects em Circuitos de Memória FDSOI
Ricardo Augusto da Luz Reis. Coorientador: Andrei Vladimirescu. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Single-Event Effects; Single-Event Transient; Single-Event Upset; Fully Depleted Silicon on Insulator; Simulação 2D; Simulação 3D. Grande área: EngenhariasGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação. Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia Eletrônica.

Doutorado em Microeletrónica

2013 - 2014

Institut Supérieur D'Eletronique de Paris
Título: Modelamento do Single-Event Effects em Circuitos de Memória FDSOI
Orientador: Ricardo Reis
com Coorientador: Andrei Vladimirescu. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Single-Event Effects; Single-Event Transient; Fully Depleted Silicon on Insulator; Simulação; Modelamento; Microeletrônica. Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: MICROELECTRÓNICA.

Mestrado em Microeletrônica

2010 - 2011

Universidade Federal do Rio Grande do Sul
Título: Ferramentas para a Simulação de Falhas Transientes, Ano de Obtenção: 2013
Ricardo Augusto da Luz Reis.Coorientador: Fernanda Gusmão de Lima Kastensmidt. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Confiabilidade; Simulação; Falhas; Circuitos Integrados; LabVIEW.Grande área: OutrosGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação. Setores de atividade: Pesquisa e desenvolvimento científico; Educação.

Graduação em Engenharia Eletrônica

1992 - 2000

Campus Pontificia Universidad Católica del Peru

Formação complementar

2009 - 2009

Procesamiento Analógico de Señales. (Carga horária: 44h). , IEEE Sección Perú, IEEE, Peru.

2002 - 2002

Curso de Programación LOGO!. (Carga horária: 9h). , Siemens Perú, SIEMENS, Peru.

Idiomas

Inglês

Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Razoavelmente.

Espanhol

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teste e Tolerância a Falhas.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Automação Eletrônica de Processos Elétricos e Industriais.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação/Especialidade: Sistemas Eletrônicos de Medida e de Controle.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.

Participação em eventos

10th Workshop of the Thematic Network on Silicon on Isulator Technology, Devices and Circuits. Bulk and FDSOI SRAM Resiliency to Radiation Effects. 2014. (Congresso).

XIX Workshop Iberchip 2013. Estudo e Desenvolvimento dos Algoritmos de Busca de Caminhos em Grafos no LabVIEW. 2013. (Congresso).

Radiation Effects on Components and Systems (RADECS). SET and SEU simulation toolkit for LabVIEW. 2011. (Congresso).

XVI Workshop Iberchip. Síntesis Física del Módulo de División de N bits con Segmentación v1.10. 2010. (Congresso).

XV Workshop Iberchip. DISEO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UN FILTRO ADAPTATIVO RLS SOBRE UN FPGA. 2009. (Congresso).

Participação em bancas

Aluno: Cleber Schultz Colvara

FRAGOSO, J.; GUMIRAES, L.;Calienes, W.E.. Sistema Detector de Defeito em Emenda de Barramento através do Deslocamento Anormais em Escovas Condutoras de Força e Comando. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Estadual do Rio Grande do Sul.

Calienes Bartra, Walter E.. IEEE INTERCON 2017. 2017.

Calienes Bartra, Walter E.. IWS Iberchip 2017. 2017. Workshop Iberchip 2017.

Calienes Bartra, Walter E.. IWS Iberchip 2015. 2015. Workshop Iberchip 2015.

Produções bibliográficas

Calienes Bartra, Walter E. ; AGUIAR, Y. Q. ; Meinhardt, C. ; Vladimirescu, A. ; Ricardo Reis . Evaluation of heavy-ion impact in bulk and FDSOI devices under ZTC condition. MICROELECTRONICS RELIABILITY , v. 76-77, p. 655-659, 2017.
Calienes Bartra, Walter E. ; Vladimirescu, A. ; Ricardo Reis . FDSOI and Bulk CMOS SRAM Cell Resilience to Radiation Effects. MICROELECTRONICS RELIABILITY , v. 64, p. 152-157, 2016.
Calienes Bartra, Walter E. ; Vladimirescu, A. ; Ricardo Reis . Simulation of Single-Event Effects on Fully Depleted Siliconon- Insulator (FDSOI) CMOS. In: Kirsten Weide-Zaage; Malgorzata Chrzanowska-Jeske. (Org.). Semiconductor Devices in Harsh Conditions. 1ed.: CRC Press, 2016, v. 1, p. 43-68.
Calienes Bartra, Walter E. ; Vladimirescu, A. ; REIS, RICARDO . FDSOI and Bulk CMOS SRAM Cell Resilience to Radiation Effects. Microelectronics Reliability, Halle, Alemanha, p. 152 - 157, 01 set. 2016.
Calienes Bartra, Walter E. ; Benavides Aspiazu,Jorge . Simulación de un Filtro Adaptativo RLS para su futura implementación en un ASIC. Revista Electro Electrônica, PUCP, , v. 30, p. 35 - 42, 01 ago. 2008.
Calienes Bartra, Walter E. ; Vladimirescu, A. ; Ricardo Reis . Process and Temperature Impact on Single-Event Transients in 28nm FDSOI CMOS. In: IEEE Latin American simposium on Circuits and Systems, 2017, Bariloche. IEEE Latin American simposium on Circuits and Systems 2017. Bariloche, 2017.
Calienes Bartra, Walter E. ; Vladimirescu, A. ; REIS, RICARDO . Process and Temperature Impact on Single-Event Transients in 28nm FDSOI CMOS. In: IEEE Latin American Simposium on Circuits and Systems LASCAS, 2017, Bariloche. 8th IEEE Latin American Simposium on Circuits and Systems LASCAS 2017, 2017.
Calienes Bartra, Walter E. ; Brum, R. ; Flach, G. ; REIS, RICARDO . MRAM Control Transistor Resilience Against Heavy-Ion Impacts. In: IEEE International Caribbean Conference on Devices, Circuits And Systems, 2017, Cozumel. Tenth IEEE International Caribbean Conference on Devices, Circuits And Systems ICCDCS 2017, 2017.
Calienes Bartra, Walter E. ; Ricardo Reis . Estudo e Implementação do Algoritmo Simulated Annealing para Posicionamento de Células utilizando LabVIEW. In: IWS Iberchip 2015, 2015, Montevideo. IWS Iberchip 2015, 2015.
Bartra, Walter Calienes ; REIS, RICARDO ; VLADIMIRESCU, ANDREI . Modeling the impact of heavy ion on FDSOI NanoCMOS. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS), 2015. p. 1.
Calienes Bartra, Walter E. ; Ricardo Reis ; ANGHEL, C. ; Vladimirescu, A. . Bulk and FDSOI SRAM Resiliency to Radiation Effects. In: IEEE 57th International Midwest Symposium of Circuits and Systems, 2014, Houston, Texas- USA. IEEE 57th International Midwest Symposium of Circuits and Systems, 2014.
Calienes Bartra, Walter E. ; Ricardo Reis . Estudo e Desenvolvimento dos Algoritmos de Busca de Caminhos em Grafos no LabVIEW. In: XIX Workshop Iberchip 2013, 2013, Cusco. XIX Workshop Iberchip 2013, 2013.
Calienes Bartra, Walter E. ; Ricardo Reis . Simulación de Fallas SET en un Oscilador Controlado por Voltaje. In: Iberchip XVIII Workshop 2012, 2012, Playa del Carmen. Iberchip XVIII Workshop 2012, 2012.
Calienes Bartra, Walter E. ; Fernanda Lima Kastensmidt ; Ricardo Reis . Simulation of SET Faults in a Voltage Controlled Oscillator. In: Latin American Test Workshop LATW 2012, 2012, Quito. Latin American Test Workshop LATW 2012, 2012.
Calienes Bartra, Walter E. ; Fernanda Lima Kastensmidt ; Ricardo Reis . Pacote de Simulação de SEUs e SETs utilizando LabVIEW. In: XVII Workshop Iberchip, 2011, Bogota. XVII Workshop Iberchip 2011, 2011.
Calienes Bartra, Walter E. ; Manuel Monge ; Carlos Silva ; Ricardo Reis . Síntesis Física del Módulo de División de N bits con Segmentación v1.10. In: IBERCHIP 2010, 2010, Foz de Iguaçu. XVI Workshop Iberchip, 2010.
Benavides Aspiazu,Jorge ; Calienes Bartra, Walter E. . Diseo de una Arquitectura para la Implementación de un Filtro Adaptativo RLS sobre un FPGA. In: IBERCHIP 2009, 2009, Buenos Aires. XV Workshop IBERCHIP, 2009.
Calienes Bartra, Walter E. ; Ricardo Reis ; ANGHEL, C. ; Vladimirescu, A. . Impact of SEU on Bulk and FDSOI CMOS RAM. In: 10th Workshop of the Thematic Network on Silicon on Isulator Technology, Devices and Circuits, 2014, Tarragona, Espanha. 10th Workshop of the Thematic Network on Silicon on Isulator Technology, Devices and Circuits, 2014.
Calienes Bartra, Walter E. ; Ricardo Reis . SET and SEU Simulation Toolkit for LabVIEW. In: Radiation Effects on Components and Systems (RADECS), 2011, Sevilha. Radiation Effects on Components and Systems (RADECS) 2011, 2011.

Prêmios

2013

Diploma de Mestre em Microeletrônica, Universidade Federal do Rio Grande do Sul.

2011

RADECS 2011 ? Concurso para estudantes latino-americanos - Modalidade B, Comite RADECS 2011.

2007

Título e Engenheiro com especialidade em Engenharia Electrônica, Pontificia Universidad Católica del Perú.

Histórico profissional

Endereço profissional

Universidade Federal do Rio Grande do Sul, Instituto de Informática. , Bento Gonçalves 9500 - Campus do Vale - Bloco VI, Agronomia, 90040060 - Porto Alegre, RS - Brasil, URL da Homepage:

Experiência profissional

2000 - 2001

Cementos Lima S.A.

Vínculo: Becario, Enquadramento Funcional: Practicante, Carga horária: 40

1999 - 2009

pontificia Católica del Peru

Vínculo: Colaborador, Enquadramento Funcional: Ensino, Carga horária: 14, Regime: Dedicação exclusiva.

Outras informações:
Profesor de NI LabVIEW 8 para el Grupo de Microelectrónica PUCP en agosto de 2007 y mayo del 2008.

Atividades

03/1999 - 07/2009
Ensino, Ingeniería, Nível: Graduação,Disciplinas ministradas, Dibujo Electrotécnico, Diseo Electrónico 2, Electricidad, Laboratorio de Automatización Industrial, Laboratorio de Circuitos Digitales, Laboratorio de Circuitos y Sistemas Digitales, Laboratorio de Electrónica Digital, Laboratorio de Sistemas Eléctricos

2017 - 2019

Universidade Estadual do Rio Grande do Sul

Vínculo: Servidor Público, Enquadramento Funcional: Professor Substituto, Carga horária: 18, Regime: Dedicação exclusiva.

Outras informações:
Professor de: - Cálculo II. - Técnicas Digitais. - Cálculo Vetorial. - Eletrônica II. - Barramentos e Programação E/S.