Osvaldo Martinello Junior

É Mestre pelo Programa de Pós Graduação em Computação da Universidade Federal do Rio Grande do Sul, na área de Síntese Lógica para Microeletrônica. Possui graduação em Engenharia de Computação pela Universidade Federal do Rio Grande do Sul, em graduação sanduíche com a École Nationale Supérieure d'Ingénieurs de Caen. Tem experiência profissional nas áreas de Telecomunicações, Desenvolvimento de Software, Eletrônica e Teste.

Informações coletadas do Lattes em 03/11/2022

Acadêmico

Formação acadêmica

Mestrado em Computação

2008 - 2010

Universidade Federal do Rio Grande do Sul
Renato Perez Ribas.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico. Grande área: Outros / Área: Microeletrônica.

Graduação interrompida em 2006 em Electronique - Télécommunications

2005 - interrompida

Ecole Nationale Supérieure d'Ingénieurs de Caen
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Ano de interrupção: 2006

Graduação em Engenharia de Computação

2002 - 2006

Universidade Federal do Rio Grande do Sul
Orientador: Walter Fetter Lages

Formação complementar

2007 - 2008

Administração de Empresas. (Carga horária: 432h). , Fundação Getúlio Vargas - RJ.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Italiano

Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.

Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica.

Participação em eventos

DATE10 - Design, Automation & Test in Europe. KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. 2010. (Congresso).

SBCCI.Improvements on the Detection of False Paths by using Unateness and Satisfiability. 2010. (Simpósio).

South Symposium on Microelectronics.KL-Cuts: Logic Synthesis Targeting Multiple Output Blocks. 2010. (Simpósio).

EMICRO 2009 - 11th Microelectronics School. 2009. (Congresso).

DAC - 46th Design Automation Conferece. 2009. (Congresso).

IWLS 2009 - 18th International Workshop on Logic & Synthesis.KL-Cuts. 2009. (Oficina).

EMICRO 2008 - 10th Microelectronics School. 2008. (Congresso).

Chip in the Pampa - SBCCI2008 - 21st Symposium on Integrated Circuits and Systems Design. 2008. (Simpósio).

Produções bibliográficas

MARQUES, F. ; MARTINELLO JR, O. ; RIBAS, R. ; ROSA, L. S. J. ; REIS, A. . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: Mattos, Júlio C. B.; Rosa Jr, Leomar S.; Pilla, Maurício L.. (Org.). Desafios e Avanços em Computação: O Estado da Arte. Pelotas: Ed. da Universidade Federal de Pelotas, 2009, v. , p. 1-260.
MARTINELLO JR, O. ; MARQUES, F. ; RIBAS, R. ; REIS, A. . KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. In: DATE10 - Design, Automation & Test in Europe, 2010, Dresden. Proceedings of DATE10 - Design, Automation & Test in Europe, 2010. p. 777-782.
MARQUES, F. ; MARTINELLO JR, O. ; RIBAS, R. ; REIS, A. . Improvements on the Detection of False Paths by using Unateness and Satisfiability. In: SBCCI, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design, 2010. p. 192-197.
MARTINELLO JR, O. ; MARQUES, F. ; RIBAS, R. ; REIS, A. . KL-Cuts: Logic Synthesis Targeting Multiple Output Blocks. In: South Symposium on Microelectronics, 2010, Porto Alegre. XXV SIM - South Symposium on Microelectronics, 2010.
RAMOS, F. L. L. ; MARTINELLO JR, O. ; CARRO, L. . MIPS VLIW Architecture and Organization. In: South Symposium on Microelectronics, 2009, Pelotas. 24th South Symposium on Microelectronics, 2009.
MARTINELLO JR, O. ; MARQUES, F. ; RIBAS, R. ; REIS, A. . KL-Cuts. In: IWLS - International Workshop on Logic & Synthesis, 2009, Berkeley. Proceedings of International Workshop on Logic & Synthesis 2009, 2009. p. 172-179.

Histórico profissional

Endereço profissional

Universidade Federal do Rio Grande do Sul. , Av Bento Gonçalves, 9500, Agronomia, 91501-970 - Porto Alegre, RS - Brasil, URL da Homepage:

Experiência profissional

2010 - Atual

Nangate A/S

Vínculo: Colaborador, Enquadramento Funcional: Desenvolvedor de Software, Carga horária: 37, Regime: Dedicação exclusiva.

Outras informações:
Desenvolvimento de ferramentas de CAD para microeletrônica.

2007 - 2008

Teracom Telemática Ltda. - Datacom (nome fantasia)

Vínculo: Colaborador, Enquadramento Funcional: Projetista de Desenvolvimento, Carga horária: 43, Regime: Dedicação exclusiva.

Outras informações:
Desenvolvimento de software embarcado para uma linha de Switches.

2006 - 2006

Mobile Devices Ingénierie

Vínculo: Estagio, Enquadramento Funcional: Desenvolvedor de Software/Hardware, Carga horária: 35, Regime: Dedicação exclusiva.

Outras informações:
Especificação e desenvolvimento de uma giga de testes para placas de tracking GPS/GSM. Projeto e execução tanto do software como do hardware.