Jorge Lucio Tonfat Seclen

Pós-doutorado

Formação complementar

Idiomas

Áreas de atuação

Participação em eventos

Produções bibliográficas

• TAMBARA, LUCAS ANTUNES ; TONFAT, J. ; SANTOS, ANDRE ; KASTENSMIDT, F. L. ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; SILVEIRA, MARCILEI A. G. . Analyzing Reliability and Performance Trade-offs of HLS-based Designs in SRAM-based FPGAs under Soft Errors. IEEE Transactions on Nuclear Science , v. 1, p. 1-1, 2017.

• TONFAT, J. ; TAMBARA, LUCAS ; Santos, André ; KASTENSMIDT, F. L. . Soft Error Susceptibility Analysis Methodology of HLS Designs in SRAM-based FPGAs. MICROPROCESSORS AND MICROSYSTEMS , v. 1, p. 1-8, 2017.

• TAMBARA, LUCAS ANTUNES ; RECH, PAOLO ; Chielle, Eduardo ; TONFAT, J. ; KASTENSMIDT, F. L. . Analyzing the Impact of Radiation-Induced Failures in Programmable SoCs. IEEE Transactions on Nuclear Science , v. 1, p. 1-8, 2016.

• Chielle, Eduardo ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; TONFAT, J. ; MACCHIONE, EDUARDO ; AGUIRRE, FERNANDO ; ADDED, NEMITALA ; MEDINA, NILBERTO ; AGUIAR, VITOR ; SILVEIRA, MARCILEI A. G. ; OST, LUCIANO ; REIS, Ricardo ; CUENCA-ASENSI, SERGIO ; KASTENSMIDT, F. L. . Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques. IEEE Transactions on Nuclear Science , v. 1, p. 1-9, 2016.

• TONFAT, JORGE ; LIMA KASTENSMIDT, FERNANDA ; RECH, PAOLO ; REIS, RICARDO ; QUINN, HEATHER M. . Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. IEEE Transactions on Nuclear Science , v. 62, p. 3080-3087, 2015.

• KASTENSMIDT, F.L. ; TONFAT, J. ; BOTH, T. ; RECH, P. ; WIRTH, G. ; REIS, R. A. L. ; BRUGUIER, F. ; BENOIT, P. ; TORRES, L. ; FROST, C. . Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs. Microelectronics and Reliability , v. 54, p. 1, 2014.

• TONFAT, JORGE ; TARRILLO, JIMMY ; TAMBARA, LUCAS ; KASTENSMIDT, FERNANDA LIMA ; REIS, RICARDO . Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 135-151.

• TARRILLO, JIMMY ; TONFAT, JORGE ; TAMBARA, LUCAS ; KASTENSMIDT, FERNANDA LIMA ; REIS, RICARDO . Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1.

• TONFAT, JORGE ; KASTENSMIDT, FERNANDA ; REIS, RICARDO . Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs. In: 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015, Montreal. 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015. p. 1.

• TAMBARA, LUCAS A. ; TONFAT, JORGE L. ; REIS, RICARDO ; KASTENSMIDT, FERNANDA L. ; PEREIRA, EVALDO C. F. ; VAZ, RAFAEL G. ; GONCALEZ, ODAIR L. . Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1.

• TONFAT, JORGE ; AZAMBUJA, JOSE RODRIGO ; NAZAR, GABRIEL ; RECH, PAOLO ; KASTENSMIDT, FERNANDA LIMA ; CARRO, LUIGI ; REIS, RICARDO ; BENFICA, JULIANO ; VARGAS, FABIAN ; BEZERRA, EDUARDO ; FROST, CHRISTOPHER . Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective. In: 2014 19th International MixedSignals, Sensors and Systems Test Workshop (IMS3TW), 2014, Porto Alegre. 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop Proceedings, 2014. p. 1.

• TONFAT, J. ; FERLA, T. ; FLACH, G. ; REIS, RICARDO . Improving Run Time of EDA Algorithms With FPGAs: SAT Solver As Case Study. In: XIX WORKSHOP IBERCHIP, 2013, Cusco. PROCEEDINGS OF THE XIX WORKSHOP IBERCHIP, 2013.

• TARRILLO, JIMMY ; TONFAT, JORGE ; KASTENSMIDT, FERNANDA ; REIS, RICARDO ; BRUGUIER, FLORENT ; BOURREE, MORGAN ; BENOIT, PASCAL ; TORRES, LIONEL . Using electromagnetic emanations for variability characterization in Flash-based FPGAs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. p. 109.

• TONFAT, JORGE ; REIS, RICARDO . Low power 3–2 and 4–2 adder compressors implemented using ASTRAN. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS).

• CHIPANA, RAUL ; KASTENSMIDT, FERNANDA LIMA ; TONFAT, JORGE ; REIS, RICARDO . SET susceptibility estimation of clock tree networks from layout extraction. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW).

• CHIPANA, RAUL ; CHIELLE, EDUARDO ; KASTENSMIDT, FERNANDA LIMA ; TONFAT, JORGE ; REIS, RICARDO . Soft-Error Probability Due to SET in Clock Tree Networks. In: 2012 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2012, Amherst. 2012 IEEE Computer Society Annual Symposium on VLSI, 2012.

• TONFAT, J. ; REIS, R. . Diseño y Verificación de un Motor de Clasificación de Capa 2 MAC Ethernet para un Conmutador Gigabit Ethernet. In: XVII IBERCHIP Workshop, 2011, Bogotá. Proceedings XVII IBERCHIP Workshop, 2011.

• TONFAT, JORGE ; NEUBERGER, GUSTAVO ; REIS, RICARDO . Functional verification of logic modules for a Gigabit Ethernet switch. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW).

• CHIPANA, RAUL ; KASTENSMIDT, FERNANDA LIMA ; TONFAT, JORGE ; REIS, RICARDO ; GUTHAUS, MATTHEW . SET susceptibility analysis in buffered tree clock distribution networks. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems.

• TONFAT, J. ; NEUBERGER, G. ; REIS, R. . Design and Verification of a Layer-2 Ethernet MAC Search Engine and Frame Marker for a Gigabit Ethernet Switch. In: South Simposium on Microelectronics, 2010, Porto Alegre. Proceedings 25th South Symposium on Microelectronics, 2010.

• TONFAT, JORGE ; REIS, RICARDO . Design and verification of a layer-2 Ethernet MAC classification engine for a Gigabit Ethernet switch. In: 2010 17th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2010), 2010, Athens. 2010 17th IEEE International Conference on Electronics, Circuits and Systems.

• TONFAT, J. ; CARDENAS, C. S. . Diseño de un modulador FM basado en la tecnologia Software Radio. In: IBERCHIP XIV Workshop 2008, 2008, Puebla. XIV Workshop Iberchip, 2008.

• TONFAT, J. ; TORRES, R. . Introducción al diseño de sistemas de comunicación utilizando gnu radio. In: INTERCON 2007, 2007, Piura. INTERCON 2007, 2007.

• TONFAT, J. ; QUISPE, J. I. M. ; ASPIAZU, J. B. . Estudio y análisis de tres formas de implementación de la transformada discreta de Wavelet sobre un FPGA. In: XIII-IBERCHIP Workshop, IWS-2007, 2007, Lima. XIII Workshop Iberchip. Lima: Hozlo S.R.L., 2007. p. 1-463.

• BENITES, J. L. L. ; TONFAT, J. ; ASPIAZU, J. B. . Diseño de un intercalador Programable de 8 bits para la decodificación analógica de turbo códigos. In: XI Taller IBERCHIP, IWS-2005, 2005, Salvador de Bahia. XI Taller IBERCHIP 2005, 2005. p. 1-432.

• TONFAT, J. ; ASPIAZU, J. B. ; CUBAS, H. G. A. ; MINAYA, H. L. V. . Diseño de sistemas digitales con CPLDs. In: INTERCON 2005, 2005, Lima. INTERCON 2005, 2005.

• KASTENSMIDT, FERNANDA LIMA ; TONFAT, JORGE ; BOTH, THIAGO ; RECH, PAOLO ; WIRTH, GILSON ; REIS, RICARDO ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, CHRISTOPHER . Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs. In: 2014 19th IEEE European Test Symposium (ETS), 2014, Paderborn. 2014 19th IEEE European Test Symposium (ETS), 2014. p. 1.

• TONFAT, J. ; NEUBERGER, G. ; REIS, R. . Functional Verification of logic modules for a Gigabit Ethernet Switch. 2011. (Apresentação de Trabalho/Simpósio).

• TONFAT, J. ; REIS, R. . Design and Verification of a Layer-2 Ethernet MAC Classification Engine for a Gigabit Ethernet Switch. 2011. (Apresentação de Trabalho/Simpósio).

Projetos de desenvolvimento

• 2008 - 2010

  EDDASIC - Desenvolvimento do Protótipo em ASIC de um Switch EDD, Descrição: A grande tendência mundial em telecomunicações é o oferecimento de portas Ethernet para o usuário, devido a praticidade e grande flexibilidade no oferecimento de serviço de última geração. São os chamados serviços Triple Play: Voz, Vídeo e Dados. O escopo do trabalho é o desenvolvimento de um circuito integrado capaz de atender aos requisitos técnicos desse mercado emergente, com uma solução nacional e de alta relação custo x benefício. . , Situação: Desativado; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Jorge Lucio Tonfat Seclen - Integrante / Ricardo Reis - Coordenador / Fernanda Lima Kastensmidt - Integrante / Sergio Bampi - Integrante., Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro.

• 2008 - 2010

  EDDASIC - Desenvolvimento do Protótipo em ASIC de um Switch EDD, Descrição: A grande tendência mundial em telecomunicações é o oferecimento de portas Ethernet para o usuário, devido a praticidade e grande flexibilidade no oferecimento de serviço de última geração. São os chamados serviços Triple Play: Voz, Vídeo e Dados. O escopo do trabalho é o desenvolvimento de um circuito integrado capaz de atender aos requisitos técnicos desse mercado emergente, com uma solução nacional e de alta relação custo x benefício.. , Situação: Desativado; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Jorge Lucio Tonfat Seclen - Integrante / Ricardo Reis - Coordenador / Fernanda Lima Kastensmidt - Integrante / Sergio Bampi - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro.

• 2008 - 2010

  EDDASIC - Desenvolvimento do Protótipo em ASIC de um Switch EDD, Descrição: A grande tendência mundial em telecomunicações é o oferecimento de portas Ethernet para o usuário, devido a praticidade e grande flexibilidade no oferecimento de serviço de última geração. São os chamados serviços Triple Play: Voz, Vídeo e Dados. O escopo do trabalho é o desenvolvimento de um circuito integrado capaz de atender aos requisitos técnicos desse mercado emergente, com uma solução nacional e de alta relação custo x benefício.. , Situação: Desativado; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Jorge Lucio Tonfat Seclen - Integrante / Ricardo Reis - Coordenador / Fernanda Lima Kastensmidt - Integrante / Sergio Bampi - Integrante., Financiador(es): Teracom Telemática - Auxílio financeiro / Financiadora de Estudos e Projetos - Auxílio financeiro.

Prêmios