Antonio David da Costa Souza

- 18+ anos em desenvolvimento de projetos em sistemas eletrônicos mistos e analógicos.- Ampla experiência em empresa multinacionais do ramo de microeletronica que possibilitou desenvolver capacidades de gerencia de projetos, liderança técnica, visão de negócios.- Participação em treinamentos técnicos em implementação de circuitos integrados (CI), gestão de projetos e qualidade em ambas empresas multinacionais trabalhado. - Vivência Internacional de 2 anos em multinacional americana, com site em Lisboa, líder no setor de IP(Intellectual Property) analógicos e digitais. Desenvolvendo projetos multi-sites com filiais localizadas no Europa, China, Japão e EUA.- Mestrado em Microeletronica pela UFRGS, Graduação pela UNESP e fluência em Inglês.- Classificação em Primeiro Lugar no concurso público nacional para vaga de projetista de CI em RF e circuitos Analógicos pelo CEITEC-SA.

Informações coletadas do Lattes em 14/01/2026

Acadêmico

Formação acadêmica

Mestrado em Programa de Pós-graduação em Microeletronica

2010 - 2012

Universidade Federal do Rio Grande do Sul
Título: Gerenciamento de Energia em Chip Dedicado a Dispositivos Portáteis, Ano de Obtenção: 2012
Orientador: Prof. Dr. Sergio Bampi

Especialização em Projetista de Circuitos Analogicos

2004 - 2004

Instituto de Pesquisas Eldorado - Brasília
Título: Projeto de um Converso DC-DC tipo Buck
Orientador: Dr. Richard Saez

Graduação em Engenharia Eletrica

1999 - 2003

Universidade Estadual Paulista Júlio de Mesquita Filho
Título: Amplificador de Baixo Ruido para sinais em Radio Frequência
Orientador: Prof. Dr. Everson Martins

Formação complementar

2007 - 2007

Analog Filters fo Telecomunications. (Carga horária: 40h). , Università del Salento, UniSalento, Itália.

2005 - 2005

Projeto de Circuito VLSI em Alto Desempnho. (Carga horária: 120h). , Escola politecnica da USP, USP, Brasil.

2005 - 2005

Projeto de circuitos de Rádio Frequência. (Carga horária: 120h). , Escola politecnica da USP, USP, Brasil.

2004 - 2004

IC Design- Concept to Tape Out. (Carga horária: 16h). , Mentor Graphics- IPE- Hitech, HITECH, Brasil.

2003 - 2003

Oficina de Microfabricação. (Carga horária: 80h). , Universidade Estadual de Campinas, UNICAMP, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Lineares e Não-Lineares.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletronicos Analogicos em Power Management.

Produções bibliográficas

Souza, Antonio David ; BAMPI, SERGIO . Design of a capacitorless low-dropout voltage regulator with fast load regulation in 130nm CMOS. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. p. 873.
Antonio David Souza . Low Noise Amplifier. 2005. (Apresentação de Trabalho/Simpósio).

Outras produções

Antonio David Souza ; Christian F. da Silva . Conversor DC-DC Tipo Buck. 2004.

Histórico profissional

Endereço profissional

UPLAB SENAI, SENAI São Caetano do Sul. , Rua Santo André, 680, Boa Vista, 09572000 - São Caetano do Sul, SP - Brasil, Telefone: (11) 42277450, Ramal: 7204

Experiência profissional

2019 - 2024

CORTUS SAS

Vínculo: Consultor, Enquadramento Funcional: Consultor Senior de Projetos em Sinais Mistos, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Liderança na especificação, documentação e desenvolvimento do macrobloco Power Management Unit (PMU) em duas prototipagem (setembro 2022 e dezembro 2023) que atendeu a um CI de um Rádio que opera em protocolos compatíveis a produtos em IoT. PMU contempla diversos modos de operação: deep sleep, sleep, nominal, RX e TX.

2019 - 2019

Interuniversity Microelectronics Centre

Vínculo: Consultor, Enquadramento Funcional: Consultor Senior de Projetos em Sinais Mistos, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Desenvolvimento de plano de aumento de volume do protótipo de CIs até a produção com o cliente, incluindo caracterização, qualificação, encapsulamento e teste.

2015 - 2019

Unitec Semicondutores

Vínculo: Celetista, Enquadramento Funcional: Gerencia de Design Center, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Chip Leader no desenvolvimento de "Front End" Analógico para Camada PHY do padrão IEEE 802.15.4g.A arquitetura e especificação foram desenvolvidas para todo o sistema analógico, incluindo a PMU, sendo SoC seria aplicado para produtos IoT.Chip Leader para produto derivado de MCU de 32 bits baseado em ARM de SoC para IoT. Este projeto gera LoRa SiP que integra MCU de 32 bits baseado em ARM e Transceptor Semtech.

2009 - 2015

Centro Nacional de Tecnologia Eletrônica Avançada

Vínculo: Celetista, Enquadramento Funcional: Sr. Analog Design, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Líder técnico desenvolvendo arquiteturas de Power Management Unit (PMU) de alto desempenho.Projetista de referências de tensão e corrente, soft-start, power-on-reset e sensores de temperatura, queapresentam dependência muito baixa do processo CMOS, tensão de alimentação e temperatura. Designer de regulador linear com eficiência de área e totalmente integrado, que serve como fonte para alto desempenho microprocessadores.Projetista de sistema regulador de tensão para etiquetas RFID de ultrabaixa potência, etiquetas passivas que derivam seu fonte de alimentação da energia de RF recebida. O regulador tem baixíssimo consumo de 150nA, aumento dinâmico de largura de banda em campos fortes e não possui referência externa de tensão de bandgap. O retificador e limitador de tensão são blocos de construção do sistema regulador.Projetista de projetos de circuitos de referência de tensão e corrente para aplicações de baixíssimo consumo em tecnologia CMOS padrão de 180nm. Trabalhei na concepção, simulação, layout, caracterização e relatório do documento.

Atividades

10/2009
Serviços técnicos especializados , Design Center.Serviço realizado, Líder técnico no desenvolvimento de arquiteturas de PMU para tags em UHF.

2008 - 2009

Freescale Semicondutores Brasil

Vínculo: Celetista formal, Enquadramento Funcional: Projetista CI Analogico, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

06/2008 - 06/2009
Serviços técnicos especializados , Analog IP Group.Serviço realizado, Desenvolvidor de projetos de circuitos de referência de tensão para microprocessadores de 8 e 32 bits. Desenvolvidor de reguladores lineares (LDO) com capacidade de correntes acima 120mA, programável a tensões de saída de 2.7 a 5.5V .

2006 - 2008

ChipIdea Microeletronica

Vínculo: Colaborador, Enquadramento Funcional: Analog Design Engineering, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

01/2006 - 01/2008
Serviços técnicos especializados , Power Management Group.Serviço realizado, Desenvolvidor de projetos de circuitos de referência de tensão como conversores chaveados (DC-DC), lineares (LDO) e BandGap; os quais possuem alta eficiência na geração de referências com baixo consumo interno de corrente.Desenvolvidor de projetos de.

2004 - 2005

Instituto de Pesquisas Eldorado - Brasília

Vínculo: Colaborador, Enquadramento Funcional: Projetista CI Analogico, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

04/2004 - 01/2005
Serviços técnicos especializados , Instituro de Pesquisas Eldorado.Serviço realizado, Desenvolvidor de um regulador de tensão chaveado DC-DC (step-down) em tecnologia 0.35um Cmos padrão do fabricande de semicondutores Austria-Microsystems. Este circuito serviu como fonte de alimentação para microcessadores de alto consumo.

2003 - 2005

Escola Politécnica da USP

Vínculo: Bolsista- CNPq, Enquadramento Funcional: Projetista CI Analogico, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

02/2005 - 12/2005
Outras atividades técnico-científicas , Laboratorio de Sistemas Integraveis-LSI, Laboratorio de Sistemas Integraveis-LSI.Atividade realizada, Pesquisa e desenvolvimento de Tecnicas de Controle de reguladores chaveados DC-DC tais como PWM e VFM..
06/2003 - 03/2004
Estágios , Laboratorio de Sistemas Integraveis-LSI.Estágio realizado, Realizei o estudo de circuitos receptores/transmissores (transceivers) para comunicação em radio frequency RF, análise de blocos fundamentais de circuitos RF e a implementação de um amplificador de baixo ruído LNA.