Edelweis Helena Garcez Ritt

Possui graduação como Bacharel em Informática pela Pontifícia Universidade Católica do Rio Grande do Sul (1990), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1992) e doutorado em Informática - Universitat Tuebingen (Eberhard-Karls) (1998). Foi gerente técnica e presidente do Centro de Excelência em Tecnologia Eletrônica Avançada. Foi diretora de operações da empresa estatal CEITEC S.A., auxiliando na sua criação e construção. Sua especialidade é semicondutores e veículos elétricos. Foi diretora geral da filial Brasil na empresa Semikron Semicondutores Ltda. Foi diretora de desenvolvimento de negócios da Unitec Semicondutores. Atualmente é sócia-fundadora da empresa Exxam, soluções de inteligência artificial para a saude, e diretora de relações institucionais e alianças estratégicas da HT Micron.

Informações coletadas do Lattes em 29/05/2023

Acadêmico

Formação acadêmica

Doutorado em Informática

1994 - 1998

University of Tübingen
Título: A coverification Framework
Orientador: Wolfgang Rosenstiel
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: formal verification; HW/SW Codesign; model checking; concurrency models.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Cad Para Sistemas Digitais.

Mestrado em Computação

1991 - 1992

Universidade Federal do Rio Grande do Sul
Título: Analisando a Performance do Algoritmo D,Ano de Obtenção: 1993
Orientador: Raul Fernando Weber
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: geração automática de vetores de teste; Teste de Sistemas Digitais; Sistemas Digitais; CAD para sistemas digitais.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Cad Para Sistemas Digitais.

Graduação em Bacharel em Informática

1987 - 1990

Pontifícia Universidade Católica do Rio Grande do Sul
Título: Un Editor orientado à Sintaxe
Orientador: Bertilo Frederico Becker

Formação complementar

2006 - 2006

Static Time Analysis with Synppsys Prime Time. (Carga horária: 20h). , XFab, XFAB, Alemanha.

2006 - 2006

Place and Route with Cadence First Encounter. (Carga horária: 20h). , XFab, XFAB, Alemanha.

2006 - 2006

Synthesis with Synopsys. (Carga horária: 20h). , XFab, XFAB, Alemanha.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Chinês

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Razoavelmente.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Italiano

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.

Alemão

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Húngaro

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: MICROELETRÔNICA.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos/Especialidade: Materiais e Componentes Semicondutores.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: semicondutores.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Software Básico.

Participação em eventos

DAC - 45th Design Automation Conference (DAC) 2007. 2007. (Congresso).

A importância da microeletrônica para a indústria nacional e a cooperação Brasil-França. 2005. (Outra).

Evaluating Supplpiers Quality Systems and Process Controls. 2000. (Seminário).

Correct Hardware Design and Verification Methods, IFIP WG 10.5 Advanced Research Working Conference, CHARME '95. 1995. (Congresso).

Participação em bancas

Aluno: Simone Bavaresco

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G.; COTTA, Èrika; FRAGOSO, João Leonardo. On-Silicon Testbenh for Validation of Soft Logic Cell. 2008. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcelo de Souza Moraes

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G.; MORAES, F. G.; LUBAZEWSKI, M.. STEP: Planejamento, Geração e Seleção de Auto-Teste On-Line para Processadores Embarcados. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Ricardo Cunha Gonçalves da Silva

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G.; LUBAZEWSKI, M.. Nova tecnologia quaternária de alta performance e baixo consumo para circuitos VLSI,. 2008. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Produções bibliográficas

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . A Temporal Logic for a Partial Order based Model Checking. Wait 99 Argentinian Workshop On Theoretical Computer Science, Buenos Aires, 1999.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; NASCIMENTO, Francisco Assis Moreira Do ; ROSENSTIEL, Wolfgang . A Model Checker for a Partial Order based Model of Concurrency. 6 Gi Itg Gmm Workshop Methoden Des Entwurfs Und Der Verifikation Digitaler Systeme, Paderborn, 1998.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; NASCIMENTO, Francisco Assis Moreira Do ; ROSENSTIEL, Wolfgang . POM Semantics for 1-safe Petri Nets. Wollic'98 Workshop On Logic Language Information And Computation, São Paulo, 1998.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; ROSENSTIEL, Wolfgang . Constraints as Temporal Logic Formulas and its verification using model checking. Wdta 98 Workshop On Design Test And Applications, Dubrovnik, Croácia, 1998.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; ROSENSTIEL, Wolfgang . CVF - A Coverification Framework. XI Brazilian Symposium On The Design Integrated Circuits Sbcci 98, Rio de Janeiro, 1998.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . A Modular Verification Approach for Codesign Applications. Astrochip 97, Linz Austria, 1997.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; ROSENSTIEL, Wolfgang . Coverification of Timing Properties. Consyse Internation Workshop On Conjoint Systems And Engineering, Bad Tölz, 1997.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; ROSENSTIEL, Wolfgang . The Verification of an ATM Switching Fabric using the HSIS. Tool. IX Brazilian Symposium On The Design Of Integrated Circuits, Recife PE, 1996.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; WEBER, Raul Fernando . Otimização de Medidas de Testabilidade Dinâmicas. VIII Congresso da Sociedade Brasileira de Microeletrônica, Campinas SP, 1993.
GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; WEBER, Raul Fernaqndo . Geração de Estímulos para Simulação baseado em geração de Testes. VII Simpósio Brasileiro de Projeto de Circuitos Integrados Sbcci, Rio de Janeiro RJ, 1992.
LEÂO DA SILVA, Julio ; GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; Laurent Courcelle . Projeto de Chipset para WIMAX móvel: desafios e oportunidades. Cadernos CPQD Tecnologia, p. 95, 01 dez. 2008.

Outras produções

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. ; LEÂO DA SILVA, Julio ; PACHECO, Roberto ; DOMINGUES, Janaina ; TOGNI, Carlo ; VETROMILLE, Melissa S. . Fluxo de Projeto do CEITEC. 2007.

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . ISO 9000. 2007. (Curso de curta duração ministrado/Extensão).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . System Verilog. 2007. (Curso de curta duração ministrado/Extensão).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Nanotecnologia. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Computação Quântica. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . A Ética nas Engenharias. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . CEITEC - Oportunidades em Microeletrônica. 2007. (Aula Inaugural).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . CEITEC - Estratégia de Desenvolvimento para a industria Eletrònica Brasileira. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Oportunidades em Microeletrônica. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . CEITEC. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . CEITEC e a Inovação. 2007. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . CEITEC oportunidades na área da Microeletrônica. 2006. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Nanotecnologia. 2006. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Oportunidades na área de microeletrônica. 2005. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Sistemática de Projeto de Chips. 2005. (palestra).

GARCEZ, Edelweis Helena, Garcez Dornelles, Edelweis H. A., Ritt, Edelweis H. G. . Aula Magna. 1998. (Aula Magna).

Histórico profissional

Endereço profissional

Unitec Semicondutores, Unitec Soluções. , Rodovia BR-040, Km 508,5, Veneza, 91340110 - Ribeirão das Neves, MG - Brasil, Telefone: (31) 997150946, Fax: (31) 97150946, URL da Homepage:

Experiência profissional

2013 - 2015

Exa.br

Vínculo: Celetista, Enquadramento Funcional: Diretora geral, Carga horária: 20

Atividades

05/2013
Direção e administração, Administração.,Cargo ou função, Administradora.

2010 - 2013

SEMIKRON semicondutores

Vínculo: Celetista formal, Enquadramento Funcional: Diretora presidente, Carga horária: 40, Regime: Dedicação exclusiva.

1989 - 1989

Icotron S/A Indústria e Componentes Eletrônicos

Vínculo: empregatício, Enquadramento Funcional: , Carga horária: 0

Atividades

03/1989 - 12/1989
Serviços técnicos especializados , Icotron S/A Indústria e Componentes Eletrônicos.,Serviço realizado, programação C.

1993 - 2001

Universidade do Vale do Rio dos Sinos

Vínculo: professor, Enquadramento Funcional: , Carga horária: 0

Atividades

06/1998 - 06/1999
Ensino, Análise de Sistemas e Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Programação Paralela, Sistemas Distribuídos, Sistemas Operacionais, Organização de Computadores
03/1993 - 03/1994
Ensino, Análise de Sistemas e Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Algoritmos e Estruturas de Dados, Laboratório de Programação, Compiladores, Introdução a Computação

1993 - 1994

Universidade Federal do Rio Grande do Sul

Vínculo: bolsista, Enquadramento Funcional: , Carga horária: 0

Outras informações:
Bolsa de Administração da Incubadora Tecnológica da UFRGS

1990 - 1991

Universidade Federal do Rio Grande do Sul

Vínculo: Bolsista, Enquadramento Funcional: , Carga horária: 0

Atividades

03/1993 - 03/1994
Outras atividades técnico-científicas , Universidade Federal do Rio Grande do Sul, Universidade Federal do Rio Grande do Sul.,Atividade realizada, Administração da Incubadora Tecnológica.

2000 - 2005

Agilent Technologies

Vínculo: empregatício, Enquadramento Funcional: Engenheiro de ASiC, Carga horária: 0, Regime: Dedicação exclusiva.

Outras informações:
Demitiu-se voluntariamente para março de 2005

Atividades

01/2004 - 03/2005
Pesquisa e desenvolvimento, Agilent Technologies.,Linhas de pesquisa
01/2003 - 01/2004
Direção e administração, .,Cargo ou função, genecia de projeto de troca de fornecedores de terceirização.
04/2002 - 12/2003
Pesquisa e desenvolvimento, Agilent Technologies.,Linhas de pesquisa
01/2001 - 01/2003
Direção e administração, .,Cargo ou função, Gerência de projeto para a inserção de IP no projeto de SOCs.
04/2001 - 03/2002
Pesquisa e desenvolvimento, Agilent Technologies.,Linhas de pesquisa
04/2000 - 03/2001
Pesquisa e desenvolvimento, Agilent Technologies.,Linhas de pesquisa
04/2000 - 12/2000
Direção e administração, .,Cargo ou função, gerenciamento de supply chain e processo de NPI (new product introduction).