Felipe de Souza Marques

Possui graduação em Ciência da Computação pela Universidade Federal de Pelotas (2000), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2003) e doutorado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2008). Trabalhou como analista desenvolvedor de sistemas na Nangate do Brasil Tecnologia em Microeletrônica S/A. Atualmente é Professor Associado na UFPEL, atuando nos cursos de Ciência da Computação, Engenharia de Computação e na Pós-Graduação. É Coordenador do Escritório de Propriedade Intelectual, Transferência de Tecnologia e Empreendedorismo, na INOVA - Superintendência de Inovação e Desenvolvimento Interinstitucional da UFPel, Coordenador da Incubadora de Base Tecnológica Conectar desde 2017 e Diretor de Projetos de Inovoação do Pelotas Parque Tecnológico. Integrou o Comitê de Assessoramento em Ciência da Computação e Informação da FAPERGS como membro titular (2022 - 2024) e atualmente é membro do Comitê de Assessoramento de Bolsas de Produtividade em Desenvolvimento Tecnológico e Extensão Inovadora do CNPq. Tem experiência na área de Ciência e Engenharia da Computação, atuando principalmente nos seguintes temas: automação do projeto de circuitos eletrônicos, IoT, redes de sensores sem fio, inteligência artificial e robótica. É membro do Grupo de Pesquisa em Engenharia de Sistemas Ciber-Físicos e do Grupo de Arquiteturas e Circuitos Integrados, ambos instituídos na UFPel, da Sociedade Brasileira de Computação (SBC), da Sociedade Brasileira de Microeletrônica (SBMicro), da Association for Computing Machinery (ACM) e da IEEE Computer Society.

Informações coletadas do Lattes em 11/08/2025

Acadêmico

Formação acadêmica

Doutorado em Computação

2003 - 2008

Universidade Federal do Rio Grande do Sul
Título: Technology Mapping for Virtual Libraries Based on Cells with Minimal Transistor Stacks
, Ano de obtenção: 2008. André Inácio Reis. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: CAD Tools; Mapeamento tecnológico; Síntese lógica; Covering; Matching; Library Binding. Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica.

Mestrado em Computação

2001 - 2003

Universidade Federal do Rio Grande do Sul
Título: Um Algoritmo Formal para Remoção de Redundâncias
, Ano de Obtenção: 2003.André Inácio Reis.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Remoção de redundâncias; Falhas de colagem; Síntese lógica; Testabilidade; BDD; Falsos caminhos. Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Teste de Circuitos Vlsi. Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica.

Graduação em Ciência da Computação

1997 - 2000

Universidade Federal de Pelotas
Título: Microcontrolador BDLC - Uma implementação para Aplicação na Indústria Automobilística
Orientador: Marcello da Rocha Macarthy

Pós-doutorado

2009 - 2010

Pós-Doutorado. , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. , Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Projeto de Circuitos Vlsi. , Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica.

2008 - 2009

Pós-Doutorado. , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. , Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica. , Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Física.

Formação complementar

2012 - 2012

XIV Escola de Microeletrônica da SBC - Sul. (Carga horária: 40h). , Universidade Regional do Noroeste do Estado do Rio Grande do Sul, UNIJUI, Brasil.

2010 - 2010

XII Escola de Microeletrônica. , Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.

2009 - 2009

XI Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2006 - 2006

VIII Escola de Microeletrônica. (Carga horária: 38h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2001 - 2001

III Escola de Microeletrônica. (Carga horária: 44h). , Universidade Federal de Santa Maria, UFSM, Brasil.

1999 - 1999

I Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal de Pelotas, UFPEL, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica/Especialidade: Desenvolvimento de Ferramentas de Cad Para Microeletrônica.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Redes de Sensores sem Fio.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Internet das Coisas.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Visão Computacional.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Robótica, Mecatrônica e Automação.

Organização de eventos

MARQUES, F.S. ; ROSA JR, L. S. ; JURGINA, L. Q. ; MACHADO, J. J. S. . CADathlon Brasil 2024 4ª Maratona Brasileira de Programação para Projeto Automatizado de Circuitos Integrados. 2024. (Concurso).

MARQUES, F.S. ; ROSA JR, L. ; JURGINA, L. Q. ; MACHADO, J. J. S. . CADathlon Brasil - III Maratona Brasileira de Programação para Projeto Automatizado de Circuitos Integrados. 2023. (Concurso).

SILVA, U. R. ; ORLANDI, S. P. ; MARQUES, F. S. . VIII Semana Integrada de Inovação, Ensino, Pesquisa e Extensão - Encontro de Saberes: Pluriversidade e Meio Ambiente. 2022. (Congresso).

MARQUES, F. S. ; KOSBY, A. A. ; MOREIRA, T. ; GAUSMAN, L. ; CAMPELLO, M. ; CAMPOS, V. F. . Inova a Cuca - Segundo Encontro de Startups da Região Sul. 2021. (Outro).

SILVA, U. R. ; ORLANDI, S. P. ; MARQUES, F. S. . VII SEMANA INTEGRADA DE INOVAÇÃO, ENSINO, PESQUISA E EXTENSÃO: O papel político, social e científico da Universidade na sociedade atual. 2021. (Congresso).

CAMPOS, V. F. ; MARQUES, F. S. . UFPel Talks: O Papel da Inovação no Pós Pandemia. 2020. (Outro).

AMARAL, L. I. C. ; MICHELON, F. F. ; MARQUES, F. S. . VI SEMANA INTEGRADA DE INOVAÇÃO, ENSINO, PESQUISA E EXTENSÃO. 2020. (Congresso).

MARQUES, F. S. . Startup Lab SEBRAE. 2019. .

AGOSTINI, L. V. ; GUNTZEL, J. L. ; ZATT, B. ; BAMPI, S. ; BENDER, M. ; DA ROSA JUNIOR, L. S. ; CAMARGO, V. V. A. ; PORTO, M. ; PALOMINO, D. ; REIS, R. ; MARQUES, F. S. ; CORREA, G. . Chip in the Pampa 2018. 2018. (Congresso).

FONSECA, L. ; ALMADA, A. ; GIBBON, A. ; MARQUES, F. S. . Startup Lab Sebrae. 2018. (Outro).

PAULA, J. J. ; MARQUES, F. S. ; FONSECA, L. ; CAMPELLO, M. ; RIBEIRO, R. B. ; GAUSMAN, L. ; KOSBY, A. A. ; SILVEIRA, M. . Startup Weekend Pelotas. 2018. (Outro).

MARQUES, F. S. ; KOSBY, A. A. ; FONSECA, L. . Startup Lab Sebrae. 2017. (Outro).

FONSECA, L. ; ALMADA, A. ; GIBBON, A. ; ESPINDOLA, D. ; CAMPELLO, M. ; GAUSMAN, L. ; MARQUES, F. S. . Startup Lab Sebrae - Edição Agro. 2017. (Outro).

MARQUES, F. S. . Maratona de Inovação de Pelotas. 2017. (Outro).

MARQUES, F. S. . Chip in Aracaju 2014 (Publication Chair). 2014. (Congresso).

MARQUES, F. S. ; DA ROSA JUNIOR, L. S. ; MATTOS, J.C.B. ; AGOSTINI, L. V. . SPL2012 - VIII Southern Programmable Logic Conference (Financial Chair). 2012. (Congresso).

Participação em eventos

I Jornada Empreendedora IFSul.Startups que inovaram nas suas soluções. 2020. (Seminário).

UFPel Talks: O Papel da Inovação no Pós Pandemia.UFPel Talks: O Papel da Inovação no Pós Pandemia. 2020. (Seminário).

UP DIGITAL 2020 - Unindo Perspectivas. 2020. (Seminário).

Innovation Summit Brasil. 2019. (Congresso).

Robótica. Theta: The Home-Environment Technological-Agent. 2019. (Olimpíada).

28ª Conferência Anprotec. 2018. (Congresso).

Chip in the Pampa 2018. 2018. (Congresso).

Missão China Anprotec 2018. 2018. (Outra).

27ª Conferência Anprotec de Empreendedorismo e Ambientes de Inovação. 2017. (Congresso).

32nd South Symposium on Microelectronics (SIM). 2017. (Simpósio).

Chip on the Sands 2017. 2017. (Congresso).

IEEE 59th International Midwest Symposium on Circuits and Systems (MWCAS). Physical design of supergate cells aiming geometrical optimizations. 2016. (Congresso).

24th International Workshop on Logic and Synthesis. 2015. (Simpósio).

52nd Design Automation Conference. 2015. (Congresso).

51st Design Automation Conference. 2014. (Congresso).

Chip in Aracajú. 2014. (Congresso).

22nd International Workshop on Logic and Synthesis. 2013. (Oficina).

28th South Symposium on Microelectronics. 2013. (Simpósio).

50th Design Automation Conference (University Booth). FlexMap. 2013. (Congresso).

ACM SIGCHI Conference on Human Factors in Computing Systems. 2013. (Congresso).

Chip in Curitiba. 2013. (Simpósio).

25th Symposium on Integrated Circuits and System Design.NSP Kernel Finder - A Methodology to Find and to Build Non-Series-Parallel Transistors Arrangements. 2012. (Simpósio).

27th South Symposium on Microelectronics. 2012. (Simpósio).

Chip in Brasilia. 2012. (Simpósio).

VIII Southern Programmable Logic Conference. 2012. (Congresso).

XXV South Symposium on Microelectronics Proceedings (SIM).Improvements in the Detection of False Path by using Unateness and Satisfiability. 2010. (Simpósio).

18th International Workshop on Logic & Synthesis.KL-Cuts. 2009. (Oficina).

46th DAC University Booth.SwitchCraft. 2009. (Outra).

DAC 2009 - 46th Design Automation Conference. 2009. (Congresso).

SIM2009 - XXV Seminário Sul de Microeletrônica. 2009. (Seminário).

X Escola de Microeletrônica - Emicro 2009. 2009. (Outra).

Young Faculty Workshop. 2009. (Oficina).

Chip in the Pampa - SBCCI 2008. 2008. (Simpósio).

Chip on the Montains - SBCCI 2006.Fast Disjoint Transistor Networks from BDDs. 2006. (Simpósio).

SIM 2006 - XXI Simpósio Sul de Microeletrônica.Library-Less Technology Mapping based on DAGs. 2006. (Simpósio).

VIII Escola de Micro eletrônica - Emicro 2006. 2006. (Outra).

42nd DAC University Booth.LAGARTO (LAyout GenerAtoR TOols). 2005. (Outra).

DAC 2005 - 42nd Design Automation Conference. 2005. (Congresso).

GLSVLSI 2005 - 15th ACM Great Lakes Symposium on VLSI.A new approach to the use of satisfiability in false path detection. 2005. (Simpósio).

IWLS 2005 - 14th International Workshop on Logic and Synthesis.A new approach to the use of satisfiability in false path detection. 2005. (Oficina).

LATW 2005 - 6TH IEEE Latin-American Test Workshop.A new approach to the use of satisfiability in false path detection. 2005. (Oficina).

Chip in the Sampa - SBCCI 2003, SBMicro, III Fórum de Estudantes. 2003. (Simpósio).

Chip in the Pampa - SBCCI 2002, SBMicro, II Fórum de Estudantes.Testability Properties of BDDs. 2002. (Simpósio).

DAC 2002 - 39th Design Automation Conference. 2002. (Congresso).

IWLS 2002 - 11st International Workshop on Logic and Synthesis. 2002. (Oficina).

SIM 2002 - XVII Seminário de Microeletrônica.A Formal Algorithm for Redundancy Removal. 2002. (Seminário).

I Fórum de Estudantes em Microeletrônica.I Fórum de Estudantes em Microeletrônica. 2001. (Encontro).

III Escola de Microeletrônica da SBC - Regional Sul. 2001. (Outra).

SIM 2001 - XVI Seminário de Microeletrônica. 2001. (Seminário).

1º Fórum Internacional de Software Livre 2000. 2000. (Outra).

I Escola de Microeletrônica da SBC - Regional Sul. 1999. (Outra).

SIM 1999 - XIV Seminário de Microeletrônica. 1999. (Seminário).

II Encontro Regional dos Estudantes de Computação. 1998. (Encontro).

Participação em bancas

Aluno: Renato Donizete Peralta

MARQUES, F. S.; DINIZ, C. M.; AZAMBUJA, J. R. F.. Geração de Circuitos a Partir de BDDs: Junção de Funções Booleanas Incompletamente Especificadas. 2022. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Guilherme Barbosa Manske

MARQUES, F. S.RIBAS, R. P.ROSA JR, L. S.. A Fast Approximate Function Generation Technique to ATMR Design. 2022. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Jorge Alberto Ferreira

MARQUES, F. S.; JOHANN, M. O.; CONCEICAO, C. M. O.. Método para Legalização de Circuitos com Células de Altura Múltipla. 2022. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Henrique Caldas Kessler

MARQUES, F. S.; BAMPI, SERGIO; PORTO, M.. Static CMOS Complex Gates: Electrical Investigation on Design Strategies. 2022. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: JEAN ROBERTO ANTUNES

MARQUES, F. S.; PINHO, L. B.; CABREIRA, T. M.. Veículos Aéreos não Tripulados como Sorvedouro Móvel em Redes de Sensores sem Fio: Investigando os Efeitos do Planejamento de Rota na Eficiência da Rede. 2021. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Cleber da Silva Peter

MARQUES, F. S.; ZIMPECK, A. L.; YAMIN, A. C.. SOTARU: Uma Abordagem Baseada em Blockchain de Consórcio para Atualização Remota de Firmware no Cenário da IoT. 2021. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Universidade Católica de Pelotas.

Aluno: Marcel Moscarelli Correa

DINIZ, C. M.; CORREA, G.;MARQUES, F. S.. EXPLORAÇÃO NO ESPAÇO DE PROJETO DA PREDIÇÃO INTRAQUADRO DO PADRÃO HEVC DE CODIFICAÇÃO DE VÍDEOS. 2017. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Lisandro Luiz da Silva

RUTZIG, M.B.; ZATT, B.;MARQUES, F. S.. Exploração de Arquiteturas de Memórias Híbridas para Sistemas Embarcados utilizando Memórias Não Voláteis. 2017. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Alian Moreira Engroff

MARQUES, F. S.; RUSSI, J. L.; GHISSONI, S.. ASIPAMPIUM: UMA FERRAMENTA DE DESENVOLVIMENTO AUTOMÁTICO DE PROCESSADORES DE APLICAÇÃO ESPECÍFICA. 2017. Dissertação (Mestrado em ENGENHARIA ELÉTRICA) - Universidade Federal do Pampa.

Aluno: Wagner Ishizaka Penny

DINIZ, C.M.;MARQUES, F. S.MATTOS, J.C.B.. Controlador Dinámico de Energia para o Codificador HEVC Baseado em Frentes de Pareti. 2016. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Lizandro de Souza Oliveira

RUTZIG, M.B.;MARQUES, F. S.; SOARES, R. I.. Estudo e avaliação de arquiteturas de processadores embarcados quanto ao uso de memória. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Henrique Avila Vianna

MARQUES, F. S.MATTOS, J.C.B.; BAMPI, S.. Desenvolvimento de Hardware para a Transformada Rotacional 8x8 com o Foco na Codificação de Videos Digitais de Altíssima Resolução. 2012. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Maicon Schneider Cardoso

ZATT, B.; NACIF, J. A. M.;Butzen, P.F.MARQUES, F. S.. Cell Implementation Through Boolean Satisfiability for Conventional and Emerging Technologies. 2022. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Joao Luis Marins

MARQUES, F. S.; TODT, E.; BRITO, A. V.. A Closed-Form Energy Model for Quadcopters Based on the Dynamic of the Movement Applied to Calculate Wind Parameters and to Extend Flight Time During Search and Patrol. 2020. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Fabrício Neitzke Ferreira

MARQUES, F. S.; ASCONAVIETA, P. H.; SOUZA, A.. SiSPODi: Integrando Medição, Geração e Inferência dos Perfis de Infusão Intravenosa. 2020. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Tauã Milech Cabreira

MARQUES, F. S.; BRITO, A. V.; WEHRMEISTER, M. A.. Energy-aware Coverage Path Planning for Unmanned Aerial Vehicles. 2019. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Calebe Micael de Oliveira Conceição

MARQUES, F. S.; JOHANN, M. O.; JACOBI, R. P.. Minimizing Transistor Count in Transistor Networks. 2019. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Augusto Neutzling Silva

JOHANN, M. O.;MARQUES, F. S.; FERREIRA, R. S.. Threshold Logic Technology Mapping for Emerging Nanotechnologies. 2017. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Caio Graco Prates Alegretti

MARQUES, F. S.LIMA, F.; GUNTZEL, J.L.A.. Analytical Logical Effort Formulation for Local Sizing. 2013. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Paulo de Almeida Afonso

MARQUES, F. S.; AQUINO JUNIOR, P. T.; FERREIRA JR., P. R.. Um sistema Baseado em Aprendizado por Reforço Profundo e Visão Computacional para Prevenção de Colisões durante a Navegação Autônoma de Robôs Móveis em Ambientes Internos Lotados. 2022. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Rafael B

MARQUES, F. S.; FRANCO, D. T.. Schivittz. Uma Revisão Sobre a Confiabilidade de Circuitos Integrados usando Matrizes de Transferência Probabilística. 2019. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Rafael dos Santos Ferreira

MARQUES, F. S.; PORTO, M. S.; DINIZ, C.M.. Operadores Matemáticos Imprecisos Aplicados na Codificação de Vídeo. 2019. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: RAFAEL BUDIM SCHVITTZ

MARQUES, F. S.; CAMARGO, V. V. A.; FRANCO, D. T.. Avaliação de confiabilidade considerando falhas transientes do tipo Single Event Transient. 2019. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Joao Luis Marins

MARQUES, F. S.; NASCIMENTO, T. P.; TODT, E.. A Closed-Form Energy Model for Quadcopters Based on the Dynamic of the Movement Applied to Calculate Wind Velocity and Direction. 2019. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Calebe Micael de Oliveira Conceição

JOHANN, M. O.;MARQUES, F. S.; JACOBI, R. P.. Minimizing Transistor Count in Transistor Networks. 2018. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rafael B

MARQUES, F. S.; FRANCO, D. T.. Schvittz. Uma Revisão Sobre a Confiabilidade de Circuitos Integrados usando Matrizes de Transferência Probabilística. 2018. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Joao Luis Marins

MARQUES, F. S.; ARAUJO, R. M.. Revisão sobre Localização e Mapeamento Simultâneos com Sensores Visuais (SLAM Visual). 2018. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Glênio do Couto Pinto Junior

NOGUEIRA, V. M. R.; MACIEL, A. L. S.;MARQUES, F. S.; VECHIA, R. S. D.. Políticas Públicas de Estímulo à Inovação: Estudo sobre a geração de impacto social na Conectar - Incubadora de Base Tecnológica da Universidade Federal de Pelotas / RS. 2017. Exame de qualificação (Doutorando em Política Social) - Universidade Católica de Pelotas.

Aluno: Tauã Milech Cabreira

ARAÚJO, Ricardo Matsumura de;MARQUES, F. S.. Revisão sobre Planejamento de Caminhos para Cobertura com Veículos Áereos Não Tripulados. 2017. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Fabrício Neitzke Ferreira

MARQUES, F. S.; SOUZA, A.. Alertas em Equipamentos Eletromédicos Intravenosos: Revisando Conceitos e Projetos. 2017. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Augusto Neutzling Silva

JOHANN, M. O.;MARQUES, F. S.; FERREIRA, R. S.. Logic Synthesis for Emerging Nanotechnologies. 2017.

Aluno: Glênio do Couto Pinto Junior

MARQUES, F. S.. POLÍTICAS PÚBLICAS DE ESTÍMULO À INOVAÇÃO: UM ESTUDO SOBRE A APLICABILIDADE DE FERRAMENTAS DE AVALIAÇÃO DO IMPACTO SOCIAL. 2017. Exame de qualificação (Doutorando em Política Social) - Universidade Católica de Pelotas.

Aluno: Caio Graco Prates Alegretti

BAMPI, S.; WIRTH, G.;MARQUES, F. S.. Dimensionamento de Portas Lógicas para Otimizações Locais Baseadas em Células. 2011. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Felipe Frantz Zanini

MARQUES, F. S.; SOARES, R. I.. Redes de Sensores sem Fio: Modelagem e simulação de uma RSSF para aplicação no manejo de pragas. 2021. Exame de qualificação (Mestrando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Cleber da Silva Peter

MARQUES, F. S.; ZIMPECK, A. L.. SOTARU: Uma Abordagem Baseada em Blockchain de Consórcio para Atualização Remota de Firmware no Cenário da IoT. 2021. Exame de qualificação (Mestrando em Engenharia Eletrônica e Computação) - Universidade Católica de Pelotas.

Aluno: Adriano K

DUBOIS, A. R.;MARQUES, F. S.; PILLA, M.. Maron. Explorando as Possibilidades de Otimizac¸ao da Simulac¸ ? ao de Algoritmos ? Quanticos no VPE-qGM. 2012. Exame de qualificação (Mestrando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Ricardo Garcia Jeske

MATTOS, J.C.B.; PORTO, M.;MARQUES, F. S.. Hardware de Baixo Custo e Elevada Taxa de Processamento para as Transformadas DCT do Novo Padrão de Codificação de Vídeos HEVC. 2012. Exame de qualificação (Mestrando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Henrique Ávila Viana

MATTOS, J.C.B.MARQUES, F. S.. PROJETO DE HARDWARE PARA A TRANSFORMADA ROTACIONAL DO PADRÃO EMERGENTE DE CODIFICAÇÃO DE VÍDEO HEVC. 2012. Exame de qualificação (Mestrando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Renan Sousa Vidal

MARQUES, F. S.FERREIRA JÚNIOR, Paulo Roberto; COLLARES, G. L.. DESENVOLVIMENTO DA PLATAFORMA SIIRH (SISTEMA DE INFORMAÇÕES INTEGRADAS DE RECURSOS HÍDRICOS) PARA MONITORAMENTO HIDROMETEOROLÓGICO E DE QUALIDADE DA ÁGUA DA BACIA DA LAGOA MIRIM. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia Hídrica) - Universidade Federal de Pelotas.

Aluno: Yuri Silva Vaz

MARQUES, F. S.; SOARES, R. I.. Avaliação de Desempenho e Consumo Energético de Algoritmos Criptográficos para Aplicações IoT em Plataformas Arduino. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Yuri Silva Vaz

MARQUES, F. S.; SOARES, R. I.;MATTOS, J.C.B.; OLIVEIRA, F. L.. Avaliação de Desempenho e Consumo Energético de Algoritmos Criptográficos para Aplicações IoT em Plataformas Arduino. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Matheus Ropke Neiverth

MARQUES, F. S.; TAVARES, T. A.. Solução para o acompanhamento miccional e intestinal de pacientes do Ambulatório de Pediatria da UFPel. 2020. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Ítalo Nolasco Ramos

MARQUES, F. S.; MARQUES, M. R. S.. Desenvolvimento de uma Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos utilizando QR Code em Dispositivos Móveis. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Matheus Santos Gelsdorf

MARQUES, F. S.; SOARES, R. I.. Desenvolvimento de um Protótipo para a Automatização do Acesso ao Restaurante Universitário da Universidade Federal de Pelotas. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Felipe Camargo Gruendemann

MARQUES, F. S.AGOSTINI, L. V.. Uma Proposta de Identificação de Comportamentos em Sistemas de Infusão Intravenosa Utilizando Aprendizado Profundo. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Guilherme Wollmann de Oliveira

MARQUES, F. S.; SOARES, R. I.. Ferramenta de Baixo Custo para o Monitoramento dos Níveis de Ruído em Canteiros de Obra. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Taís da Silva da Silva

MARQUES, F. S.; PRIMO, T. T.. Flexibilidade de Serviço de Beleza Feminina. 2019. Trabalho de Conclusão de Curso (Graduação em Administração) - Universidade Federal de Pelotas.

Aluno: Kristofer Kappel

BRISOLARA, L. B.;MARQUES, F. S.. Análise de Uma Extensão do Algoritmo NC-Drone Utilizando Uma Abordagem Baseada em Wathershed. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Franklin Model

MARQUES, F. S.DA ROSA JUNIOR, L. S.. Análise dos impactos de variabilidade e degradação de transistores em conversores CC-CC integrados para aplicações em IoT. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Nurian Maria Oliveira de Azambuja

MARQUES, F. S.; SANTOS, E. G.. O papel das incubadoras para o desenvolvimento de empresas: Um estudo de caso na cidade de Pelotas/RS. 2018. Trabalho de Conclusão de Curso (Graduação em Administração) - Universidade Federal de Pelotas.

Aluno: JEAN ROBERTO ANTUNES

FERREIRA JÚNIOR, Paulo RobertoMARQUES, F. S.; BRISOLARA, L. B.. Avaliação do Impacto do uso de Frameworks Multiplataforma na Eficiência de Aplicativos Móveis para plataforma Android. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Matheus Leitske Pinto

ZATT, B.;MARQUES, F. S.; TAVARES, M.. Desenvolvimento de Controle para Equipamento Eletromédico utilizando Sistema Operacional de Tempo Real. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Viola Nicola

MARQUES, F. S.DA ROSA JUNIOR, L. S.. Estudo de Caso da Implementação de um Sistema Reconfigurável utilizando o Processador ARM. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Marco Beckmann

FERREIRA JÚNIOR, Paulo RobertoMARQUES, F.MATTOS, J.C.B.. Avaliação das Boas Práticas de Codificação para Plataforma Android. 2012. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Moisés Dorneles da Silveira

MARQUES, F. S.; ARAÚJO, Ricardo Matsumura de; CAVALHEIRO, G. G. H.. Exploração de Técnicas de Realidade Aumentada na Interatividade de Jogos Educacionais. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

MARQUES, F. S.; PORTO, M.; PILLA, M.. Arquitetura de hardware para estimação de movimento e de disparidade baseada en reuso de dados para codificação de videos de múltiplas vistas. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Diogo Bonoto Salaberri

AGUIAR, M.S.;MARQUES, F. S.; LORETO, A.B.. Desenvolvimento de aplicações embarcadas com Android. 2011. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Estevan Vedovelli

MARQUES, F. S.; JOHANN, M. O.;REIS, A. I.. Otimização de Interconexões através de Posicionamento e Síntese Lógica. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Leonardo Osório Pelisoli

MARQUES, F. S.CARRO, L.; JOHANN, M. O.. Síntese Física em Hardware de Circuitos Reprogramaveis. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Maurício Saraiva Carraro

MARQUES, F. S.; JOHANN, M. O.;RIBAS, R. P.REIS, A. I.. Mapeamento Tecnológico para Bibliotecas Pré-Projetadas. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

MATTOS, J.C.B.; SOARES, R. I.;MARQUES, F. S.. ENGENHARIA DA COMPUTAÇÃO (ANÁLISE DE CIRCUITOS E ELETRÔNICA BÁSICA). 2012. Universidade Federal de Pelotas.

MARQUES, F. S.. 29th South Symposium on Microelectronics (Membro do Comitê de Programa). 2014. Universidade Federal do Pampa.

MARQUES, F. S.. 28th South Symposium on Microelectronics (Membro do Comitê de Programa). 2013. Universidade Federal do Rio Grande do Sul.

MARQUES, F. S.. 27th South Symposium on Microelectronics (Membro do Comitê de Programa). 2012. Universidade Regional do Noroeste do Estado do Rio Grande do Sul.

MARQUES, F. S.. 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms (Membro do Comitê de Programa). 2011. Politecnico di Milano.

MARQUES, F. S.. 26th South Symposium on Microelectronics (Membro do Comitê de Programa). 2011. Universidade Feevale.

MARQUES, F. S.; COMBA, J. L. D.;LIMA, F.. XXI Salão de Iniciação Científica. 2009. Universidade Federal do Rio Grande do Sul.

MARQUES, F. S.. 24th South Symposium on Microelectronics (Membro do Comitê de Programa). 2009. Universidade Federal de Pelotas.

MARQUES, F. S.. XXIII South Symposium on Microelectronics (Membro do Comitê de Programa). 2008. Universidade Federal do Rio Grande do Sul.

MARQUES, F. S.. Prêmio Nangate Melhor TC 2006/I. 2006. Nangate do Brasil Tecnologia em Microeletrônica S/A.

Orientou

Mathaus Corrêa Huber

Segmentação e Classificação de Imagens de Satélite com Modelos Especializados para Análise de Sinais de Rádio: Uma Abordagem com Ensembles; Início: 2024; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Giuliana Oliveira de Mattos Leon

Sistemas Embarcados para Monitoramento Agrícola: Avaliação de Redes Neurais Convolucionais na Detecção de Insetos Praga; Início: 2023; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Vinícius Alves Hax

A definir; Início: 2022; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Samuel Santos Troina

Desenvolvimento de Modelos Preditivos para Estimativa da Atenuação da Propagação de Sinais de Rádio Frequência; Início: 2021; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Orientador);

Henrique Matthes

Desenvolvimento de Dispositivos IoT para Agricultura de Precisão; Início: 2025; Iniciação científica (Graduando em Engenharia Eletrônica) - Universidade Federal de Pelotas; (Orientador);

Marcus Vinicius Hernandes Rodrigues Schebek

Otimizações na plataforma IoT "nosconectados; com"; Início: 2024; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; (Orientador);

Henrique Bierhals Tietz

Desenvolvimento de Armadilhas Automatizadas para o Monitoramento de Pragas em Lavouras; Início: 2023; Iniciação científica (Graduando em Engenharia Eletrônica) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; (Orientador);

VITOR GONÇALVES DE LIMA

Balanced Secure Triple Track Logic: Proposta de uma nova topologia segura contra ataques DPA e DEMA utilizando técnicas de uniformização de consumo; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Felipe de Souza Marques;

Maicon Schneider Cardoso

Posicionamento e Roteamento de Redes de Transistores Não-Série-Paralelo; 2017; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Felipe de Souza Marques;

Paulo Moncks

Auto-ajuste de Sensores Capacitivos: Uma abordagem Explorando Técnicas de Aprendizado de Máquina Aplicada; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Felipe de Souza Marques;

João Júnior da Silva Machado

Mapeamento Tecnológico Baseado em Portas Majoritárias Utilizando a Estrutura de Dados MIG na Ferramenta FlexMap; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Felipe de Souza Marques;

Matheus Garcia Nachtigall

Têmpera Simulada aplicada no Mapeamento Tecnológico de FPGAs baseadas em LUTs; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Felipe de Souza Marques;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2014; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Renato Souza de Souza

Geração de Redes de Transistores Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2014; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Coorientador: Felipe de Souza Marques;

Julio Saraçol Domingues Júnior

Análise e Desenvolvimento de Novas Abordagens para Mapeamento Tecnológico a partir da Ferramenta FlexMap; 2013; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Vinicius Neves Possani

Otimização do Projeto dos Circuitos Digitais Utilizando Técnicas de Construção de Células Lógicas Eficientes; 2013; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Felipe de Souza Marques;

Melissa de Souza Rabassa Colvara

Implementação de portas lógicas no nível de transistores para a construção de circuitos digitais de baixo consumo; 2011; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Felipe de Souza Marques;

Maicon Schneider Cardoso

Cell Implementation Through Boolean Satisfiability for Conventional and Emerging Technologies; 2022; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Felipe de Souza Marques;

Julio Saraçol Domingues Júnior

Uma Metodologia de Síntese Automática com o Foco na Tecnologia Quantum-Cellular-Automata; 2021; Tese (Doutorado em Programa de Pró-Graduação em Computação) - Universidade Federal de Pelotas, ; Orientador: Felipe de Souza Marques;

Paulo Ricardo Barbieri Dutra Lima

Desenvolvimento de Modelos Preditivos para Estimar Nível de Água em Barragens; 2020; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Felipe de Souza Marques;

Stephano Machado Moreira Gonçalves

SmartDR - Ferramenta para Roteamento Detalhado em Circuitos VLSI; 2016; Tese (Doutorado em Programa de Pró-Graduação em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Felipe de Souza Marques;

Rafael Rutz Dos Santos

Extensão da Plataforma Eboracun para Atilização de Modelos mais Precisos para Propagação de Sinais RF; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Andrei Ali Odes Bubolz

Implementação de Um Método de Posicionamento de Transistores Baseado em Satisfatibilidade Booleana na Ferramenta ASTRAN; 2018; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Regis Zanandrea

DESENVOLVIMENTO DE UMA ADAPTAÇÃO DO ALGORITMO ST-ROUTER PARA GRADE COM CUSTOS DISTINTOS; 2016; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Rafael Silveira

Desenvolvimento de uma Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos Utilizando Identificação e Comunicação por Radiofrequência; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

João Júnior da Silva Machado

DESENVOLVIMENTO DE UM ALGORITMO PARA ASSINATURA DE CÉLULAS NA FERRAMENTA FLEXMAP; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Stephano Machado Moreira Gonçalves

Algoritmos de Posicionamento e Roteamento para Visualização de Circuitos Digitais; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Renato Souza de Souza

Estilo Lógico Mux-Based Visando a Construção de Sistemas Digitais Seguros Imunes a DPA; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Maicon Schneider Cardoso

Posicionamento e Roteamento de Redes de Transistores Não-Série-Paralelo; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Julio Saraçol Domingues Júnior

Desenvolvimento de um Fluxo Genérico para Mapeamento Tecnológico; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Vinicius Neves Possani

GERAÇÃO AUTOMÁTICA DE REDES DE TRANSISTORES OTIMIZADAS PARA A TECNOLOGIA CMOS; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Andrws Aires Vieira

Geração de Código e Avaliação de Diferentes Paradigmas de Projeto de Algoritmos para Aplicações Android; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Bruno Baneiro Hecktheuer

Desenvolvimento e Aplicação de Novas Tecnologias no Ensino de Matemática; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Vinicius Avila Eichenberg

Desenvolvimento de Sistemas Embarcados Aplicados ao Manejo Integrado de Pragas; 2022; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Andressa Moreira Cabana

Ensaios em Campo para Validação de Sistemas de Hardware e Software Aplicados ao Manejo Integrado de Pragas; 2022; Iniciação Científica; (Graduando em Agronomia) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

Bruno Volcan

Desenvolvimento de uma Plataforma para Monitoramento de Dados para o Manejo Integrado de Pragas; 2021; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

Laura Quevedo Jurgina

Avaliação da Interação Humano Computador utilizando a Ferramenta LogicFlow; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Júlio César Roloff Peres

Protótipo do Hardware para Plataforma de Comunicação para Redes de Sensores Sem Fio Aplicadas à Agricultura; 2020; Iniciação Científica; (Graduando em Engenharia Eletrônica) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

João Arthur da Rosa

Software Embarcado para o Controle da Plataforma de Comunicação e Estações Meteorológicas; 2020; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

RICARDO PADILHA

Plataforma Web para Monitoramento de RSSF; 2020; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Andrei Ali Odes Bubolz

Uma metodologia de posicionamento de transistores baseada no uso de resolvedores SAT; 2017; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

Renata Junges

Aplicação para especificação de modelos de redes de sensores (Bolsista do PET - Computação); 2015; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Diogo Dalpian dos Santos

Desenvolvimento de um Método para Mapeamento de Autômatos Celulares Quânticos para Implementação de Circuitos Digitais; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

André Felipe Silva

Desenvolvimento de um Simulador Logico para Aplicação no Ensino e no Projeto de Sistemas Eletrônicos Digitais; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

João Júnior da Silva Machado

Estudo e Desenvolvimento de Métodos para Mapeamento Tecnológico em um Fluxo Genérico de Mapeamento para Circuitos Eletrônicos; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Andrws Aires Vieira

Avaliação de Desempenho, Potência e Consumo de Energia de diferentes Paradigmas de Projeto de Algoritmos para Aplicações Android; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Felipe de Souza Marques;

Vítor Lima

Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Lucas P

Cavalini; Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico; 2012; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Stephano Machado Moreira Gonçalves

Implementação de uma Ferramenta para Aplicação no Ensino e no Projeto de Sistemas Eletrônicos Digitais ; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Julio Saraçol Domingues Júnior

Estudo e Desenvolvimento de Métodos para Mapeamento Tecnológico em um Fluxo Genérico de Mapeamento para Circuitos Eletrônicos; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Douglas Detoni

Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia; 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Stephano Machado Moreira Gonçalves

Desenvolvimento de um Processador de Mídias Dedicado ao Sistema Brasileiro de TV Digital; 2011; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Felipe de Souza Marques;

Julio Saraçol Domingues Júnior

Geração Automatizada e Avaliação de Desempenho de Redes de Transistores; 2010; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

Renato Souza de Souza

Desenvolvimento e Implementação de uma Ferramenta para Automatização da Geração de Circuitos Digitais Combinacionais; 2010; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Felipe de Souza Marques;

Ezequiel Molina Schnorr

Integração de uma Rede Sensores para Dados Metereológicos; 2020; Orientação de outra natureza; (Engenharia Eletrônica) - Universidade Federal de Pelotas; Orientador: Felipe de Souza Marques;

Daniel Santin Debastiani

Programa de Educação Tutorial (PET); 2011; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Felipe de Souza Marques;

Produções bibliográficas

PETER, CLEBER S. ; PENNING, LUCAS ; ZIMPECK, ALEXANDRA ; MARQUES, FELIPE ; YAMIN, ADENAUER . An Approach to Remote Update Embedded Systems in the Internet of Things. JOURNAL OF INTERNET SERVICES AND APPLICATIONS , v. 14, p. 151-159, 2023.
MONCKS, P.C.S. ; CORRÊA, É.K. ; L. C. GUIDONI, L. ; MONCKS, R.B. ; CORRÊA, L.B. ; LUCIA JR, T. ; ARAUJO, R.M. ; YAMIN, A.C. ; MARQUES, F.S. . Moisture content monitoring in industrial-scale composting systems using low-cost sensor-based machine learning techniques. BIORESOURCE TECHNOLOGY , v. 359, p. 127456, 2022.
JUNIOR, JULIO SARACOL DOMINGUES ; DA ROSA JUNIOR, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Migortho: A DESIGN AUTOMATION FLOW FOR QCA CIRCUITS. IEEE Design & Test , v. 1, p. 1-1, 2021.
GONÇALVES, STÈPHANO M. M. ; ROSA JR, LEOMAR S. DA ; MARQUES, FELIPE S. . SmartDR. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS , v. 26, p. 1-38, 2020.
VALDUGA, VINICIUS ; COSTA, EDUARDO ; MARQUES, FELIPE ; ROCHA, LEANDRO MATEUS GIACOMINI ; LIMA, VITOR GONÇALVES ; WUERDIG, RODRIGO ; BAMPI, SERGIO ; PAIM, GUILHERME ; JÚNIOR, LEOMAR DA ROSA ; SOARES, RAFAEL . Enhancing Side Channel Attack-Resistance of the STTL Combining Multi-Vt Transistors with Capacitance and Current Paths Counterbalancing. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 15, p. 1-11, 2020.
GONCALVES, STEPHANO M. M. ; ROSA, LEOMAR S. ; MARQUES, FELIPE S. . DRAPS: A Design Rule Aware Path Search Algorithm for Detailed Routing. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 1, p. 1-1, 2019.
JURGINA, L. Q. ; CORREA, D. S. ; STANIECKI, G. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . O legado didático da convergência de interface tangível com realidade aumentada no magistério de cartografia tridimensional. REVISTA COMING - COMMUNICATIONS AND INNOVATIONS GAZETTE , v. 4, p. 11-20, 2019.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; BUBOLZ, ANDREI A. O. ; MOREIRA, MATHEUS T. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Libra: an Automatic Design Methodology for CMOS Complex Gates. IEEE Transactions on Circuits and Systems II: Express Briefs , v. 1, p. 1-1, 2018.
SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, B. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos Utilizando Identificação e Comunicação por Radiofrequência. Revista ComInG - Communications and Innovations Gazette , v. 2, p. 55-69, 2017.
POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; MARQUES, F. S. . Graph-Based Transistor Network Generation Method for Supergate Design. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS , v. 24, p. 692-705, 2016.
POSSANI, VINICIUS N. ; REIS, ANDRE INACIO ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR SOARES . Transistor Count Optimization in IG FinFET Network Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2016.
GONÇALVES, J. L ; TROJAHN, T. H. ; MARQUES, F. S. ; AGOSTINI, L. V. ; DA ROSA JUNIOR, L. S. . Implementation and Performance Evaluation of a Media Decoder with Hardware Acceleration Support Targeting High Definition Streams in the SBTVD Ginga Middleware. J INTERNET TECHNOL , v. 14, p. 273-280, 2013.
POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Optimizing Transistor Networks Using a Graph-Based Technique. Analog Integrated Circuits and Signal Processing , v. 73, p. 841-850, 2012.
POSSANI, V. N. ; SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Geração de Redes de Transistores Otimizadas Utilizando uma Abordagem Baseada em Grafos. Revista Eletrônica de Iniciação Científica , v. 11, p. 1-19, 2011.
SILVEIRA, R. ; PICCOLI, A. ; MODEL, E. F. ; CORREA, D. S. ; ZATT, B. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Solução para o Registro de Presenças e Controle de Acesso em Eventos Acadêmicos Utilizando Identificação e comunicação por Radiofrequência. In: Giovani Rubert Librelotto. (Org.). Communications and Innovations Gazette. 3ed.: CreateSpace Independent Publishing Platform, 2018, v. 3, p. 70-88.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Novo Algoritmo de Roteamento de Propósito Geral. In: Pró-Reitoria de Pesquisa e Pós-Graduação. (Org.). Trabalhos Premiados XXIII Congresso de Iniciação Científica e XVI Encontro de Pós-Graduação UFPel. 1ed.Pelotas: Editora e Gráfica da UFPel, 2016, v. 1, p. 149-163.
MARQUES, F. S. ; MARTINELLO JR, O. ; ROSA JR, L. S. ; RIBAS, R. P. ; REIS, A. I. . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: J. Mattos, L. Rosa Jr., M. Pilla. (Org.). Desafios e Avanços em Computação: o Estato da Arte. Pelotas: Editora e Gráfica Universitária, 2009, v. , p. 177-195.
TROINA, SAMUEL SANTOS ; CANABARRO, MAIQUEL DOS SANTOS ; DE SOUZA MARQUES, FELIPE . Low-Code Microcontroller Programming: A Case Study with LoRa WAN Technology. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. p. 1.
TROINA, SAMUEL S. ; CANABARRO, MAIQUEL S. ; MARQUES, FELIPE S. . Evaluating Path Loss Models in Heterogeneous Environments: A Land Cover Segmentation Approach. In: Simpósio Brasileiro de Redes de Computadores e Sistemas Distribuídos, 2025, Brasil. Anais do XLIII Simpósio Brasileiro de Redes de Computadores e Sistemas Distribuídos (SBRC 2025), 2025. v. 1. p. 588.
LIMA, PAULO RICARDO B. DUTRA ; MARQUES, FELIPE ; ORTH, SABRINA . Predição do nível de água utilizando os modelos ARIMA e Random Forest: Um Estudo de Caso da Barragem Eclusa do São Gonçalo. In: Seminário Integrado de Software e Hardware, 2023, Brasil. Anais do L Seminário Integrado de Software e Hardware (SEMISH 2023), 2023. v. 1. p. 24-35.
PETER, CLEBER S. ; PENNING, LUCAS ; ZIMPECK, ALEXANDRA ; MARQUES, FELIPE ; YAMIN, ADENAUER . Uma Abordagem para Atualização Remota de Embarcados na Internet das Coisas. In: Simpósio Brasileiro de Computação Ubíqua e Pervasiva, 2022, Brasil. Anais do XIV Simpósio Brasileiro de Computação Ubíqua e Pervasiva (SBCUP 2022). v. 1. p. 91-100.
PETER, CLEBER S. ; PENNING, LUCAS ; ZIMPECK, ALEXANDRA ; MARQUES, FELIPE ; BARBOSA, JORGE ; YAMIN, ADENAUER . SOTARU: Abordagem Baseada em Blockchain de Consórcio para Atualização Remota de Firmware no Cenário da IoT. In: Seminário Integrado de Software e Hardware, 2022, Brasil. Anais do XLIX Seminário Integrado de Software e Hardware (SEMISH 2022). Porto Alegre: Sociedade Brasileira de Computação, 2022. v. 1. p. 116-127.
DOMINGUES, JULIO SARACOL ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . A Straightforward Methodology for QCA Circuits Design. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020. v. 1. p. 1-4.
CARDOSO, MAICON ; BUBOLZ, ANDREI ; CORTADELLA, JORDI ; ROSA, LEOMAR ; MARQUES, FELIPE . Transistor Placement for Automatic Cell Synthesis through Boolean Satisfiability. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Sevilla. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020. v. 1. p. 1-6.
JURGINA, L. Q. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow: Uma Ferramenta Para o Auxílio de Ensino-aprendizagem de Circuitos Digitais. In: XXXI SIMPÓSIO BRASILEIRO DE INFORMÁTICA NA EDUCAÇÃO (SBIE), 2020, Natal. 2020: ANAIS DO XXXI SIMPÓSIO BRASILEIRO DE INFORMÁTICA NA EDUCAÇÃO. Porto Alegre: SBC Open Lib, 2020. v. 1. p. 322-331.
GONCALVES, STEPHANO M. M. ; DA ROSA, LEOMAR S. ; DE S. MARQUES, FELIPE . An Improved Heuristic Function for A∗-Based Path Search in Detailed Routing. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. v. 1. p. 1-4.
LIMA, VITOR G. ; PAIM, GUILHERME ; ROCHA, LEANDRO M. G ; DA ROSA, LEOMAR ; MARQUES, FELIPE ; DA COSTA, EDUARDO A. C. ; CAMARGO, VINICIUS ; SOARES, RAFAEL ; BAMPI, SERGIO . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-V <sub>t</sub> Transistors with Current and Capacitance Balancing. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. v. 1. p. 1-4.
CARDOSO, M. S. ; SMANIOTTO, GUSTAVO H. ; BUBOLZ, ANDREI A. O. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Area-Aware Design of Static CMOS Complex Gates. In: 16th IEEE Northeast Workshop on Circuits and Systems (NEWCAS), 2018, Montreal. 16th IEEE Northeast Workshop on Circuits and Systems (NEWCAS), 2018. v. 1. p. 1-6.
GONCALVES, STEPHANO M. M. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . A New Technique Using Tunnel Shape Information to Improve Path Search in Detailed Routing. In: 16th IEEE Northeast Workshop on Circuits and Systems (NEWCAS), 2018, Montreal. 16th IEEE Northeast Workshop on Circuits and Systems (NEWCAS), 2018. v. 1. p. 1-6.
BUBOLZ, ANDREI A. O. ; SMANIOTTO, GUSTAVO H. ; DA ROSA JUNIOR, L. S. ; CARDOSO, M. S. ; MARQUES, F. S. . Implementation of a Transistor Placement Method Based on Boolean Satisfiability into ASTRAN CAD Tool. In: Microelectronics Students Forum (SFORUM), 2018, Bento Gonçalves. Microelectronics Students Forum (SFORUM), 2018. v. 1. p. 1-4.
SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . Post-processing of supergate networks aiming cell layout optimization. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-4.
GONCALVES, STEPHANO M. M. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . A survey of path search algorithms for VLSI detailed routing. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-4.
SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; MOREIRA, MATHEUS ; MARQUES, FELIPE ; DA ROSA, LEOMAR . A post-processing methodology to improve the automatic design of CMOS gates at layout-level. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 42-45.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. DA S. ; MOREIRA, MATHEUS T. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Transistor placement strategies for non-series-parallel cells. In: 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017, Boston. 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017. v. 1. p. 523-526.
NACHTIGALL, MATHEUS ; FERREIRA, PAULO ; MARQUES, FELIPE . Simulated Annealing Applied to LUT-Based FPGA Technology Mapping. In: 2017 Sixteenth Mexican International Conference on Artificial Intelligence (MICAI), 2017, Ensenada. 2017 Sixteenth Mexican International Conference on Artificial Intelligence (MICAI), 2017. p. 23.
CARDOSO, MAICON SCHNEIDER ; ZANANDREA, REGIS ; DE SOUZA, RENATO SOUZA ; DA SILVA MACHADO, JOAO JUNIOR ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Topological characteristics of logic networks generated by a graph-based methodology. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 343-4.
SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. S. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Optimizing cell area by applying an alternative transistor folding technique in an open source physical synthesis CAD tool. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 355-4.
CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; ZANANDREA, REGIS ; DE SOUZA, RENATO S. ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Physical design of supergate cells aiming geometrical optimizations. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016. v. 1. p. 1-4.
SMANIOTTO, GUSTAVO H. ; MOREIRA, MATHEUS T. ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Toward better layout design in ASTRAN CAD tool by using an efficient transistor folding. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016. v. 1. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Iterative Mapping Approach Using Simulated Annealing Technique on FlexMap Tool. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. Proceedings of 30th South Symposium on Microelectronics (SIM), 2015. v. 1. p. 1-4.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Non-Series-Parallel Cells Concerning Area and Wirelength Aspects. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. Proceedings of 30th South Symposium on Microelectronics (SIM), 2015. v. 1. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER, A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Implementing Transistor Folding Technique in ASTRAN CAD Tool. In: 30th South Symposium on Microelectronics (SIM), 2015, Santa Maria. Proceedings of 30th South Symposium on Microelectronics (SIM), 2015. v. 1. p. 1-4.
CARDOSO, MAICON SCHNEIDER ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . Evaluating Geometric Aspects of Non-Series-Parallel Cells. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15, 2015. p. 1.
MARTINS, M.G.A. ; CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-based Logic Synthesis Method for Nanometric Technologies. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco, CA. Proceedings of 23rd International Workshop on Logic & Synthesis, 2014. v. 1. p. 1-8.
POSSANI, V. N. ; RIBAS, R. P. ; REIS, A. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . New challenges on Independent Gate FinFET Transistor Network Generation. In: 23rd International Workshop on Logic & Synthesis (IWLS), 2014, San Francisco, CA. proceedings of 23rd International Workshop on Logic & Synthesis, 2014. v. 1. p. 1-8.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Physical Synthesis for Non-Complementary-Series-Parallel Transistor Arrangements. In: 29th South Symposium on Microelectronics (SIM), 2014, Alegrete. Proceedings of 29th South Symposium on Microelectronics, 2014. p. 1-4.
GONCALVES, STEPHANO MACHADO MOREIRA ; DA ROSA, LEOMAR SOARES ; DE SOUZA MARQUES, FELIPE . A new general purpose line probe routing algorithm. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014. v. 1. p. 658.
POSSANI, VINICIUS N. ; REIS, ANDRÉ I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. . Exploring Independent Gates in FinFET-Based Transistor Network Generation. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14, 2014. v. 1. p. 1-6.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Improving FlexMap Tool to Explore Preprocessing and Post-processing Techniques. In: XIV Microelectronics Students Forum (SFORUM), 2014, Aracajú. Proceedings of the XIV Microelectronics Students Forum (SFORUM), 2014. v. 1. p. 1-4.
MARTINS, M.G.A. ; CALLEGARO, V. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Majority-Based Logic Synthesis Method for Nanometric Technologies. In: 51st Design Automation Conference Work-in-Progress (DACWIP), 2014, San Francisco, CA. DACWIP, 2014. v. 1. p. 1-6.
POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRÉ INÁCIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; DA ROSA JUNIOR, LEOMAR SOARES . Efficient transistor-level design of CMOS gates. In: the 23rd ACM international conference, 2013, Paris. Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI - GLSVLSI '13. New York: ACM Press. p. 191-196.
POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . Transistor-level optimization of CMOS complex gates. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). v. 1. p. 1-4.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A Structural Algorithm to Minimize Switch Count in CMOS Logic Gates. In: 22nd International Workshop on Logic & Synthesis (IWLS), 2013, Austin. Proceedings of 22nd International Workshop on Logic & Synthesis, 2013. v. 1. p. 1-8.
VIEIRA, A. ; BOSIN, C.M. ; AGOSTINI, L. V. ; MARQUES, F. S. ; MATTOS, J.C.B. . Generation and Analysis of Android Benchmarks with Different Algorithm Design Paradigms. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. Proceedings of 28th South Symposium on Microelectronics (SIM), 2013. v. 1. p. 1-4.
DOMINGUES JR., J. S. ; SOUZA, R. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . New Environment for Technology Mapping. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. Proceedings of 28th South Symposium on Microelectronics, 2013. v. 1. p. 1-4.
MARTINS, M.G.A. ; CALLEGARO, V. ; GONÇALVES, S. ; COLVARA, M.S.R ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. . Majority-based Library Generation for QCA, SET and TPL Technologies. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. Proceedings of 28th South Symposium on Microelectronics (SIM), 2013. v. 1. p. 1-4.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . A New Algorithm to Implement Combinational Logic Cells with Reduced Number of Switches. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. Proceedings of 28th South Symposium on Microelectronics, 2013. v. 1. p. 1-1.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . A Tool for Digital Circuit Visualization. In: 28th South Symposium on Microelectronics (SIM), 2013, Porto Alegre. Proceedings of 28th South Symposium on Microelectronics, 2013. v. 1. p. 1-4.
POSSANI, VINICIUS N. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Improving the methodology to build non-series-parallel transistor arrangements. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6.
GONÇALVES, S. ; MARTINS, M.G.A. ; COLVARA, M.S.R ; REIS, A. I. ; RIBAS, R. P. ; ROSA JR, L. S. ; MARQUES, F. S. . Technology Mapping for QCA Devices. In: XXVII Simpósio Sul de Microeletrônica, 2012, Ijuí/São Miguel da Missões. XXVII Simpósio Sul de Microeletrônica, 2012. v. 1. p. 1-4.
POSSANI, V. N. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, F. S. ; ROSA JR, L. S. . NSP Kernel Finder - A Methodology to Find Non-Series-Parallel Arrangements. In: XXVII Simpósio Sul de Microeletrônica, 2012, Ijuí/São Miguel da Missões. XXVII Simpósio Sul de Microeletrônica, 2012. v. 1. p. 1-4.
Souza, R. S. ; DOMINGUES, J. S. ; DETONI, D. ; MARQUES, F. S. ; ROSA JR, L. S. . An Effective Method for Generating Boolean Signatures. In: XXVII Simpósio Sul de Microeletrônica, 2012, Ijuí/São Miguel da Missões. XXVII Simpósio Sul de Microeletrônica, 2012. v. 1. p. 1-4.
DOMINGUES, J. S. ; DETONI, D. ; ROSA JR, L. S. ; MARQUES, F. S. . Exploration of Technology Mapping Flow for QCA Designs. In: XXVII Simpósio Sul de Microeletrônica, 2012, Ijuí/São Miguel da Missões. XXVII Simpósio Sul de Microeletrônica, 2012. v. 1. p. 1-4.
VIEIRA, A. ; DEBASTIANI, D. ; AGOSTINI, L. V. ; MARQUES, F. S. ; MATTOS, J.C.B. . An analysis of power and performance of applications for mobile devices with Android OS. In: XXVII Simpósio Sul de Microeletrônica, 2012, Ijuí/São Miguel da Missões. XXVII Simpósio Sul de Microeletrônica, 2012. v. 1. p. 1-4.
POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6.
POSSANI, V. N. ; SOUZA, R. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - An Efficient Method to Represent Boolean Functions. In: XII Microelectronics Students Forum, 2012, Brasília. Proceedings of the XII Microelectronics Students Forum, 2012. v. 1. p. 1-4.
GONÇALVES, S. ; DOMINGUES JR., J. S. ; COLVARA, M.S.R ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Evaluating Technology Mapping Methods for QCA Devices. In: XII Microelectronics Students Forum, 2012, Brasília. Proceedings of the XII Microelectronics Students Forum, 2012. v. 1. p. 1-4.
VIEIRA, ANDRWS ; DEBASTIANI, DANIEL ; AGOSTINI, LUCIANO ; MARQUES, FELIPE ; MATTOS, JULIO C. B. . Performance and Energy Consumption Analysis of Embedded Applications Based on Android Platform. In: 2012 Brazilian Symposium on Computing System Engineering (SBESC), 2012, Natal. 2012 Brazilian Symposium on Computing System Engineering. v. 1. p. 59-64.
POSSANI, V. N. ; AGOSTINI, L. V. ; MARQUES, F. S. ; ROSA JR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XXVI South Symposium on Microelectronics, 2011, Novo Hamburgo. XXVI South Symposium on Microelectronics Proceedings, 2011. v. 1. p. 79-82.
DOMINGUES, J. S. ; Souza, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; ROSA JR, L. S. . An Algorithm for Generating Logical Expressions Using a Graph-based Approach. In: XXVI South Symposium on Microelectronics, 2011, Novo Hamburgo. XXVI South Symposium on Microelectronics Proceedings, 2011. v. 1. p. 87-90.
Souza, R. S. ; DOMINGUES, J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; ROSA JR, L. S. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graphs Structure. In: XI Microelectronics Students Forum, 2011, João Pessoa. Proceedings of the XI Microelectronics Student Forum: http://www.sbmicro.org.br/images/stories/Eventos/sforum2011/28_Arquivo_Final.pdf, 2011. v. 1. p. 1-4.
DOMINGUES, J. S. ; Souza, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; ROSA JR, L. S. . Extraction of Boolean Expressions from Transistor Networks. In: 11th Microelectronics Students Forum- Chip in the Cliffs, 2011, João Pessoa. Proceedings of the XI Microelectronics Student Forum: http://www.sbmicro.org.br/images/stories/Eventos/sforum2011/30_Arquivo_Final.pdf, 2011. v. 1. p. 1-4.
MARTINELLO, OSVALDO ; MARQUES, FELIPE S ; RIBAS, RENATO P ; REIS, ANDRE I . KL-Cuts: A new approach for logic synthesis targeting multiple output blocks. In: 2010 Design, Automation & Test in Europe Conference & Exhibition (DATE 2010), 2010, Dresden. 2010 Design, Automation & Test in Europe Conference & Exhibition (DATE 2010). v. 1. p. 777-782.
CALLEGARO, VINICIUS ; MARQUES, FELIPE DE SOUZA ; KLOCK, CARLOS EDUARDO ; DA ROSA, LEOMAR SOARES ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . SwitchCraft. In: the 23rd symposium, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI '10. New York: ACM Press. v. 1. p. 49-54.
MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. In: XXV South Symposium on Microelectronics Proceedings (SIM), 2010, Porto Alegre. XXV South Symposium on Microelectronics Proceedings, 2010. v. 1. p. 1-4.
MARQUES, F. S. ; MARTINELLO JR, O. ; RIBAS, R. P. ; REIS, A. I. . Improvements in the Detection of False Path by using Unateness and Satisfiability. In: XXV South Symposium on Microelectronics Proceedings (SIM), 2010, Porto Alegre. XXV South Symposium on Microelectronics Proceedings, 2010. v. 1. p. 1-4.
MARQUES, FELIPE S. ; MARTINELLO, OSVALDO ; RIBAS, RENATO P. ; REIS, ANDRÉ I. . Improvements on the detection of false paths by using unateness and satisfiability. In: the 23rd symposium, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI '10. New York: ACM Press. v. 1. p. 192-197.
CALLEGARO, V. ; ROSA JR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft - A Tool for Generating Switch Networks for Digital Cells. In: SBCCI, 2010, São Paulo. SBCCI, 2010.
MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts. In: 18th International Workshop on Logic & Synthesis, 2009, Berkeley, CA. 18th International Workshop on Logic & Synthesis, 2009. v. 1. p. 1-8.
CARDOSO, T. ; ROSA JR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 9th IEEE International Symposium on Quality Electronic Design (ISQED 2008), 2008, San Jose. 9th IEEE International Symposium on Quality Electronic Design Proceedings. Los Alamitos: IEEE Computer Society, 2008. p. 47-52.
DA ROSA, LEOMAR SOARES ; REIS, ANDRE INACIO ; RIBAS, RENATO PEREZ ; MARQUES, FELIPE DE SOUZA ; SCHNEIDER, FELIPE RIBEIRO . A comparative study of CMOS gates with minimum transistor stacks. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. p. 93-98.
MARQUES, F. S. ; ROSA, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. S. ; REIS, A. I. . DAG based library-free technology mapping. In: the 17th great lakes symposium, 2007, Stresa-Lago Maggiore. Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI - GLSVLSI '07. New York: ACM Press. v. 1. p. 293-298.
DA ROSA JUNIOR, LEOMAR S. ; MARQUES, FELIPE S. ; CARDOSO, TIAGO M. G. ; RIBAS, RENATO P. ; SAPATNEKAR, SACHIN S. ; REIS, ANDRÉ I. . Fast disjoint transistor networks from BDDs. In: the 19th annual symposium, 2006, Ouro Preto. Proceedings of the 19th annual symposium on Integrated circuits and systems design - SBCCI '06. New York: ACM Press. p. 137-142.
ROSA JR, L. S. ; MARQUES, F. S. ; CARDOSO, T. ; RIBAS, R. P. ; REIS, A. I. . BDDs and transistor networks with minimum pull-up/pull-down chains. In: 15th International Workshop on Logic and Synthesis, 2006, Vail. Workshop Notes of the 15th International Workshop on Logic and Synthesis. Washington: IEEE Computer Society, 2006. p. 142-149.
MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: 14th International Workshop on Logic and Synthesis, 2005, Lake Arrowhead. Workshop Notes of the 14th International Workshop on Logic and Synthesis. New York: ACM, 2005.
MARQUES, FELIPE S. ; RIBAS, RENATO P. ; SAPATNEKAR, SACHIN ; REIS, ANDRÉ I. . A new approach to the use of satisfiability in false path detection. In: the 15th ACM Great Lakes symposium, 2005, Chicago. Proceedings of the 15th ACM Great Lakes symposium on VLSI - GLSVSLI '05, 2005. p. 308-311.
CORREIA, V. P. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Métodos e resultados de otimizações de circuitos implementados sobre o ambiente de síntese lógica ELIS. In: X Workshop Iberchip, 2004, Cartagena de Indias. X Workshop Iberchip Proceedings, 2004. v. 1.
MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . A novel approach for Identifying false paths. In: 13rd International Workshop on Logic Synthesis, 2004, Temecula. Workshop Notes of the 13rd International Workshop on Logic Synthesis, 2004. v. 1. p. 67-75.
MARQUES, F. ; CORREIA, V. ; PRADO, A. ; LUBASZEWSKI, M. ; REIS, A. . Testability properties of BDDs. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. Proceedings. 15th Symposium on Integrated Circuits and Systems Design. p. 83-78.
HENTSCHKE, R. ; MARQUES, F. ; LIMA, F. ; CARRO, L. ; SUSIN, A. ; REIS, R. . Analyzing area and performance penalty of protecting different digital modules with Hamming code and triple modular redundancy. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. Proceedings. 15th Symposium on Integrated Circuits and Systems Design, 2002. p. 95-90.
LIMA, V. G. ; FINKENAUER, P. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. ; CAMARGO, V. V. A. ; SOARES, R. I. . A NovelSizing MethodAimingSecurity AgainstDifferential Power Analysis. In: 34th South Symposium on Microelectronics (SIM), 2019, Pelotas. Proceedings of 34th South Symposium on Microelectronics (SIM), 2019. v. 1. p. 1-4.
LIMA, V. G. ; PAIM, G. ; ROCHA, L. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; COSTA, E. ; CAMARGO, V. V. A. ; SOARES, R. I. ; BAMPI, S. . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing. In: 34th South Symposium on Microelectronics (SIM), 2019, Pelotas. Proceedings of 34th South Symposium on Microelectronics (SIM), 2019. v. 1. p. 1-4.
JURGINA, L. Q. ; STANIECKI, G. S. ; CORREA, D. S. ; SAMPAIO, L. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . AVALIAÇÃO DE USO DE UMA FERRAMENTA EDUCACIONAL PARA ESTUDOS TOPOGRÁFICOS NO ENSINO SUPERIOR. In: XXII Encontro dos Grupos PET da Região Sul (SULPET), 2019, Pelotas. XXII Encontro dos Grupos PET da Região Sul (SULPET), 2019. v. 1. p. 1-4.
JURGINA, L. Q. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UMA AVALIAÇÃO UX PARA APLICATIVO DE MOBILIDADE URBANA SOB A PERSPECTIVA DE IDOSOS. In: III Congresso de Iniciação Tecnológica - UFPel (CIT), 2019, Pelotas. III Congresso de Iniciação Tecnológica - UFPel, 2019. v. 1. p. 1-4.
SMANIOTTO, G. H. ; ZANANDREA, R. ; CARDOSO, M. S. ; SOUZA, R. S. ; MOREIRA, M. T. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Kernel Finder Post-processing Aiming Cell Layout Optimization. In: 32nd South Symposium on Microelectronics (SIM), 2017, Rio Grande. Proceedings of 32nd South Symposium on Microelectronics (SIM), 2017. v. 1. p. 1-4.
CARDOSO, M. S. ; SMANIOTTO, G. H. ; MACHADO, J. J. S. ; MOREIRA, M. T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Analysis of the Impacts of Diffusion and Polysilicon Gaps in Non-Series-Parallel Supergates. In: 32nd South Symposium on Microelectronics (SIM), 2017, Rio Grande. Proceedings of 32nd South Symposium on Microelectronics (SIM), 2017. v. 1. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER, A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. Anais do XXV Congresso de Iniciação Científica - UFPel (CIC), 2016. v. 1. p. 1-4.
ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . CARACTERí?STICAS TOPOLÓ“GICAS DE REDES DE TRANSISTORES GERADAS POR UMA ABORDAGEM BASEADA EM GRAFOS. In: XXV Congresso de Iniciação Científica - UFPel (CIC), 2016, Pelotas. Anais do XXV Congresso de Iniciação Científica - UFPel (CIC), 2016. v. 1. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . ALGORITMO DE VERIFICAÇÃO ESTRUTURAL APLICADO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO NA FERRAMENTA FLEXMAP. In: XVIII Encontro de Pós-Graduação da UFPel (ENPOS), 2016, Pelotas. Anais do XVIII Encontro de Pós-Graduação da UFPel (ENPOS), 2016. v. 1. p. 1-4.
CARDOSO, M. S. ; SMANIOTTO, G. H. ; ZANANDREA, R. ; MOREIRA, M. T. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Síntese de Portas Lógicas Complexas Geradas por um Paradigma de Minimização de Redes de Transistores Baseada em Grafos. In: XVII Encontro de Pós-Graduação da UFPel (ENPOS), 2016, Pelotas. Anais do XVII Encontro de Pós-Graduação da UFPel (ENPOS), 2016. v. 1. p. 1-4.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . UMA METODOLOGIA PARA GERAÇÃO DE REDES DE TRANSISTORES FINFET DOUBLE GATE. In: XVIII Encontro de Pós-Graduação da UFPel (ENPOS), 2016, Pelotas. Anais do XVIII Encontro de Pós-Graduação da UFPel (ENPOS), 2016. v. 1. p. 1-4.
SILVEIRA, R. ; DUTRA, R. S. ; MARQUES, F. S. ; ZATT, B. ; DA ROSA JUNIOR, L. S. . DESENVOLVIMENTO DE UMA SOLUÇÃO PARA O REGISTRO DE PRESENÇAS E CONTROLE DE ACESSO EM EVENTOS ACADÊMICOS UTILIZANDO IDENTIFICAÇÃO E COMUNICAÇÃO POR RADIOFREQUÊNCIA. In: XVI Encontro dos Grupos PET da Região Sul (SULPET), 2015, Londrina. Anais do SULPET, 2015. v. 1. p. 1-4.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO E ROTEAMENTO DE ARRANJOS DE TRANSISTORES CMOS NÃO-SÉRIE-PARALELO. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015. v. 1. p. 1-4.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . GERAÇÃO AUTOMÁTICA DE REDES DE TRANSISTORES DEDICADO A DISPOSITIVOS FinFET UTILIZANDO COMPOSIÇÃO FUNCIONAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016. v. 1. p. 1-4.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . ST-ROUTER: UM ALGORITMO RÁPIDO E EFICIÊNTE PARA O ROTEAMENTO DE PROPÓSITO GERAL. In: XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2016. v. 1. p. 1-4.
SILVA, A.F. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow - Uma Ferramenta para o Ensino de Circuitos Digitais. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015. v. 1. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DESENVOLVIMENTO DE UM ALGORITMO PARA ASSINATURA DE CÉLULAS NA FERRAMENTA FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015. v. 1. p. 1-4.
GARCIA, P. B. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NOVOS MÓDULOS DE INTERFACE PARA O FRAMEWORK FLEXMAP. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica - UFPel (CIC), 2016. v. 1. p. 1-4.
ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . APLICANDO PROCESSAMENTO PARALELO EM UM ALGORITMO DE ROTEAMENTO. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015. v. 1. p. 1-4.
SMANIOTTO, G. H. ; MOREIRA, M. T. ; ZIESEMER, A. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . OTIMIZAÇÃO DA TÉCNICA DE FOLDING DOS TRANSISTORES NA FERRAMENTA DE CAD ASTRAN. In: XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica - UFPel (CIC), 2015. v. 1. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . NOVA EXTENSÃO PARA A FERRAMENTA FLEXMAP CAPAZ DE EXPLORAR TÉCNICAS DE PRÉ-PROCESSAMENTO E PÓS-PROCESSAMENTO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. Anais do XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014. v. 1. p. 1-4.
CARDOSO, M. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . POSICIONAMENTO DE TRANSISTORES EM REDES NÃO-SÉRIE-PARALELO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. Anais do XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014. v. 1. p. 1-4.
GARCIA, P. B. ; DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM MÓDULO PARA ESTIMAÇÃO DE CONSUMO DE POTÊNCIA DURANTE O MAPEAMENTO TECNOLÓGICO. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. Anais do XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014. v. 1. p. 1-4.
ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . LOGICFLOW: UM APLICATIVO PARA ENSINO DE CIRCUITOS DIGITAIS. In: XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014, Pelotas. Anais do XXIII Congresso de Iniciação Científica - UFPel (CIC), 2014. v. 1. p. 1-4.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . AVALIAÇÕES DE ETAPAS DE PRÉ-PROCESSAMENTO NO PROCESSO DE MAPEAMENTO TECNOLÓGICO COM FOCO EM PORTAS MAJORITÁRIAS. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. Anais do XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014. v. 1. p. 1-4.
SOUZA, R. S. ; SOARES, R. I. ; Butzen, P.F. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTAÇÃO DE PORTAS LÓGICAS NO ESTILO LÓGICO MUX-BASED VISANDO A CONSTRUÇÃO DE SISTEMAS DIGITAIS SEGUROS IMUNES A ATAQUES DPA. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. Anais do XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014. v. 1. p. 1-4.
POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . IMPLEMENTANDO REDES DE TRANSISTORES ATRAVÉS DOS NOVOS DISPOSITIVOS INDEPENDENT GATE FINFET. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. Anais do XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014. v. 1. p. 1-4.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . UM NOVO ALGORITMO DE ROTEAMENTO DE PROPÓSITO GERAL. In: XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014, Pelotas. Anais do XVI Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2014. v. 1. p. 1-4.
MACHADO, J. J. S. ; DOMINGUES JR., J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Novo Módulo Eqn para a Ferramenta Flexmap. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
SILVEIRA, R. ; SANTANA, R. T. ; ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologia Arduíno. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
KLEIN, A. P. ; CRUZ, T. M. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Um Estudo Sobre a Tecnologia Emergente QCA. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
LIMA, V. G. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento de um Algoritmo para o Dimensionamento de Transistores de Portas Lógicas CMOS. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Manipulação Eficiente de Funções Booleanas em Arquiteturas de 64bits Através do Uso de Boolean Representation Code. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Algoritmo Eficiente de Roteamento Global para Ferramentas CAD. In: XXII Congresso de Iniciação Científica - UFPel (CIC), 2013, Pelotas. CIC, 2013. v. 1. p. 1-4.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Um Novo Framework para Mapeamento Tecnológico. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013. v. 1. p. 1-4.
POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Algoritmo Estrutural para Geração de Redes de Transistores Eficientes. In: XV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2013, Pelotas. ENPOS, 2013. v. 1. p. 1-4.
VIEIRA, A. ; DEBASTIANI, D. ; AGOSTINI, L. V. ; MARQUES, F. S. ; MATTOS, J.C.B. . Algoritmos de Ordenação: Uma Análise de Desempenho e Consumo Energético para Plataforma Android. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel. Pelotas: UFPEL, 2012. v. 1. p. 1-4.
DETONI, D. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Ferramenta de Visualização Gráfica para Estrutura Netlist. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel, 2012. v. 1. p. 1-4.
DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel, 2012. v. 1. p. 1-4.
POSSANI, V. N. ; SOUZA, R. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas para a Tecnologia CMOS. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel, 2012. v. 1. p. 1-4.
SOUZA, R. S. ; POSSANI, V. N. ; DOMINGUES JUNIOR, J. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Boolean Representation Code - Um Método Eficiente para Representar Funções Booleanas. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel, 2012. v. 1. p. 1-4.
GONÇALVES, S. ; COLVARA, M.S.R ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Avaliando Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XXI Congresso de Iniciação Científica - UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica - UFPel, 2012. v. 1. p. 1-4.
COLVARA, M.S.R ; GONÇALVES, S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Análise de Métodos de Mapeamento Tecnológico para Dispositivos QCA. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012. v. 1. p. 1-4.
OLIVEIRA, L. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. ; MATTOS, J.C.B. . Descrição do fluxo de projeto e do processo de otimização de um circuito digital na tecnologia CMOS. In: XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012, Pelotas. XIV Encontro de Pós-Graduação - PRPPG/UFPel (ENPOS), 2012. v. 1. p. 1-4.
DOMINGUES, J. S. ; Souza, R. S. ; POSSANI, V. N. ; MARQUES, F. S. ; ROSA JR, L. S. . Extração De Expressões Booleanas A Partir De Redes De Transistores Representadas Por Grafos. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011. v. 1. p. 1-4.
Souza, R. S. ; DOMINGUES, J. S. ; POSSANI, V. N. ; MARQUES, F. S. ; ROSA JR, L. S. . Um algoritmo para validação de redes de transistores geradas automaticamente pela ferramenta Soptimizer. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011. v. 1. p. 1-4.
POSSANI, V. N. ; DOMINGUES, J. S. ; AGOSTINI, L. V. ; MARQUES, F. S. ; ROSA JR, L. S. . Otimizações em Redes de Transistores Usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo. In: XX Congresso de Iniciação Científica UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica UFPel, 2011. v. 1. p. 1-4.
MARQUES, F. S. ; ROSA JR, L. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre: Gráfica Guarani, 2006. v. 1. p. 209-213.
ROSA JR, L. S. ; MARQUES, F. S. ; CARDOSO, T. ; RIBAS, R. P. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre: Gráfica Guarani, 2006. v. 1. p. 215-218.
CARDOSO, T. ; ROSA JR, L. S. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Exploring BDD Ordering in Delay-driven Technology Mapping. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre: Gráfica Guarani, 2006. v. 1. p. 231-234.
MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: LATW2005 - 6TH IEEE Latin-American Test Workshop, 2005, Bahia. 6TH IEEE Latin-American Test Workshop Proceedings. Los Alamitos: IEEE Computer Society, 2005.
MARQUES, F. S. ; REIS, A. I. . A Formal Algorithm for Redundancy Removal. In: SIM2002 - XVII Seminário Sul de Microeletrônica, 2002, Canela. SIM2002 - XVII Seminário Sul de Microeletrônica, 2002.
MARQUES, F. S. ; LUBASZEWSKI, M. ; REIS, A. I. . Redundancy Removal in Combinational Circuits. In: I Student Forum on Microeletronics, 2001, Pirinópolis. Proccedings of I Student Forum on Microeletronics: http://www.sbmicro.org.br/images/stories/Eventos/sforum2001/marques.pdf. Porto Alegre: Sociedade Brasileira de Computação-SBC, 2001. v. 1. p. 69-72.
POPPING, M. M. ; SOUZA, R. S. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . EQUIVALÊNCIA LÓGICA DE FUNÇÕES BOOLEANAS ATRAVÉS DE REPRESENTAÇÃO POR NÚMEROS INTEIROS. In: XXVII Congresso de Iniciação Científica - UFPel (CIC), 2018, Pelotas. XXVII Congresso de Iniciação Científica - UFPel (CIC), 2018. v. 1. p. 1-4.
MARQUES, F. S. . Artificial Intelligence of Things. 2021. (Apresentação de Trabalho/Conferência ou palestra).
MARQUES, F. S. ; FERREIRA JÚNIOR, Paulo Roberto . Inovação - Projeto do Robô de Serviço. 2019. (Apresentação de Trabalho/Conferência ou palestra).
MARQUES, F. S. . Empreendedorismo e Inovação - Você está preparado para a nova economia?. 2019. (Apresentação de Trabalho/Conferência ou palestra).
POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. . Transistor-level optimization of CMOS complex gates. 2013. (Apresentação de Trabalho/Simpósio).
MARQUES, F. S. ; MARTINELLO JR, O. ; RIBAS, R. P. ; REIS, A. I. . Improvements in the Detection of False Path by using Unateness and Satisfiability. 2010. (Apresentação de Trabalho/Simpósio).
MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts. 2009. (Apresentação de Trabalho/Outra).
CALLEGARO, V. ; KLOCK, C. E. ; MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft Tool. 2009. (Apresentação de Trabalho/Outra).
MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. 2006. (Apresentação de Trabalho/Simpósio).
MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Outra).
MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Simpósio).
MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Outra).
SCHNEIDER, F. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . LAGARTO (LAyout GenerAtoR TOols). 2005. (Apresentação de Trabalho/Outra).
MARQUES, F. S. ; REIS, A. I. . A Formal Algorithm for Redundancy Removal. 2002. (Apresentação de Trabalho/Seminário).
MARQUES, F. S. ; CORREIA, V. P. ; PRADO, A. R. ; LUBASZEWSKI, M. ; REIS, A. I. . Testability Properties of BDDs. 2002. (Apresentação de Trabalho/Simpósio).
MARQUES, F. S. ; LUBASZEWSKI, M. ; REIS, A. I. . Redundancy Removal in Combinational Circuits. 2001. (Apresentação de Trabalho/Outra).

Outras produções

MARQUES, F. S. . Apoio a Projetos de Pesquisa - PROGRAMA INOVA TALENTOS III. 2021.

MARQUES, F. S. . Bolsas no País - Chamada CNPq Nº 03/2021 - Bolsas de Desenvolvimento Tecnológico e Extensão Inovadora (DT). 2021.

MARQUES, F. S. . Edital SICT 04/2021 - Programa TEC4B. 2021.

SILVA, G. G. G. ; SOARES, R. I. ; MARQUES, F. S. . Dial-a-Ride. 2016.

ZANANDREA, R. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . LogicFlow. 2014.

DOMINGUES JR., J. S. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . FlexMap. 2013.

DOMINGUES JR., J. S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . MultiMapper. 2012.

DETONI, D. ; GONÇALVES, S. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . DSCraft. 2012.

POSSANI, V. N. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Soptimizer. 2011.

CALLEGARO, V. ; ROSA JR, L. ; HANSEN, R. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. ; KLOCK, C. E. ; Butzen, P.F. . SwitchCraft. 2009.

MARQUES, F. S. . VIRMA. 2008.

MARQUES, F. S. ; CORREIA, V. P. . ELIS - Environment for Logic Synthesis. 2003.

MARQUES, F. S. . ArithGen. 2002.

MARQUES, F. S. . RedRem. 2002.

MONCKS, P. C. S. ; YAMIN, A. C. ; MARQUES, F. S. . Sistema para Monitoramento de Leiras de Compostagem. 2019.

SILVA, G. G. G. ; SOARES, R. I. ; MARQUES, F. S. ; DA ROSA JUNIOR, L. S. . Dial-a-Ride. 2016.

SILVA, A.F. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . LogicFlow: A Mobile Environment for Digital Circuit Design. 2015.

SANTANA, R. T. ; SILVEIRA, R. ; ZANANDREA, R. ; DA ROSA JUNIOR, L. S. ; MARQUES, F. S. . Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps. 2013.

MARQUES, F. S. . Comitê Especial de Avaliação do Edital 08/2019 ? Programa Doutor Empreendedor. 2020.

MARQUES, F. S. . Comitê de Programa - 31st Symposium on Integrated Circuits and Systems Design (SBCCI). 2019.

MARQUES, F. S. . Comitê de Programa - 31st Symposium on Integrated Circuits and Systems Design (SBCCI). 2018.

MARQUES, F. S. . Comitê de Programa - 30th Symposium on Integrated Circuits and Systems Design (SBCCI). 2017.

MARQUES, F. S. . Comitê de Programa - 29th Symposium on Integrated Circuits and Systems Design (SBCCI). 2016.

MARQUES, F. S. . Comitê de Programa - 28th Symposium on Integrated Circuits and Systems Design (SBCCI). 2015.

MARQUES, F. S. . Comitê de Programa - 27th Symposium on Integrated Circuits and Systems Design (SBCCI). 2014.

MARQUES, F. S. . Um Gerador de Circuitos Aritméticos. 2002.

MARQUES, F. S. . Análise de Algoritmos para Remoção de Redundâncias. 2001.

MARQUES, F. S. ; GIBBON, A. ; BASTOS, B. ; MARCHIORETTO, J. ; GUARENTI, M. . Comunidade RS - Conhecendo os principais envolvidos nos ecossistemas locais. 2021. (Programa de rádio ou TV/Mesa redonda).

FARINA, E. ; SILVEIRA, J. F. ; MARQUES, F. S. ; MADEIROS, E. . Como a inovação tem ajudado Pelotas a manter seus talentos na cidade. 2019. (Programa de rádio ou TV/Entrevista).

MARQUES, F. S. . Technology Mapping for Virtual Libraries Based on Cells with Minimal Transistor Stacks (Tese de Doutorado). 2008. (Tese de Doutorado).

MARQUES, F. S. . Um Algoritmo Formal para Remoção de Redundâncias (Dissertação de Mestrado). 2003. (Dissertação de Mestrado).

MARQUES, F. S. . Microsoft Active Directory - DELL / Módulo Enterprise - 2 Edição. 2002. .

MARQUES, F. S. . Microsoft Active Directory - DELL / Módulo Enterprise - 1 Edição. 2002. .

MARQUES, F. S. . Microcontrolador BDLC - Uma implementação para Aplicação na Indústria Automobilística. 2000. (Trabalho de Conclusão de Curso).

Projetos de pesquisa

2019 - 2020

Métodos, Técnicas e Algoritmos Dedicados ao Projeto de Circuitos Integrados Digitais, Descrição: Este projeto de pesquisa tem por foco a otimização de projetos de circuitos integrados digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de métodos, técnicas e algoritmos dedicados ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores tanto no nível topológico (síntese lógica) quanto no nível de leiaute.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (2) / Doutorado: (4) . , Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante / VINICIUS VALDUGA DE ALMEIDA CAMARGO - Integrante.
2016 - 2019

Geração e otimização de circuitos digitais através de técnicas, algoritmos e metodologias automatizadas eficientes, Descrição: Esta proposta tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free, onde não há uma biblioteca de células pré-definida e pré-caracterizada. Esta abordagem alternativa para a construção automatizada de circuitos digitais visa a concepção de circuito integrados eficientes.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) . , Integrantes: Felipe de Souza Marques - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante.
2015 - Atual

Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataques por Canais Laterais, Descrição: As últimas décadas presenciam uma necessidade crescente por sistemas computacionais que garantam o sigilo de informações, seja durante o processamento ou armazenamento. Hoje são comuns atividades como compras, transações bancárias, consulta a informações pessoais e reserva de passagens usando a Internet. O uso de redes abertas exige a transmissão protegida de dados confidenciais. O projeto de sistemas integrados em um único chip (em inglês, SoCs) que atendam a restrições de segurança, tais como smart cards, requer protocolos especiais de comunicação e o emprego de criptografia, a ciência que se baseia na aritmética para ocultar informações. Embora a maioria dos algoritmos atuais seja robusta a ataques baseados na matemática da criptografia empregada, uma nova classe de técnicas de criptoanálise pode ser usada contra suas implementações. Estes são os chamados Ataques por Canais Escondidos ou Laterais (do inglês, Side Channel Attacks, ou SCA), que permitem correlacionar informações sigilosas tal como uma chave criptográfica com propriedades físicas tais como tempo de processamento, consumo de potência e radiação eletromagnética de dispositivos eletrônicos. Este projeto visa investigar a segurança de arquiteturas criptográficas em relação à fuga de informações por canais laterais. Com este propósito são destacadas 4 frentes de ação neste projeto: (i) investigação de algoritmos de Inteligência Artificial (IA) para identificação e extração do consumo alvo em traços de consumo de potência; (ii) investigação de arquiteturas de hardware imune a DPA; (iii) Investigação de plataformas de prototipação de sistemas computacionais de baixo custo para medição de consumo de potência e emissão de radiação eletromagnética e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Como resultados esperados da execução deste projeto, são arquiteturas imunes a DPA, uma plataforma de prototipação de baixo custo e também a avaliação da robustez das arquiteturas analisadas, pretende-se ampliar os laços de cooperação entre a UFPEL e os pesquisadores da PUCRS e IFSUL. Pelo que será exposto no texto, pretende-se demonstrar a relevância da execução deste projeto para o avanço científico e tecnológico nas áreas de concentração do projeto e também para a expansão e qualificação das competências brasileiras em áreas estratégicas, como a Microeletrônica.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (5) . , Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Integrante / Rafael I. Soares - Coordenador.
2014 - 2016

Otimização do projeto de ASICs através de técnicas e algoritmos eficientes para mapeamento tecnológico e para geração automatizada de células lógicas, Descrição: Este projeto tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (4) . , Integrantes: Felipe de Souza Marques - Integrante / Júlio Carlos Balzano de Mattos - Integrante / Leomar Soares da Rosa Junior - Coordenador / Rafael I. Soares - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2014 - 2015

Otimização do projeto de circuitos integrados através do uso de técnicas e algoritmos eficientes para geração automatizada de células lógicas e mapeamento tecnológico, Descrição: Este projeto aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free através da investigação e do desenvolvimento de métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes, da investigação de estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas, e do desenvolvimento de métodos e algoritmos eficientes de estimativas para os diversos custos de mapeamento. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (5) . , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Soares da Rosa Junior - Coordenador., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2011 - 2017

Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico, Descrição: O principal objetivo do projeto é construir a base para um fluxo genérico para mapeamento tecnológico, capaz de flexibilizar a aplicação de diferentes estratégias de mapeamento. Deste modo, o fluxo deve permitir o uso de diferentes estruturas de dados para representar um circuito lógico, tais como: árvores, diagramas de decisão binária (BDD), grafos acíclicos direcionados (DAG), grafos AND-INV (AIG), ou algum outro tipo de estrutura. Além disso, este ambiente deve viabilizar o uso de diferentes estratégias de cobertura e permitir a fácil inclusão de novos módulos e métodos para estimativas de custos de funções booleanas e redes de transistores.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) . , Integrantes: Felipe de Souza Marques - Coordenador / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro., Número de produções C, T & A: 6
2011 - 2014

Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais, Descrição: Esse projeto de pesquisa tem por objetivo principal desenvolver a base de um mapeador genérico de circuitos digitais. Entende-se por genérico um ambiente que possa facilmente migrar para diferentes bases de dados do tipo grafos usualmente aplicadas nesta classe de ferramenta de CAD, sendo elas, árvore binária, diagrama de decisão binária (BDD), grafo acíclico direto (DAG), grafo AND-INV (AIG), ou outro. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos de estimativas de custo para funções Booleanas, redes de chaves e portas lógicas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) / Doutorado: (2) . , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Leomar Rosa Jr - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro., Número de produções C, T & A: 11
2009 - 2013

Synaptic Project - FP7 European Community (Interinstitucional), Descrição: This project addresses the ?Design of Semiconductor Components and Electronic Based Miniaturised Systems? by development of ?methods and tools to cope with the design challenges in the next generations of technologies? and focuses on the objective ?design for manufacturability taking into account increased variability of new processes?. In particular, the project targets the optimization of manufacturability and the reduction of systematic variations in nanometer technologies through exploitation of regularity at the architectural, structural, and geometrical levels. We propose the creation of a methodology and associated suite of design tools which extract regularity at the architectural and structural level and automate the creation of regular compound cells which implement the functionality of the extracted templates. The Synaptic consortium started in Nov.2009, for three years of collaboration, and is composed of leading institutions, including four European technology companies (Nangate A/S, ST Microelectronics, Thales Group and Leading Edge S.N.C.), a European world-leading research institute in the field of nanoeletronics (IMEC ? Belgium), and three academic institutions (Universitat Politècnica de Catalunya ? Spain, Politecnico di Milano ? Italy and UFRGS ? Brazil). This project will enable European industry to play a leading role in the definition of next-generation design methodologies.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante / Osvaldo Martinello Jr - Integrante., Financiador(es): FP7 European Community - Auxílio financeiro.
2009 - 2010

Projeto de Circuitos Integrados Considerando Efeitos Sub-Micrônicos em Tecnologias Avançadas - FINEP/CAPES (Interinstitucional), Descrição: O objetivo deste projeto é a ligação da prática de projeto de bibliotecas e circuitos integrados com teorias sobre métodos para tornar circuitos integrados robustos a efeitos sub-micrônicos. Serão investigados efeitos como NBTI, TDDB, leakage com interação de mecanismos, well-proximity effect, tolerância a radiação, eletromigração, etc. Estes efeitos serão tratados no nível de bibliotecas de células e será avaliado seu impacto sobre o desempenho e os custos de projetos completos de circuitos integrados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) / Doutorado: (1) . , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Eduardo Flores da Silva - Integrante., Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Financiadora de Estudos e Projetos - Auxílio financeiro.
2008 - 2009

Otimização do Projeto de ASICs Através do Mapeamento Tecnológico sem o uso de Bibliotecas de Referências - CNPq, Descrição: O projeto tem por objetivo principal investigar e desenvolver métodos de síntese lógica baseados em técnicas library-free aplicando estimativas de custos ao conjunto de células de possível interesse para composição do circuito digital.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa., Número de produções C, T & A: 5
2007 - 2016

Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados - CNPq (Interinstitucional), Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa "Nangate-UFRGS Research Lab" nas instalações do Instituto de Informática da UFRGS. A linha de pesquisa é definida como "Mapeamento Tecnológico". O foco do grupo é o mapeamento tecnológico sem o uso de biblioteca pré-caracterizadas como referência (conceito "library-free"). Este tipo de mapeamento exige a geração automática de portas lógicas, que serão utilizadas em um circuito integrado específico (ASIC). Diferentes algoritmos e critérios de custos estão sendo investigados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (6) / Doutorado: (3) . , Integrantes: Felipe de Souza Marques - Integrante / André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Leomar Rosa Jr - Integrante., Financiador(es): Nangate A/S - Auxílio financeiro.

Projetos de desenvolvimento

2018 - Atual

Programa de Bolsas para Empreendedorismo Inovador, Descrição: O objetivo do programa é oferecer aos alunos bolsistas a possibilidade de participação em atividades de pesquisa e desenvolvimento em empresas vinculadas à Conectar, a incubadora de base tecnológica da UFPel, seja na modalidade de incubação ou pós-incubação e também empresas que possuam contratos, acordos ou termos de cooperação com a UFPel que visam desenvolvimento tecnológico e inovação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / FLAVIO FERNANDO DEMARCO - Integrante.
2018 - Atual

Programa de Bolsas para Empreendedorismo Inovador, Descrição: O objetivo do programa é oferecer aos alunos bolsistas a possibilidade de participação em atividades de pesquisa e desenvolvimento em empresas vinculadas à Conectar, a incubadora de base tecnológica da UFPel, seja na modalidade de incubação ou pós-incubação e também empresas que possuam contratos, acordos ou termos de cooperação com a UFPel que visam desenvolvimento tecnológico e inovação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / FLAVIO FERNANDO DEMARCO - Integrante.
2018 - Atual

Programa de Bolsas para Empreendedorismo Inovador, Descrição: O objetivo do programa é oferecer aos alunos bolsistas a possibilidade de participação em atividades de pesquisa e desenvolvimento em empresas vinculadas à Conectar, a incubadora de base tecnológica da UFPel, seja na modalidade de incubação ou pós-incubação e também empresas que possuam contratos, acordos ou termos de cooperação com a UFPel que visam desenvolvimento tecnológico e inovação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / FLAVIO FERNANDO DEMARCO - Integrante.
2018 - Atual

Programa de Bolsas para Empreendedorismo Inovador, Descrição: O objetivo do programa é oferecer aos alunos bolsistas a possibilidade de participação em atividades de pesquisa e desenvolvimento em empresas vinculadas à Conectar, a incubadora de base tecnológica da UFPel, seja na modalidade de incubação ou pós-incubação e também empresas que possuam contratos, acordos ou termos de cooperação com a UFPel que visam desenvolvimento tecnológico e inovação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / FLAVIO FERNANDO DEMARCO - Integrante.
2022 - Atual

NewHorus - Software para um sistema de plataforma de força e seus dispositivos periféricos, Descrição: O objetivo deste projeto é desenvolver um software que incorpore técnicas de aprendizado de máquina em um novo sistema para a plataforma de força Horus e seus dispositivos periféricos.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) . , Integrantes: Felipe de Souza Marques - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Contronic Sistemas Automáticos - Outra.
2021 - Atual

ConectaAgro: ?Inteligência Artificial das Coisas? Aplicada ao Manejo Integrado de Pragas, Projeto certificado pela empresa MRS Bio Inovação e Tecnologia em MIP em 05/09/2023., Descrição: O objetivo geral do projeto é estabelecer uma área para testes e validação de tecnologias da agricultura 4.0, tendo como estudo de caso o aprimoramento e avaliação de um sistema integrado de sensores para coleta de dados e tomada de decisão para manejo integrado de pragas. A longo prazo, o objetivo é tornar a área experimental um catalisador para o desenvolvimento social e tecnológico deste segmento da agricultura na região Sul do RS, influenciando na tendência da adoção de novas tecnologias no campo para aumento de produtividade e de forma sustentável, a partir de um ferramental tecnológico que possa ser replicado para outras culturas e regiões agrícolas.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (4) / Doutorado: (2) . , Integrantes: Felipe de Souza Marques - Coordenador / Marilton Sanchotene de Aguiar - Integrante / Paulo R. Ferreira Jr. - Integrante / Maiquel dos Santos Canabarro - Integrante / Alan Carlos Junior Rossetto - Integrante / Samuel Santos Troina - Integrante / Paulo Ricardo Barbieri Dutra Lima - Integrante., Número de produções C, T & A: 1
2021 - Atual

Unidade Embrapii InovaAgro UFPel: Tecnologias para a Agricultura e Agroindústria, Descrição: A Unidade Embrapii InovaAgro da Universidade Federal de Pelotas concentra-se na área de competência em agricultura, processos agroindustriais e tecnologias de alimentos propondo ações para que o Grupo de Pesquisa que compõe o projeto desenvolva as suas atividades de P,D&I com foco na Sublinha 1: Soluções inovadoras para a produção agrícola e para os processos agroindustriais e de alimentos. O plano de ação é sendo proposto pelo grupo de pesquisadores da Universidade Federal de Pelotas com atuação contínua em projetos de P,D&I para aplicações de empresas industriais associadas à Agricultura, Agroindústria e Alimentos. Nesta unidade empregaremos nossas expertises para o desenvolvimento de Tecnologias para a Agricultura e Agroindústria com as seguintes competências: 1. Tecnologias para proteção de cultivos: Métodos de controle de plantas daninhas, pragas e doenças, incluindo ferramentas de RNAi; Sistema para aplicação de defensivos; e desenvolvimento de novas formulações de defensivos; 2. Biotecnologia vegetal aplicada a produção de cultivos: Métodos de diagnóstico e sensores para a detecção de estresses bióticos e abióticos em plantas; Produtos para a mitigação de estresses bióticos e abióticos em plantas; Estimuladores e reguladores de crescimento de plantas; desenvolvimento de fertilizantes inteligentes; desenvolvimento de bioinsumos para a nutrição de plantas; tecnologias de produção, qualidade e armazenamento de sementes; e desenvolvimento de produtos inovadores usando ferramentas de biotecnologia, incluindo edição de genes. 3. Máquinas agrícolas e irrigação: desenvolvimento de máquinas e equipamentos; desenvolvimento de tratores autônomos para uso na agricultura; sistemas inteligentes para controle de irrigação; 4. tecnologias de pós-colheita e industrialização de alimentos: métodos inteligentes de armazenamento, controle de contaminantes e descontaminação de grãos e derivados, desenvolvimento de embalagens sustentáveis e inteligentes e nanomateriais para aplicação na indústria de alimentos; bioadesivos e gomas para aplicação alimentícia; novos produtos a partir de resíduos agroindustriais; compostos bioativos aplicados a agroindústria; desenvolvimento de processos inovadores de aplicação industrial; e desenvolvimento de processos de produção de proteínas alternativas (verdes) e peptídeos bioativos.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (23) / Mestrado acadêmico: (12) / Doutorado: (4) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / LUIS ANTONIO DE AVILA - Integrante / MAURICIO DE OLIVEIRA - Integrante.
2020 - Atual

Sistema de Monitoramento de Pragas através de Redes de Sensores sem Fio e Visão Computacional, Projeto certificado pela empresa MRS Bio Inovação e Tecnologia em MIP em 08/07/2022., Descrição: O Manejo Integrado de Pragas (MIP) é uma alternativa para uma agricultura sustentável, que utiliza tecnologias para o diagnóstico fitossanitário, controle biológico e polinização. O projeto utiliza uma dinâmica de inovação tecnológica compartilhada, sinérgica e econômica em parceria com as empresas Partamon e Vantum, incubadas na Conectar, Incubadora de Base Tecnológica da UFPel. Esta dinâmica faz parte da chamada "Indústria 4.0", tendo como base o conhecimento e soluções biológicas, gerando suas tecnologias dentro das tendências disruptivas, como Automação, Internet das Coisas (IOT), Big Data e Biotecnologia. O escopo deste projeto compreende o desenvolvimento de redes de sensores sem fio para o MIP e se propõe a desenvolver soluções de baixo custo e com baixo consumo energia para monitorar variáveis climáticas, além criar redes para a transmissão de dados dos sensores e outros equipamentos que também estão sendo desenvolvidos pela empresa e por parceiros.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (3) / Doutorado: (1) . , Integrantes: Felipe de Souza Marques - Coordenador / Maiquel dos Santos Canabarro - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2018 - Atual

Programa de Bolsas para Empreendedorismo Inovador, Descrição: O objetivo do programa é oferecer aos alunos bolsistas a possibilidade de participação em atividades de pesquisa e desenvolvimento em empresas vinculadas à Conectar, a incubadora de base tecnológica da UFPel, seja na modalidade de incubação ou pós-incubação e também empresas que possuam contratos, acordos ou termos de cooperação com a UFPel que visam desenvolvimento tecnológico e inovação.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (5) . , Integrantes: Felipe de Souza Marques - Coordenador / Vinicius Farias Campos - Integrante / FLAVIO FERNANDO DEMARCO - Integrante.

Prêmios

2020

Menção Honrosa para o artigo ?A Straightforward Methodology for QCA Circuits Design?, IEEE/ACM 33ʳᵈ Symposium on Integrated Circuits and Systems Design.

2016

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: AVALIAÇÃO ELÉTRICA DECORRENTE DA OTIMIZAÇÃO DA TÉCNICA DE FOLDING DE TRANSISTORES MOSFET NA FERRAMENTA DE CAD ASTRAN, XXV Congresso de Iniciação Científica da UFPel.

2015

Trabalho Premiado em 3º Lugar, Engenharias. Artigo: Otimização da Técnica de Folding dos Transistores na Ferramenta de CAD Astran, 24º Congresso de Iniciação Científica da UFPel.

2014

Trabalho Premiado em 3º Lugar, Ciências Exatas e da Terra. Título: Posicionamento de Transistores em Redes Não-Série-Paralelo, 23º Congresso de Iniciação Científica da UFPel.

2014

Trabalho Premiado em 1º Lugar, Ciências Exatas e da Terra. Título: Um Novo Algoritmo de Roteamento de Propósito Geral, 16º Encontro de Pós-Graduação da UFPel.

2013

Trabalho Premiado em 3º Lugar, Categoria Pós-Graduação. Título: Flexmap, 1º Concurso de Ideias Inovadoras, Coordenação de Inovação Tecnológica da UFPel.

2013

Trabalho Premiado em 1º Lugar, Categoria Graduação. Título: Sistema de Rastreamento para Veículos de Transporte Coletivo Utilizando Tecnologias Arduíno e Google Maps, 1º Concurso de Ideias Inovadoras, Coordenação de Inovação Tecnológica da UFPel.

2013

Trabalho Premiado em 2º Lugar, Ciências Exatas e da Terra. Artigo: Algoritmo Estrutural para Geração de Redes de Transistores Eficientes, 15º Encontro de Pós-Graduação da UFPel.

2013

Trabalho Destaque de Sessão, Ciências Exatas e da Terra. Artigo: Manipulação Eficiente de Funções Booleanas em Arquiteturas de 64bits através do uso de Boolean Representation Code, 22º Congresso de Iniciação Científica da UFPel.

2012

Prêmio Jovem Pesquisador. 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Desenvolvimento De Um Fluxo Genérico Para Mapeamento Tecnológico, 21º Congresso de Iniciação Científica da UFPel.

2012

Prêmio Jovem Pesquisador. 1º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: NSP Kernel Finder - Uma Metodologia para Geração de Redes de Transistores Não-Série-Paralelas, 21º Congresso de Iniciação Científica da UFPel.

2011

Prêmio Jovem Pesquisador. 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos, XX Congresso de Iniciação Científica da UFPel.

2011

Prêmio Jovem Pesquisador. 1º Lugar Modalidade Poster, Ciências Exatas e da Terra. Artigo: Otimizações em Redes de Transistores Usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo, XX Congresso de Iniciação Científica UFPel.

Histórico profissional

Endereço profissional

Universidade Federal de Pelotas, Centro de Desenvolvimento Tecnológico. , Rua Gomes Carneiro, 1, sala 428, Centro, 96010610 - Pelotas, RS - Brasil, Telefone: (53) 32843860

Experiência profissional

2009 - 2010

Centro Superior de Tecnologia TECBrasil

Vínculo: Celetista formal, Enquadramento Funcional: Professor, Carga horária: 10

Outras informações:
Disciplinas Ministradas: Estruturas de Dados (4hs semanais - 2009/2) Sistemas de Informação (4hs semanais - 2009/2) Sistemas de Informação -EAD (2hs semanais - 2009/2)

Atividades

08/2009 - 01/2010
Ensino, Analista de Sistemas, Nível: Graduação,Disciplinas ministradas, Sistemas de Informação - EAD (2hs semanais - 2009/2), Sistemas de Informação (4hs semanais - 2009/2), Estruturas de Dados (4hs semanais - 2009/2)

2010 - Atual

Universidade Federal de Pelotas

Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

2000 - 2000

Universidade Federal de Pelotas

Vínculo: Outro, Enquadramento Funcional: Monitor da disciplina de Estrutura de Dados, Carga horária: 12

1997 - 2000

Universidade Federal de Pelotas

Vínculo: Estudante, Enquadramento Funcional: Graduação, Carga horária: 40

Atividades

03/2017
Conselhos, Comissões e Consultoria, Fundação de Apoio Universitário, Conselho Deliberativo.,Cargo ou função, Vice-Presidente do Conselho.
03/2017
Conselhos, Comissões e Consultoria, Fundação Delfin Mendes Silveira, Conselho Deliberativo.,Cargo ou função, Conselheiro.
01/2017
Direção e administração, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Chefe do Núcleo de Empreendedorismo e Incubação de Empresas.
01/2017
Direção e administração, Reitoria, Pró-Reitoria de Pesquisa, Pós-Graduação e Inovação.,Cargo ou função, Coordenador da Incubadora de Base Tecnológica Conectar.
08/2011
Ensino, Engenharia da Computação, Nível: Graduação,Disciplinas ministradas, 2011/2 - Circuito Digitais I, 2011/2 - Programação I
08/2011
Ensino, COMPUTAÇÃO, Nível: Pós-Graduação,Disciplinas ministradas, 2011/2 - Ferramentas de CAD para Circuitos VLSI
03/2011
Pesquisa e desenvolvimento, Centro de Desenvolvimento Tecnológico / PPG em Computação.,Linhas de pesquisa
03/2011
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Engenharia de Computação.,Cargo ou função, Membro do Colegiado de Curso.
03/2011
Conselhos, Comissões e Consultoria, Centro de Desenvolvimento Tecnológico / Curso de Ciência da Computação.,Cargo ou função, Membro do Núcleo Docente Estruturante.
08/2010
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, 2010/2 - Laboratório de Computação, 2010/2 - Técnicas Digitais, 2011/1 - Programação I, 2011/1 - Técnicas Digitais, 2011/2 - Ferramentas de CAD para Circuitos VLSI, 2011/2 - Programação I
04/2014 - 05/2015
Conselhos, Comissões e Consultoria, Conselhos Superiores, Conselho Universitário.,Cargo ou função, Suplente da Representação dos Coordenadores de Colegiados de Cursos de Pós-Graduação.
02/2013 - 05/2015
Direção e administração, Centro de Desenvolvimento Tecnológico / PPG em Computação.,Cargo ou função, Coordenador do Programa de Pós-Graduação em Computação.
08/2010 - 12/2010
Ensino, Redação e Revisao de Textos, Nível: Graduação,Disciplinas ministradas, Tecnologias para Internet

2008 - Atual

Universidade Federal do Rio Grande do Sul

Vínculo: Colaborador, Enquadramento Funcional: Pesquisador

Outras informações:
Colaborador junto ao laboratório de pesquisa LogiCS Lab.

2009 - 2010

Universidade Federal do Rio Grande do Sul

Vínculo: Professor vistante, Enquadramento Funcional: Colaborador, Carga horária: 8

Outras informações:
Disciplinas: INF1202 - Algoritmos e Programação - Turmas E e F (6hs semanais - 2009/1) INF1040 - Introdução a Programação (4hs semanais - 2009/2) INF1202 - Algoritmos e Programação - Turmas A e B (4hs semanais - 2010/1) INF1202 - Algoritmos e Programação - Turmas C e D (4hs semanais - 2010/1)

2003 - 2008

Universidade Federal do Rio Grande do Sul

Vínculo: Colaborador, Enquadramento Funcional: Doutorado, Carga horária: 40

2001 - 2003

Universidade Federal do Rio Grande do Sul

Vínculo: Colaborador, Enquadramento Funcional: Mestrado, Carga horária: 40

2002 - 2002

Universidade Federal do Rio Grande do Sul

Vínculo: Colaborador, Enquadramento Funcional: Curso de treinamento, Carga horária: 3

Outras informações:
Curso ENTERPRISE/DELL

Atividades

03/2009 - 06/2010
Ensino, Ciência da Computação e Engenharia da Computação, Nível: Graduação,Disciplinas ministradas, INF1040 - Introdução a Programação (4hs semanais - 2009/2), INF1202 - Algoritmos e Programação - Turmas A e B (4hs semanais - 2010/1), INF1202 - Algoritmos e Programação - Turmas C e D (4hs semanais - 2010/1), INF1202 - Algoritmos e Programação - Turmas E e F (6hs semanais - 2009/1)
08/2003 - 11/2003
Estágios , Instituto de Informática.,Estágio realizado, Estágio de Docência: Disciplina de Sistemas Digitais para Computadores, Curso: Engenharia da Computação, Nível: Graduação, Carga horária: 15hs.
11/2002 - 11/2002
Treinamentos ministrados , Instituto de Informática.,Treinamentos ministrados, Curso de treinamento em Active Directory - ENTERPRISE/DELL
03/2002 - 07/2002
Estágios , Instituto de Informática.,Estágio realizado, Estágio Docência: Disciplina de Técnicas Digitais, Curso: Engenharia da Computação, Nível: Graduação, Carga horária: 15hs.

2006 - 2008

Nangate do Brasil Tecnologia em Microeletrônica S/A

Vínculo: Celetista formal, Enquadramento Funcional: Analista Densenvolvedor de Sistemas, Carga horária: 44, Regime: Dedicação exclusiva.

Outras informações:
As tarefas realizadas neste periodo envolviam analise e desenvolvimento de sistemas, além da gerência de uma equipe de desenvolvimento. Nesta oportunidade, trabalhei com diversos algoritmos e diferentes estruturas de dados com aplicações em ferramentas de CAD para microeletrônica.

Atividades

11/2006 - 11/2008
Pesquisa e desenvolvimento, Nangate do Brasil Tecnologia em Microeletrônica S/A.,Linhas de pesquisa

2005 - 2006

Universidade de Minnesota

Vínculo: Colaborador, Enquadramento Funcional: Pesquisador Visitante (Doutorado Sanduíche), Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

04/2005 - 03/2006
Pesquisa e desenvolvimento, Department of Electrical and Computer Engineering.,Linhas de pesquisa

2019 - Atual

Pelotas Parque Tecnológico

Vínculo: Representante Institucional, Enquadramento Funcional: Vice-Presidente, Carga horária: 4