Roberto Vargas Pacheco

Possui graduação em Ciência da Computação pela Universidade Federal de Pelotas (1998) e mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2000). Trabalhou na Motorola (Freescale) como projetista digital, após juntou-se ao Ceitec como líder de projeto, e service marketing manager do Centro de Excelência em Tecnologia Eletrônica Avançada. Atualmente é gerente de produtos da SMDH (Santa Maria Design House). Tem experiência na área de Ciência da Computação, atuando principalmente nos seguintes temas: wireless, banco de dados, segurança, html e sistemas distribuídos. Na área de microeletrônica tem experiência com especificação, arquitetura, codificação, verficação.

Informações coletadas do Lattes em 05/07/2022

Acadêmico

Formação acadêmica

Mestrado em Computação

1999 - 2000

Universidade Federal do Rio Grande do Sul
Sergio Bampi.Bolsista do(a): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul.

Graduação em Ciência da Computação

1995 - 1998

Universidade Federal de Pelotas

Curso técnico/profissionalizante em Curso de Eletrônica

1990 - 1993

Instituto Federal de Educação, Ciência e Tecnologia Sul-Rio-Grandense

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.

Grande área: Engenharias / Área: Engenharia Elétrica.

Grande área: Outros / Área: Microeletrônica.

Grande área: Ciências Sociais Aplicadas / Área: Administração / Subárea: MARKETING.

Participação em bancas

Aluno: Gustavo Jorge Martins

PACHECO, R. V.. Análise de Vulnerabilidade e Ataques a Redes. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Faculdade de Jaguariúna.

Aluno: Homero G Nader

PACHECO, R. V.. Impressão Remota. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Faculdade de Jaguariúna.

Aluno: Adriano G

PACHECO, R. V.. de Souza Lemes.Banco de Dados Distribuídos em Aplicações WEB. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Faculdade de Jaguariúna.

Aluno: Leandro Galinari

PACHECO, R. V.. A importância de XML na Integração de Sistemas. 2005. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Faculdade de Jaguariúna.

Produções bibliográficas

PACHECO, R. V. . Projeto de um Circuito Integrado Cancelador de Eco - SisEco. IBERCHIP Conference 2000, 2000.
PACHECO, R. V. . Estudo de Core's a partir da arquitetura parte operativa 2901. do IBERCHIP Conference 2000, 2000.
PACHECO, R. V. . Implementação de Marcrocélula do Algoritmo Viterbi. IBERCHIP Conference 2000, 2000.
PACHECO, R. V. . Using reconfiogurability to break down test costs: a case study. : Latin America test Workshop, LATW2000, proceedings IEEE Computer Society Press,, p. 209-214, 2000.
PACHECO, R. V. . SisECO: Design of an Echo-Canceling IC for baseband modems. Proceedings of Symposium on Integrated Circuits and System Design. IEEE Computer Society, p. 15-20, 2000.
PACHECO, R. V. . Projeto de um ASIC Codificador/Decodificador Viterbi Integrado. V Semana Academica do PPGC/II/UFRGS, p. 171-174, 2000.
PACHECO, R. V. . Integrated Viterbi Encoder/Decoder ASIC. Internal Report, PPGC/II/UFRGS, 2000.

Outras produções

PACHECO, R. V. . OdontoMed. 1998.

Projetos de pesquisa

1999 - 2000

Projeto de um codificador/decodificador Viterbi integrado, Descrição: Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip. O ASIC possibilita a implementação de processos (módulos) paralelos que possibilitam atingir as velocidades de processamento digital necessárias para as aplicações que envolvem altas taxas de dados. Uma destas aplicações é o algoritmo Viterbi que será implementado em Hardware. Uma arquitetura com pipeline é proposta e uma implementação em HDL (Hardware Description Language) é mostrada.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Roberto Vargas Pacheco - Coordenador.

Prêmios

2004

Silicon Award - first pass, Motorola Industrial.

2003

Silicon Award - first pass, Motorola Industrial.

Histórico profissional

Endereço profissional

SMDH Santa Maria Design House. , Rua Q S/N Predio 6 Campus UFSM, Camobi, 97000-000 - Santa Maria, RS - Brasil, Telefone: (055) 32208021

Experiência profissional

2009 - Atual

SMDH Santa Maria Design House

Vínculo: Bolsista, Enquadramento Funcional: Gerente, Carga horária: 40

2006 - 2008

Centro de Excelência em Tecnologia Eletrônica Avançada

Vínculo: Celetista formal, Enquadramento Funcional: DIGITAL PROJECT LEAD, Carga horária: 40, Regime: Dedicação exclusiva.

2003 - 2005

Faculdade de Jaguariuna

Vínculo: Celetista formal, Enquadramento Funcional: PROFESSOR, Carga horária: 12

Atividades

02/2003 - 12/2005
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Programação em C I/II, Redes de Computadores, Sistemas Distribuídos, Sistemas Operacionais

2000 - 2005

Motorola Industrial/Freescale Semicondutores do Brasil LTDA

Vínculo: IC Designer, Enquadramento Funcional: Especialista de Desenvolvimento Sr., Carga horária: 40

Outras informações:
Experiência em desenvolvimento de ASIC's (blocos digitais, FLASH, RAM), verificação de módulos digitais e mixed signals (patterns, spec tagging, fault coverage, HDLSCore - cobertura de código). Construção de testbenchs (drivers, monitors, stimulus).

1999 - 2000

Universidade Federal do Rio Grande do Sul

Vínculo: Outro (especifique), Enquadramento Funcional: Mestrando

Propriedade Intelectual

Patentes (1)

Tipo	Título	Data depósito
DEPOSITANTE	Dispositivo microcontrolador baseado em microprocessador de 8 bits	03/01/2011