Arthur Francisco Lorenzon

Formação complementar

Idiomas

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• TEMP, DANIEL C. ; DA COSTA, ALEXANDRE A. F. ; VIEIRA, ANGELO N. C. ; ORIBES, ESTER S. ; LOPES, IVAN M. ; DE SOUZA, PAULO SILAS S. ; LUIZELLI, MARCELO C. ; LORENZON, ARTHUR F. ; ROSSI, FÁBIO D. . MAPER: mobility-aware energy-efficient container registry migrations for edge computing infrastructures. JOURNAL OF SUPERCOMPUTING , v. 81, p. 15, 2025.

• MAAS, WILLIAM ; ROSSI, FÁBIO ; CAGGIANI, MARCELO ; NAVAUX, PHILIPPE ; LORENZON, ARTHUR . Investigating cloud instances to achieve optimal trade-offs between performance-cost efficiency. COMPUTING , v. 107, p. 1, 2025.

• DA SILVA, VINICIUS S. ; DE LIMA, EVERTON C. ; SCHWARZROCK, JANAÍNA ; ROSSI, FÁBIO D. ; LUIZELLI, MARCELO C. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Synergistically Rebalancing the EDP of Container-based Parallel Applications. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS , v. x, p. 1-14, 2024.

• MOORI, MARCELO K. ; ROCHA, H. ; LORENZON, A. F. ; BECK, A. C. S. . Allok: a machine learning approach for efficient graph execution on CPU-GPU clusters. JOURNAL OF SUPERCOMPUTING , p. 1, 2024.

• LIMA, E. C. ; ROSSI, F. D. ; LUIZELLI, M. C. ; CALHEIROS, R. N. ; LORENZON, A. F. . A neural network framework for optimizing parallel computing in cloud servers. JOURNAL OF SYSTEMS ARCHITECTURE , p. 103131, 2024.

• KRAUSE, ARTHUR M. ; SANTOS, PAULO C. ; LORENZON, ARTHUR F. ; NAVAUX, PHILIPPE O.A. . HBPB, applying reuse distance to improve cache efficiency proactively. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING , v. 191, p. 104919, 2024.

• TEMP, D. C. ; DE SOUZA, PAULO SILAS SEVERO ; LORENZON, A. F. ; LUIZELLI, M. C. ; ROSSI, F. D. . Mobility-aware registry migration for containerized applications on edge computing infrastructures. JOURNAL OF NETWORK AND COMPUTER APPLICATIONS , v. x, p. 1-20, 2023.

• MARQUES, SANDRO MATHEUS VILA NOVA ; ROSSI, FÁBIO DINIZ ; LUIZELLI, MARCELO CAGGIANI ; BECK, ANTONIO CARLOS SCHNEIDER ; LORENZON, ARTHUR FRANCISCO . Seamless Thermal Optimization of Parallel Workloads. IEEE Design & Test , v. x, p. 1-1, 2023.

• NAVAUX, P. O. A. ; LORENZON, A. F. ; SERPA, M. S. . Challenges in High-Performance Computing. JOURNAL OF THE BRAZILIAN COMPUTER SOCIETY (ONLINE) , v. 29, p. 51-62, 2023.

• MARQUES, S. M. ; SERPA, M. S. ; NAVARRO, A. M. ; ROSSI, F. D. ; LUIZELLI, M. C. ; NAVAUX, P. O. A. ; BECK, A. C. S. ; LORENZON, A. F. . Optimizing the EDP of OpenMP applications via concurrency throttling and frequency boosting. JOURNAL OF SYSTEMS ARCHITECTURE , p. 102379, 2022.

• MOORI, MARCELO K. ; DE A. ROCHA, HIAGO MAYK G. ; SCHWARZROCK, JANAINA ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . Improving the efficiency of graph algorithm executions on high-performance computing. CONCURRENCY AND COMPUTATION-PRACTICE & EXPERIENCE , v. 1, p. 1-17, 2022.

• CASTRO, ARIEL G. ; LORENZON, ARTHUR F. ; ROSSI, FABIO D. ; DA COSTA FILHO, ROBERTO I. T. ; RAMOS, FERNANDO M. V. ; ROTHENBERG, CHRISTIAN E. ; LUIZELLI, MARCELO C. . Near-Optimal Probing Planning for In-Band Network Telemetry. IEEE COMMUNICATIONS LETTERS , v. 1, p. 1-1, 2021.

• MEDEIROS, THIARLES S. ; PEREIRA, LUAN ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . Mitigating the processor aging through dynamic concurrency throttling. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING , p. 1, 2021.

• SILVA, V. S. ; NOGUEIRA, A. D. ; LIMA, E. C. ; ROCHA, HIAGO MAYK G. DE A. ; SERPA, MATHEUS ; LUIZELLI, M. C. ; ROSSI, F. D. ; NAVAUX, PHILIPPE O. ; BECK, A. C. S. ; LORENZON, A. F. . Smart Resource Allocation of Concurrent Execution of Parallel Applications. CONCURRENY AND COMPUTATION (ONLINE) , v. x, p. 1-20, 2021.

• SAQUETTI, M. ; CANOFRE, R. ; LORENZON, A. F. ; ROSSI, F. D. ; AZAMBUJA, J. R. ; CORDEIRO, W. ; LUIZELLI, M. C. . Toward In-Network Intelligence: Running Distributed Artificial Neural Networks in the Data Plane. IEEE COMMUNICATIONS LETTERS , v. x, p. 1-5, 2021.

• MEDEIROS, THIARLES S. ; BERNED, GUSTAVO P. ; NAVARRO, ANTONI ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; BRANDALERO, MARCELO ; HUBNER, MICHAEL ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Aging-Aware Parallel Execution. IEEE Embedded Systems Letters , v. 13, p. 122-125, 2021.

• LUIZELLI, M. C. ; CANOFRE, R. ; LORENZON, A. F. ; ROSSI, F. D. ; CORDEIRO, W. ; RENDON, O. M. C. . In-Network Neural Networks: Challenges and Opportunities for Innovation. IEEE NETWORK , v. x, p. 1-7, 2021.

• SERPA, M. S. ; CRUZ, E. ; DIENER, M. ; LORENZON, A. F. ; BECK, A. C. S. ; NAVAUX, P. O. A. . Mitigating execution unit contention in parallel applications using instruction-aware mapping. CONCURRENCY AND COMPUTATION-PRACTICE & EXPERIENCE , p. 1, 2021.

• HOHEMBERGER, RUMENIGUE ; DA ROZA, CINARA EWERLING ; PFEIFER, FELIPE RUBIN ; DA ROSA, RODRIGO MELLO ; DE SOUZA, PAULO SILAS SEVERO ; LORENZON, ARTHUR FRANCISCO ; LUIZELLI, MARCELO CAGGIANI ; ROSSI, FÁBIO DINIZ . An approach to mitigate challenges to the Electronic Health Records storage. MEASUREMENT , v. x, p. 107424, 2020.

• COUTINHO, D. A. M. ; SENSI, D. ; LORENZON, A. F. ; GEORGIOU, K. ; NUNEZ-YANEZ, J. ; EDER, K. ; XAVIER-DE-SOUZA, S. . Performance and Energy Trade-Offs for Parallel Applications on Heterogeneous Multi-Processing. Energies , v. 13, p. 1, 2020.

• SOUZA, P. ; RUBIN, F. P. ; HOHEMBERGER, RUMENIGUE ; FERRETO, TIAGO COELHO ; LORENZON, A. F. ; LUIZELLI, MARCELO C. ; ROSSI, F. D. . Detecting abnormal sensors via machine learning: An IoT farming WSN-based architecture case study. MEASUREMENT , v. 164, p. 108042, 2020.

• SCHWARZROCK, J. ; JORDAN, M. G. ; KOROL, G. ; LORENZON, A. F. ; BECK, M. R. ; BECK, A. C. S. . Dynamic concurrency throttling on NUMA systems and data migration impacts. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS , p. 1, 2020.

• BERNED, GUSTAVO PAIM ; ROSSI, FÁBIO D. ; LUIZELLI, MARCELO C. ; DE SOUZA, SAMUEL XAVIER ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Low learning-cost offline strategies for EDP optimization of parallel applications. JOURNAL OF SYSTEMS ARCHITECTURE , v. 1, p. 101959, 2020.

• SCHWARZROCK, JANAINA ; DE OLIVEIRA, CHARLES CARDOSO ; RITT, MARCUS ; LORENZON, ARTHUR FRANCISCO ; Beck Filho, Antonio Carlos Schneider . A Runtime and Non-Intrusive Approach to Optimize EDP by tuning Threads and CPU Frequency for OpenMP Applications. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS , v. 32, p. 1-1, 2020.

• HOHEMBERGER, RUMENIGUE ; LORENZON, ARTHUR F. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. . Optimizing Distributed Network Monitoring for NFV Service Chains. IEEE COMMUNICATIONS LETTERS , v. x, p. 1-1, 2019.

• JORDAN, M. G. ; BRANDALERO, M. ; MALFATTI, G. M. ; LORENZON, A. F. ; SILVA, B. C. ; CARRO, L. ; BECK, M. R. ; BECK, A. C. S. . Data clustering for efficient approximate computing. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS , p. 1, 2019.

• LORENZON, ARTHUR FRANCISCO ; DE OLIVEIRA, CHARLES CARDOSO ; SOUZA, JECKSON DELLAGOSTIN ; BECK, ANTONIO CARLOS SCHNEIDER . Aurora: Seamless Optimization of OpenMP Applications. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS , v. 30, p. 1007-1021, 2019.

• HOHEMBERGER, RUMENIGUE ; CASTRO, ARIEL G. ; VOGT, FRANCISCO G. ; MANSILHA, RODRIGO B. ; LORENZON, ARTHUR F. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. . Orchestrating In-Band Data Plane Telemetry With Machine Learning. IEEE COMMUNICATIONS LETTERS , v. 23, p. 2247-2251, 2019.

• SARTOR, A. L. ; LORENZON, A. F. ; CARRO, L. ; KASTENSMIDT, F. L. ; WONG, S. ; BECK, A. C. S. . Exploiting Idle Hardware to Provide Low Overhead Fault Tolerance for VLIW Processors. ACM Journal on Emerging Technologies in Computing Systems , v. 13, p. 1-21, 2017.

• LORENZON, ARTHUR FRANCISCO ; CERA, MÁRCIA CRISTINA ; BECK, ANTONIO CARLOS SCHNEIDER . Investigating different general-purpose and embedded multicores to achieve optimal trade-offs between performance and energy. Journal of Parallel and Distributed Computing (Print) , v. -, p. 01-20, 2016.

• LORENZON, ARTHUR FRANCISCO ; CERA, MÁRCIA CRISTINA ; SCHNEIDER BECK, ANTONIO CARLOS . Performance and Energy Evaluation of Different Multi-Threading Interfaces in Embedded and General Purpose Systems. JOURNAL OF SIGNAL PROCESSING SYSTEMS FOR SIGNAL, IMAGE, AND VIDEO TECHNOLOGY (ONLINE) , v. 76, p. 1-13, 2014.

• LORENZON, A. F. ; BECK, A. C. S. . Parallel Computing Hits the Power Wall - Principles, Challenges, and a Survey of Solutions. 1. ed. Cham: Springer, 2019. v. 1. 125p .

• LORENZON, A. F. ; SCHNORR, L. M. . Pensamento Computacional Paralelo: Desafios do Presente e do Futuro. In: Alberto Egon Schaeffer-Filho; Luigi Carro; Weverton Cordeiro. (Org.). Escola de Computação PPGC/UFRGS 50 Anos: Transformando Desafios em Oportunidades Para o Futuro. 1ed.Porto Alegre: SBC, 2023, v. 1, p. 53-78.

• CANOFRE, R. ; CASTRO, ARIEL G. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . Towards Efficient Selective In-Band Network Telemetry Report Using SmartNICs. In: Barolli, L; Hussain, F; Enokido, T.. (Org.). Advanced Information Networking and Applications. 1ed.Cham: Springer, 2022, v. 449, p. 1-1.

• Viegas, Pablo B. ; de Castro, Ariel G. ; LORENZON, ARTHUR F. ; ROSSI, FÁBIO D. ; LUIZELLI, MARCELO C. . The Actual Cost of Programmable SmartNICs: Diving into the Existing Limits. Lecture Notes in Networks and Systems. 1ed.: Springer International Publishing, 2021, v. , p. 181-194.

• HOHEMBERGER, RUMENIGUE ; LORENZON, ARTHUR FRANCISCO ; ROSSI, FÁBIO DINIZ ; LUIZELLI, MARCELO CAGGIANI . A Heuristic Approach for Large-Scale Orchestration of the In-band Data Plane Telemetry Problem. Advances in Intelligent Systems and Computing. 1ed.: Springer International Publishing, 2020, v. , p. 381-392.

• LORENZON, A. F. . O Computador é Apenas uma Caixa Mágica de fazer Cálculos?. In: EAD Laureate International Universities. (Org.). Fundamentos para Computação. 1/1ed.: , 2018, v. , p. 1-26.

• LORENZON, A. F. . Qual a Relação entre Lógica e Computação?. In: EAD Luareate International Universities. (Org.). Fundamentos para Computação. 1/1ed.: , 2018, v. 1, p. 1-24.

• LORENZON, A. F. ; BECK, M. R. ; BECK, A. C. S. . Desafios de Sistemas Embarcados Multicore Modernos: da Plataforma de Hardware à Programação. In: SBC. (Org.). Escola Regional de Alto Desempenho. 1ed.Porto Alegre: SBC, 2016, v. , p. 51-70.

• MAAS, WILLIAM ; ROSSI, FÁBIO ; LUIZELLI, MARCELO ; NAVAUX, PHILIPPE ; LORENZON, ARTHUR . Towards Optimizing Cost and Performance for Parallel Workloads in Cloud Computing. In: 15th International Conference on Cloud Computing and Services Science, 2025, Porto. Proceedings of the 15th International Conference on Cloud Computing and Services Science, 2025. v. x. p. 231.

• GARCIA, PEDRO ; ORIBES, ESTER ; LOPES JUNIOR, IVAN ; MARQUES DE SOUZA, BRAULIO ; CRESTANI, ANGELO ; LORENZON, ARTHUR ; LUIZELLI, MARCELO ; SEVERO DE SOUZA, PAULO ; ROSSI, FÁBIO . LLM-Based Adaptive Digital Twin Allocation for Microservice Workloads. In: 15th International Conference on Cloud Computing and Services Science, 2025, Porto. Proceedings of the 15th International Conference on Cloud Computing and Services Science, 2025. v. x. p. 61.

• GARCIA, PEDRO ; LORENZON, ARTHUR ; LUIZELLI, MARCELO ; SEVERO DE SOUZA, PAULO ; ROSSI, FÁBIO . WFQ-Based SLA-Aware Edge Applications Provisioning. In: 15th International Conference on Cloud Computing and Services Science, 2025, Porto. Proceedings of the 15th International Conference on Cloud Computing and Services Science, 2025. v. x. p. 159.

• CITADIN, DENIS ; ROSSI, FÁBIO ; LUIZELLI, MARCELO ; NAVAUX, PHILIPPE ; LORENZON, ARTHUR . Energy-Aware Node Selection for Cloud-Based Parallel Workloads with Machine Learning and Infrastructure as Code. In: 15th International Conference on Cloud Computing and Services Science, 2025, Porto. Proceedings of the 15th International Conference on Cloud Computing and Services Science, 2025. v. 2025. p. 49-10.

• LORENZON, A. F. ; BECK, A. C. S. ; NAVAUX, P. O. A. ; MESSER, B. . Energy-Efficient GPU Allocation and Frequency Management in Exascale Computing Systems. In: ISC High Performance, 2025, Hamburgo. ISC High Performance. New York, NY: IEEE, 2025. v. x. p. 1-11.

• COSTA, G. P. ; MONTEIRO, D. M. ; GARCIA, P. H. S. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . OLEO: Optimizing LEO Satellites Offloading of Cloud-Edge Applications. In: IEEE Symposium on Computers and Communications, 2025, Bologna. IEEE Symposium on Computers and Communications. New York, NY: IEEE, 2025. p. 1-6.

• SCHUSSLER, BRENDA ; RIGON, PEDRO ; LORENZON, ARTHUR F. ; NAVAUX, PHILIPPE O. A. . BTO, Block and Thread Optimization of GPU Kernels on Geophysical Exploration. In: 2024 32nd Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2024, Dublin. 2024 32nd Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), 2024. p. 9-8.

• CANNAROZZO, LUIGI ; MORAIS, THIAGO BORTOLUZZI ; DE SOUZA, PAULO SILAS SEVERO ; GOBATTO, LEONARDO REINEHR ; LAMB, IVAN PETER ; DUARTE, PEDRO ARTHUR P. R. ; AZAMBUJA, JOSÉ RODRIGO FURLANETTO ; LORENZON, ARTHUR FRANCISCO ; ROSSI, FÁBIO DINIZ ; CORDEIRO, WEVERTON ; LUIZELLI, MARCELO CAGGIANI . Spinner: Enabling In-network Flow Clustering Entirely in a Programmable Data Plane. In: NOMS 20242024 IEEE Network Operations and Management Symposium, 2024, Seoul. NOMS 2024-2024 IEEE Network Operations and Management Symposium, 2024. p. 1-8.

• MAAS, WILLIAM ; DE SOUZA, PAULO S. S. ; LUIZELLI, MARCELO C. ; ROSSI, FÁBIO D. ; NAVAUX, PHILIPPE O. A. ; LORENZON, ARTHUR F. . An ANN-Guided Multi-Objective Framework for Power-Performance Balancing in HPC Systems. In: CF '24: 21st ACM International Conference on Computing Frontiers, 2024, Ischia Italy. Proceedings of the 21st ACM International Conference on Computing Frontiers. v. x. p. 138-8.

• GONÇALVES, THIAGO ; BECK, ANTONIO ; LORENZON, ARTHUR . Balancing Performance and Aging in Cloud Environments. In: 14th International Conference on Cloud Computing and Services Science, 2024, Angers. Proceedings of the 14th International Conference on Cloud Computing and Services Science, 2024. p. 216-8.

• LUIZELLI, MARCELO C. ; VOGT, FRANCISCO G. ; DE SOUZA, PAULO SILAS SEVERO ; LORENZON, ARTHUR F. ; DA COSTA FILHO, ROBERTO I. T. ; ROSSI, FABIO D. ; CALHEIROS, RODRIGO N. ; ROTHENBERG, CHRISTIAN ESTEVE . DigiNet: Scaling up Provisioning of Network Digital Twin. In: 2024 IEEE 10th International Conference on Network Softwarization (NetSoft), 2024, Saint Louis. 2024 IEEE 10th International Conference on Network Softwarization (NetSoft), 2024. v. X. p. 136-8.

• RIGON, P. H. C. ; SCHUSSLER, B. S. ; MATTOS, A. S. ; SILVA, P. M. C. E. ; OLIVEIRA, F. ; CARISSIMI, ALEXANDRE ; PANETTA, J. ; SPIGA, F. ; LORENZON, A. F. ; NAVAUX, P. O. A. . Harnessing Data Movement Strategies to Optimize Performance-Energy Efficiency of Oil & Gas Simulations in HPC. In: European Conference on Parallel Computing, 2024, Madrid. European Conference on Parallel Computing, 2024. v. 1. p. 1-14.

• ROCHA, HIAGO MAYK G. DE A. ; MOORI, MARCELO K. ; KOROL, GUILHERME ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . Enhancing Graph Execution for Performance and Energy Efficiency on NUMA Machines. In: 2024 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2024, Knoxville. 2024 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2024. v. 1. p. 143-6.

• LORENZON, ARTHUR F. ; NAVAUX, PHILLIPE O. A. ; SARDINHA, ALEXANDRE ; MESSER, BRONSON . Towards Performance Portability of an Oil and Gas Application on Heterogeneous Architectures. In: 2024 IEEE 36th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2024, Hilo. 2024 IEEE 36th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2024. p. 127.

• ARAÚJO, THIAGO ; LORENZON, ARTHUR F. ; NAVAUX, PHILIPPE O. A. . Leveraging Cloud Computing for Stock Market Forecasting with Reinforcement Learning. In: 2024 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2024, Hilo. 2024 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2024. p. 58.

• NAPA, MANUEL ALEXANDER GARCIA ; LORENZON, ARTHUR F. . A Systematic Literature Review of I/O Optimization in HPC and Cloud Computing Environments. In: 2024 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2024, Hilo. 2024 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2024. p. 66.

• NOGUEIRA, ANGELO GASPAR DINIZ ; LORENZON, ARTHUR FRANCISCO ; SCHEPKE, CLAUDIO ; KREUTZ, DIEGO . Análise de Desempenho e Consumo Energético de Aplicações Recursivas em Ambientes OpenMP, CUDA e CUDA DP. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2024, Brasil. Anais do XXV Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD 2024), 2024. p. 264.

• DIAS, JOÃO VITOR M. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Explorando Modelos GPT na Geração de Código Paralelo para Aplicações de Computação Stencil. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2024, Brasil. Anais do XXV Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD 2024), 2024. p. 348.

• MACHADO, RODRIGO C. ; LORENZON, ARTHUR F. ; NAVAUX, PHILIPPE O. A. . Sobreposição de computação e escrita do método Fletcher com MPI. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2024, Brasil. Anais do XXV Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD 2024), 2024. p. 168.

• GONÇALVES, THIAGO DOS SANTOS ; BECK, ANTONIO CARLOS SCHNEIDER ; LORENZON, ARTHUR F. . Investigating the Influence of Process Variability on Asymmetric Multicore Processors. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. p. 1.

• MOORI, MARCELO K. ; ROCHA, HIAGO MAYK G. DE A. ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . Efficient Thread Tuning for Asymmetric Multicores. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. p. 1.

• SCHWARZROCK, JANAINA ; LORENZON, ARTHUR F. ; DE SOUZA, SAMUEL XAVIER ; BECK, ANTONIO CARLOS S. . Integration Framework for Online Thread Throttling with Thread and Page Mapping on NUMA Systems. In: 2024 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2024, San Francisco. 2024 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2024. p. 1189.

• COELHO, M. ; OCANA, K. ; PEREIRA, A. ; PORTO, A. ; CARDOSO, D. ; LORENZON, A. F. ; OLIVEIRA, R. ; NAVAUX, P. O. A. ; OSTHOFF, C. . Machine Learning Regression-Based Prediction for Improving Performance and Energy Consumption in HPC Platforms. In: Latin America High Performance Computing Conference, 2024, Santiago, Chile. Latin America High Performance Computing Conference, 2024. v. -. p. 186-200.

• CASTRO, A. G. ; CAPELETTI, I. ; LORENZON, A. F. ; ROSSI, F. D. ; COSTA FILHO, R. I. T. ; ROTHENBERG, C. E. ; LUIZELLI, M. C. . Taking detours: An in-network fault-tolerant probing planning for In-band Network Telemetry. In: IEEE International Conference on Communications (ICC), 2023, Italy. IEEE International Conference on Communications (ICC): Next-Generation Networking and Internet Symposium. NY: IEEE. v. x. p. 1-8.

• MOORI, M. ; ROCHA, HIAGO MAYK G. DE A. ; SILVA, M. A. ; SCHWARZROCK, J. ; LORENZON, A. F. ; BECK, A. C. S. . Automatic CPU-GPU Allocation for Graph Execution. In: Euromicro International Conference on Parallel, Distributed, and Network-Based Processing, 2023, Napoles, Itália. Euromicro International Conference on Parallel, Distributed, and Network-Based Processing. New York, NY: IEEE, 2023. v. x. p. 1-8.

• TEMP, D. C. ; CAPELETTI, I. ; CASTRO, A. G. ; SOUZA, P. ; LORENZON, A. F. ; LUIZELLI, M. C. ; ROSSI, F. D. . Latency-Aware Cost-Efficient Provisioning of Composite Applications in Multi-Provider Clouds. In: International Conference on Cloud Computing and Services Science, 2023, Praga. International Conference on Cloud Computing and Services Science. New York, NY: IEEE, 2023. v. x. p. 1-6.

• CAPELETTI, I. ; CASTRO, A. G. ; TEMP, D. C. ; SOUZA, P. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . Towards Optimizing the Edge-to-Cloud Continuum Resource Allocation. In: International Conference on Cloud Computing and Services Science, 2023, Praga. International Conference on Cloud Computing and Services Science. New York, NY: IEEE, 2023. v. x. p. 1-8.

• LORENZON, A. F. ; KOROL, G. ; BRANDALERO, M. ; BECK, A. C. S. . Harnessing the Effects of Process Variability to Mitigate Aging in Cloud Servers. In: IEEE Computer Society Annual Symposium on VLSI, 2023, Foz do Iguaçu. IEEE Computer Society Annual Symposium on VLSI. NY, USA: IEEE, 2023. p. 1-6.

• KUNAS, CRISTIANO A. ; ROSSI, FÁBIO D. ; LUIZELLI, MARCELO C. ; CALHEIROS, RODRIGO N. ; NAVAUX, PHILIPPE O. A. ; LORENZON, ARTHUR F. . NeurOPar, A Neural Network-Driven EDP Optimization Strategy for Parallel Workloads. In: 2023 IEEE 35th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2023, Porto Alegre. 2023 IEEE 35th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2023. p. 170.

• MACHADO, RODRIGO C. ; KUNAS, CRISTIANO A. ; LORENZON, ARTHUR F. ; CARISSIMI, ALEXANDRE ; NAVAUX, PHILIPPE O.A. . Harnessing Cloud Computing for Geophysical Exploration. In: 2023 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2023, Porto Alegre. 2023 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2023. p. 83.

• MOORI, MARCELO K. ; ROCHA, HIAGO MAYK G. DE A. ; LORENZON, A. F. ; BECK, A. C. S. . Searching for the Ideal Number of Threads on Asymmetric Multiprocessors. In: Brazilian Symposium on Computing Systems Engineering, 2023, Porto Alegre. Brazilian Symposium on Computing Systems Engineering. NY, USA: IEEE, 2023. p. 1-6.

• ROCHA, HIAGO MAYK G. DE A. ; QUEROL, V. B. ; LORENZON, A. F. ; BECK, A. C. S. . Optimizing Single-Source Graph Execution on NUMA Machines. In: Brazilian Symposium on Computing Systems Engineering, 2023, Porto Alegre. Brazilian Symposium on Computing Systems Engineering. NY, USA: IEEE, 2023. p. 1-6.

• ARAÚJO, THIAGO S. ; KÜNAS, CRISTIANO A. ; BALREIRAS, DENNIS G. ; LORENZON, A. F. ; NAVAUX, PHILIPPE O. ; MATTOS NETO, PAULO S. G. DE . Concurrent Computing for Accelerating Financial Machine Learning Model Training. In: Brazilian Symposium on Computing Systems Engineering, 2023, Porto Alegre. Brazilian Symposium on Computing Systems Engineering. Porto Alegre: SBC, 2023. p. 59-62.

• SCHUSSLER, B. S. ; RIGON, P. H. C. ; LORENZON, A. F. ; CARISSIMI, ALEXANDRE ; NAVAUX, PHILIPPE O. . The Impact of CUDA Execution Configuration Parameters on the Performance and Energy of a Seismic Application. In: Latin America High Performance Computing Conference, 2023, Cartagena de Indias, Colombia. Latin America High Performance Computing Conference. .: ., 2023. p. 1-14.

• RIGON, P. H. C. ; SCHUSSLER, B. S. ; PADOIN, E. L. ; LORENZON, A. F. ; CARISSIMI, ALEXANDRE ; NAVAUX, PHILIPPE O. . Towards a Multi-GPU Implementation of a Seismic Application. In: Latin America High Performance Computing Conference, 2023, Cartagena de Indias, Colombia. Latin America High Performance Computing Conference. .: ., 2023. p. 1-14.

• CANOFRE, R. ; CASTRO, A. G. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . Towards Efficient Selective In-Band Network Telemetry Report using SmartNICs. In: International Conference on Advanced Information Networking and Applications, 2022, Sydney, Australia. The 36-th International Conference on Advanced Information Networking and Applications (AINA-2022), 2022. v. x. p. 1-12.

• ROCHA, HIAGO MAYK G. DE A. ; SCHWARZROCK, J. ; LORENZON, A. F. ; BECK, A. C. S. . Using Machine Learning to Optimize Graph Execution on NUMA Machines. In: Design Automation Conference, 2022, San Francisco, CA, USA. Design Automation Conference. New York: IEEE, 2022. v. X. p. 1-6.

• FERRETO, TIAGO ; KONZEN, MARCOS ; GRIESANG, FÁBIO ; ROSSI, FÁBIO ; LORENZON, ARTHUR ; BALZANO DE MATTOS, JULIO ; EWERLING DA ROSA, CINARA ; IZOLAN, PATRIC ; LUIZELLI, MARCELO ; DE SOUZA, PAULO . Multivariate Interpolation at the Edge to Infer Faulty IoT Sensor Metrics. In: 12th International Conference on Cloud Computing and Services Science, 2022, Online Streaming. Proceedings of the 12th International Conference on Cloud Computing and Services Science, 2022. v. x. p. 280-8.

• LORENZON, ARTHUR F. ; MARQUES, SANDRO M. V. N. ; NAVARRO, ANTONI ; BELTRAN, VICENÇ . Seamless optimization of the GEMM kernel for task-based programming models. In: ICS '22: 2022 International Conference on Supercomputing, 2022, Virtual Event. Proceedings of the 36th ACM International Conference on Supercomputing. New York: ACM. v. x. p. 1-11.

• SCHWARZROCK, JANAINA ; ROCHA, HIAGO MAYK G. DE A. ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . Smoothing on Dynamic Concurrency Throttling. In: 2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2022, Lyon. 2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2022. p. 962.

• DALLANORA, L. ; CASTRO, A. G. ; COSTA FILHO, R. I. T. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . DyPRO: Dynamic Probing Planning for In-Band Network Telemetry. In: IEEE Symposium on Computers and Communications, 2022, Rhodes Island, Greece. IEEE Symposium on Computers and Communications, 2022. v. 1. p. 1-8.

• MARQUES, SANDRO M. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Thermal-Aware Thread and Turbo Frequency Throttling Optimization for Parallel Applications. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. v. 1. p. 1-6.

• KNORST, T. ; JORDAN, M. G. ; KOROL, G. ; VICENZI, J. C. ; LORENZON, A. F. ; BECK, M. R. ; BECK, A. C. S. . On the benefits of Collaborative Thread Throttling and HLS-Versioning in CPU-FPGA Environments. In: Symposium on Integrated Circuit and Systems Design (SBCCI), 2022, Online. 2022 Symposium on Integrated Circuit and Systems Design. NY, New York, USA: IEEE, 2022. v. 1. p. 1-6.

• LIMA, E. C. ; LUIZELLI, MARCELO C. ; ROSSI, F. D. ; BECK, A. C. S. ; LORENZON, A. F. . Otimizando a Execuçao de Aplicaçoes Paralelas em Ambiente de Nuvem Heterogênea. In: XXIII Simpósio em Sistemas Computacionais de Alto Desempenho, 2022, Florianópolis-SC. XXIII Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre: SBC, 2022.

• MOORI, M. ; ROCHA, HIAGO MAYK G. DE A. ; SCHWARZROCK, J. ; LORENZON, A. F. ; BECK, A. C. S. . Decidindo entre GPU e CPU para Processar Grafos com Base em Métricas de Alto Nível. In: XXIII Simpósio em Sistemas Computacionais de Alto Desempenho, 2022, Florianópolis-SC. XXIII Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre - RS: SBC, 2022.

• KONZEN, M. ; LORENZON, A. F. ; LUIZELLI, M. C. ; ROSSI, F. D. ; MATTOS, J. C. B. . A comprehensive review of task offloading in edge computing. In: Brazilian Symposium on Computing Systems Engineering, 2022, Fortaleza/CE. Brazilian Symposium on Computing Systems Engineering. Porto Alegre - RS: SBC, 2022.

• VIEGAS, P. ; CASTRO, A. G. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . The Actual Cost of Programmable SmartNICs: diving into the existing limits. In: International Conference on Advanced Information Networking and Applications (AINA-2021), 2021, Toronto. Proceedings of the AINA 2021, 2021. p. 1-8.

• BERNED, G. P. ; MEDEIROS, T. S. ; SERPA, M. S. ; ROSSI, F. D. ; LUIZELLI, M. C. ; NAVAUX, P. O. A. ; BECK, A. C. S. ; LORENZON, A. F. . Combining Thread Throttling and Mapping to Optimize the EDP of Parallel Applications. In: Euromicro International Conference on Parallel, Distributed and Network, 2021, Vallaloid, Spain. Proceedings of the PDP 2021, 2021.

• MARQUES, SANDRO M. ; MEDEIROS, THIARLES S. ; SERPA, MATHEUS ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; NAVAUX, PHILIPPE O. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Optimizing Parallel Applications via Dynamic Concurrency Throttling and Turbo Boosting. In: 2021 29th Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2021, Valladolid. 2021 29th Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), 2021. p. 153.

• ROCHA, HIAGO MAYK G. DE A. ; SCHWARZROCK, JANAINA ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . Boosting Graph Analytics by Tuning Threads and Data Affinity on NUMA Systems. In: 2021 29th Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2021, Valladolid. 2021 29th Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), 2021. p. 161.

• COSTA, M. T. ; MEDEIROS, THIARLES S. ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . EDP Optimization of Parallel Applications via CPU Frequency Scaling on AMD Processors. In: IEEE Latin America Symposium on Circuits and System (IEEE LASCAS 2021), 2021, Peru. Proceedings of the IEEE LASCAS, 2021.

• MARQUES, SANDRO M. ; MEDEIROS, THIARLES S. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Synergically Rebalancing Parallel Execution via DCT and Turbo Boosting. In: 2021 58th ACM/IEEE Design Automation Conference (DAC), 2021, San Francisco. 2021 58th ACM/IEEE Design Automation Conference (DAC), 2021. p. 277.

• NAVARRO MUÑOZ, ANTONI ; F. LORENZON, ARTHUR ; AYGUADÉ PARRA, EDUARD ; BELTRAN QUEROL, VICENÇ . Combining Dynamic Concurrency Throttling with Voltage and Frequency Scaling on Task-based Programming Models. In: ICPP 2021: 50th International Conference on Parallel Processing, 2021, Lemont IL USA. 50th International Conference on Parallel Processing. New York: ACM. v. 1. p. 1-10.

• KNORST, T. ; JORDAN, M. G. ; LORENZON, A. F. ; BECK, M. R. ; BECK, A. C. S. . ETCG: Energy-Aware CPU Thread Throttling for CPU-GPU Collaborative Environments. In: Symposium on Integrated Circuits and Systems Design, 2021, Virtual. 34ᵗʰ Symposium on Integrated Circuits and Systems Design. NY, USA: IEEE, 2021. v. x. p. 1-5.

• KNORST, TIAGO ; JORDAN, MICHAEL G. ; LORENZON, ARTHUR F. ; RUTZIG, MATEUS BECK ; BECK, ANTONIO CARLOS SCHNEIDER . ETCF - Energy-Aware CPU Thread Throttling and Workload Balancing Framework for CPU-FPGA Collaborative Environments. In: 2021 XI Brazilian Symposium on Computing Systems Engineering (SBESC), 2021, Florianopolis. 2021 XI Brazilian Symposium on Computing Systems Engineering (SBESC), 2021. p. 1-8.

• COSTA, M. T. ; MARQUES, S. M. ; ROSSI, F. D. ; LUIZELLI, MARCELO C. ; BECK, A. C. S. ; LORENZON, A. F. . Mitigando o Impacto da Degradação do Processador via Multiprogramação. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2021, Virtual. WSCAD 2021 ? XXII Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre, Brasil: SBC, 2021. p. 1-12.

• MOORI, M. ; ROCHA, H. ; SCHWARZROCK, J. ; LORENZON, A. F. ; BECK, A. C. S. . Aumentando a Eficiência na Execução de Algoritmos de Grafos em HPC. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2021, Virtual. WSCAD 2021 ? XXII Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre, Brasil: SBC, 2021. p. 1-12.

• THUME JUNIOR, V. ; MEDEIROS, T. S. ; SCHWARZROCK, J. ; XAVIER-DE-SOUZA, S. ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . PampaAffinity: Otimização de Aplicações Paralelas via Ajuste Dinâmico e Transparente do Grau de Paralelismo e Mapeamento de Threads. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2021, Virtual. WSCAD 2021 ? XXII Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre, Brasil: SBC, 2021. p. 1-12.

• RAMIREZ IZOLAN, PATRIC LINCON ; DINIZ ROSSI, FABIO ; HOHEMBERGER, RUMENIGUE ; KONZEN, MARCOS PAULO ; DA CUNHA RODRIGUES, GUILHERME ; SAQUETTE, LUIZA RODRIGUES ; CHAVES TEMP, DANIEL ; LORENZON, ARTHUR FRANCISCO ; CAGGIANI LUIZELLI, MARCELO . Low-Cost Fog Computing Platform for Soil Moisture Management. In: 2020 International Conference on Information Networking (ICOIN), 2020, Barcelona. 2020 International Conference on Information Networking (ICOIN), 2020. v. x. p. 499-504.

• HOHEMBERGER, RUMENIGUE ; ROSSI, FABIO DINIZ ; KONZEN, MARCOS PAULO ; TEMP, DANIEL CHAVES ; LORENZON, ARTHUR FRANCISCO ; LUIZELLI, MARCELO CAGGIANI ; DA CUNHA RODRIGUES, GUILHERME . Towards Elasticity for SME Cloud Services. In: 2020 International Conference on Information Networking (ICOIN), 2020, Barcelona. 2020 International Conference on Information Networking (ICOIN), 2020. v. 1. p. 541-546.

• BERNED, G. ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . Decreasing the Learning Cost of Offline Parallel Application Optimization Strategies. In: 28th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing, 2020, Vasteras, Suécia. 28th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing, 2020. p. 1-8.

• HOHEMBERGER, RUMENIGUE ; LORENZON, A. F. ; LUIZELLI, M. C. ; ROSSI, F. D. . Modeling and Simulating Daily Power Budgets for Sustainable Data Centers. In: 28th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing, 2020, Vasteras, Suécia. 28th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing, 2020. p. 1-4.

• HOHEMBERGER, RUMENIGUE ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . A Heuristic Approach for Large-Scale Orchestration of the In-Band Data Plane Telemetry Problem. In: he 34-th International Conference on Advanced Information Networking and Applications, 2020, Caserta, Italy. he 34-th International Conference on Advanced Information Networking and Applications. NY, USA: IEEE, 2020. p. 1-12.

• NAVARRO, A. M. ; LORENZON, A. F. ; PARRA, E. A. ; QUEROL, V. B. . Optimizing Resource Management through Prediction-based Policies. In: Euro-Par: 26th International European Conference on Parallel and Distributed Computing, 2020, Warsaw, Poland. Euro-Par: 26th International European Conference on Parallel and Distributed Computing, 2020. p. 1-14.

• COSTA, M. T. ; MARQUES, S. M. ; MEDEIROS, T. S. ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . PampaFreq: Otimizando o EDP de Aplicações Paralelas em Processadores AMD. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2020, Via Internet. XXI Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre: SBC, 2020. p. 1-12.

• SILVA, V. S. ; MEDEIROS, T. S. ; ROCHA, H. ; ROSSI, F. D. ; LUIZELLI, M. C. ; BECK, A. C. S. ; LORENZON, A. F. . Análise da Execução Concorrente de Aplicações Paralelas em Arquiteturas. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2020, Via Internet. XXI Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre: SBC, 2020. p. 1-12.

• PEREIRA, LUAN ; LIMA, L. C. ; SERPA, M. S. ; OLIVEIRA, A. Q. ; ROSSI, F. D. ; LUIZELLI, M. C. ; NAVAUX, P. O. A. ; BECK, A. C. S. ; LORENZON, A. F. . Otimizando a correspondência de patches para o inpainting de imagens com diferentes interfaces de programação paralela. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2020, Via Internet. XXI Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre: SBC, 2020. p. 1-12.

• VIEIRA, C. ; LORENZON, A. F. ; SCHNORR, L. M. ; NAVAUX, P. O. A. ; BECK, A. C. S. . Exploring Direct ConvolutionPerformance on the Gemmini Accelerator. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2020, Via Internet. XXI Simpósio em Sistemas Computacionais de Alto Desempenho. Porto Alegre: SBC, 2020. p. 1-12.

• ROCHA, H. ; SCHWARZROCK, J. ; LORENZON, A. F. ; PEREIRA, M. ; SCHNORR, L. M. ; NAVAUX, P. O. A. ; BECK, A. C. S. . AtTune: A Heuristic based Framework for Parallel Applications Autotuning. In: Brazilian Symposium on Computing Systems Engineering, 2020, Via Internet. X Brazilian Symposium on Computing Systems Engineering, 2020. p. 1-6.

• CASTRO, ARIEL G. ; LOPES, VICTOR H. S. ; VOGT, FRANCISCO G. ; ROSSI, FABIO D. ; LORENZON, ARTHUR F. ; LUIZELLI, MARCELO C. . Patcher: Towards Fault - Tolerant Probing Planning for In-band Network Telemetry. In: 2020 IEEE LatinAmerican Conference on Communications (LATINCOM), 2020, Santo Domingo. 2020 IEEE Latin-American Conference on Communications (LATINCOM), 2020. p. 1-6.

• SCHWARZROCK, J. ; ROCHA, H. ; LORENZON, A. F. ; BECK, A. C. S. . Effective Exploration of Thread Throttling and Thread/Page Mapping on NUMA Systems. In: IEEE International Conference on High Performance Computing and Communications (HPCC-2020), 2020, Fiji. The 22nd IEEE International Conference on High Performance Computing and Communications (HPCC-2020). NY: IEEE, 2020. v. 1. p. 1-8.

• MEDEIROS, THIARLES S. ; SCHWARZROCK, JANAINA ; NAVARRO, ANTONI C. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . An Application-Driven Approach to Mitigate Aging by Tuning the TLP and Allocation Strategies. In: 2020 IEEE 22nd International Conference on High Performance Computing and Communications; IEEE 18th International Conference on Smart City; IEEE 6th International Conference on Data Science and Systems (HPCC/SmartCity/DSS), 2020, Yanuca Island. 2020 IEEE 22nd International Conference on High Performance Computing and Communications; IEEE 18th International Conference on Smart City; IEEE 6th International Conference on Data Science and Systems (HPCC/SmartCity/DSS), 2020. v. 1. p. 155-8.

• VIEIRA, ANGELO NERY CRESTANI ; DE SOUZA, PAULO SILAS SEVERO ; DOS SANTOS MARQUES, WAGNER ; DA SILVA CONTERATO, MARCELO ; FERRETO, TIAGO COELHO ; LUIZELLI, MARCELO CAGGIANI ; LORENZON, ARTHUR FRANCISCO ; FILHO, ANTONIO CARLOS S. BECK ; ROSSI, FABIO DINIZ ; NONAKA, JORJI . The Impact of Parallel Programming Interfaces on the Aging of a Multicore Embedded Processor. In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, Sapporo. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. p. 1-5.

• ROSSI, FABIO DINIZ ; DE SOUZA, PAULO SILAS SEVERO ; DOS SANTOS MARQUES, WAGNER ; DA SILVA CONTERATO, MARCELO ; FERRETO, TIAGO COELHO ; LORENZON, ARTHUR FRANCISCO ; LUIZELLI, MARCELO CAGGIANI . Multilevel resource allocation for performance-aware energy-efficient cloud data centers. In: 2019 IEEE Symposium on Computers and Communications (ISCC), 2019, Barcelona. 2019 IEEE Symposium on Computers and Communications (ISCC), 2019. p. 1-6.

• MARQUES, SANDRO MATHEUS V. N. ; MEDEIROS, THIARLES S. ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; GIRARDI, ALESSANDRO G. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . The Impact of Turbo Frequency on the Energy, Performance, and Aging of Parallel Applications. In: 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSISoC), 2019, Cuzco. 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019. p. 149-6.

• MEDEIROS, THIARLES S. ; PEREIRA, LUAN ; ROSSI, FABIO D. ; LUIZELLI, MARCELO C. ; BECK, ANTONIO CARLOS S. ; LORENZON, ARTHUR F. . Transparent Aging-Aware Thread Throttling. In: 2019 31st International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2019, Campo Grande. 2019 31st International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2019. p. 1-6.

• SCHWARZROCK, JANAINA ; JORDAN, MICHAEL GUILHERME ; KOROL, GUILHERME ; DE OLIVEIRA, CHARLES C. ; LORENZON, ARTHUR F. ; BECK, ANTONIO CARLOS S. . On the influence of Data Migration in Dynamic Thread Management of Parallel Applications. In: 2019 IX Brazilian Symposium on Computing Systems Engineering (SBESC), 2019, Natal. 2019 IX Brazilian Symposium on Computing Systems Engineering (SBESC), 2019. p. 1-8.

• CASTRO, A. G. ; VOGT, F. G. ; LOPES, V. H. ; SILVA, S. R. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . Análise do Desempenho de Heurísticas na Coleta de Informações de Telemetria In-Band. In: Escola Regional de Redes de Computadores, 2019, Alegrete-RS. Escola Regional de Redes de Computadores. Porto Alegre: SBC, 2019. p. 1-8.

• SARTOR, A. L. ; LORENZON, A. F. ; KUNDU, S. ; KOREN, I. ; BECK, A. C. S. . Adaptive and Polymorphic VLIW Processor to Optimize Fault Tolerance, Energy Consumption, and Performance. In: ACM International Conference on Computing Frontiers, 2018. ACM International Conference on Computing Frontiers 2018, 2018. p. 1-8.

• OLIVEIRA, C. C. ; LORENZON, A. F. ; BECK, A. C. S. . Automatic Tuning TLP and DVFS for EDP with a Non-Intrusive Genetic Algorithm Framework. In: Brazilian Symposium on Computing Systems Engineering (SBESC), 2018, Salvador - Bahia. VIII Brazilian Symposium on Computing Systems Engineering (SBESC). Porto Alegre: SBC, 2018. p. 1-8.

• LORENZON, A. F. ; SOUZA, J. D. ; BECK, A. C. S. . LAANT: A Library to Automatically Optimize EDP for OpenMP Applications. In: Design, Automation, and Test in Europe, 2017, Lausanne. Design, Automation, and Test in Europe - DATE 17, 2017.

• HOOZEMANS, J. ; LORENZON, A. F. ; BECK, A. C. S. ; WONG, S. . Improved Dynamic Cache Sharing for Communicating Threads on a Runtime-Adaptable Processor. In: 11th HiPEAC Workshop on Reconfigurable Computing, 2017, Stockholm. 11th HiPEAC Workshop on Reconfigurable Computing, 2017.

• DOS SANTOS MARQUES, WAGNER ; DE SOUZA, PAULO SILAS SEVERO ; LORENZON, ARTHUR FRANCISCO ; BECK, ANTONIO CARLOS SCHNEIDER ; BECK RUTZIG, MATEUS ; DINIZ ROSSI, FABIO . Improving EDP in multi-core embedded systems through multidimensional frequency scaling. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1-4.

• SCHWARZROCK, J. ; LORENZON, A. F. ; NAVAUX, P. O. A. ; BECK, A. C. S. ; FREITAS, E. P. . Potential Gains in EDP by Dynamically Adapting the Number of Threads for OpenMP Applications in Embedded Systems. In: Brazilian Symposium on Computing Systems Engineering, 2017, Curitiba. VII Brazilian Symposium on Computing Systems Engineering, 2017. p. 1-8.

• MAGALHAES, G. G. ; SARTOR, A. L. ; LORENZON, A. F. ; BECK, A. C. S. . How Programming Languages and Paradigms Affect Performance and Energy in Multithreaded Applications. In: Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. Brazilian Symposium on Computing Systems Engineering, 2016. v. x. p. 1-6.

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . On the Influence of Static Power Consumption in Multicore Embedded Systems. In: International Symposium on Circuits and Systems, 2015, Lisbon - Portugal. International Symposium on Circuits and Systems 2015, 2015. v. xx. p. 1-4.

• LORENZON, A. F. ; SARTOR, A. L. ; CERA, M. C. ; BECK, A. C. S. . The Influence of Parallel Programming Interfaces on Multicore Embedded Systems. In: Annual International Computer Software and Applications Conference (COMPSAC), 2015, Taichung, Taiwan. Annual International Computer Software and Applications Conference (COMPSAC), 2015.

• SARTOR, A. L. ; LORENZON, A. F. ; BECK, A. C. S. . The impact of virtual machines on embedded systems. In: Annual International Computer Software and Applications Conference (COMPSAC)Annual International Computer Software and Applications Conference (COMPSAC), 2015, Taichung, Taiwan. Annual International Computer Software and Applications Conference (COMPSAC), 2015.

• LORENZON, A. F. ; SARTOR, A. L. ; CERA, M. C. ; BECK, A. C. S. . Optimized Use of Parallel Programming Interfaces in Multithreaded Embedded Systems. In: IEEE Computer Society Annual Symposium on VLSI, 2015, Montpellier - France. IEEE Computer Society Annual Symposium on VLSI - 2015, 2015.

• SARTOR, A. L. ; LORENZON, A. F. ; CARRO, L. ; KASTENSMIDT, F. L. ; WONG, S. ; BECK, A. C. S. . A Novel Phase-based Low Overhead Fault Tolerance Approach for VLIW Processors. In: IEEE Computer Society Annual Symposium on VLSI, 2015, Montpellier - France. IEEE Computer Society Annual Symposium on VLSI - 2015, 2015.

• BRANDON, A. ; HOOZEMANS, J. ; STRATEN, J. V. ; LORENZON, A. F. ; SARTOR, A. L. ; BECK, A. C. S. ; WONG, S. . A Sparse VLIW Instruction Encoding Scheme Compatible with Generic Binaries. In: 2015 International Conference on ReConFigurable Computing and FPGAs, 2015, Mayan Riviera, Mexico. 2015 International Conference on ReConFigurable Computing and FPGAs, 2015.

• PINTO, V. G. ; LORENZON, A. F. ; BECK, A. C. S. ; MAILLARD, N. ; NAVAUX, P. O. A. . Energy Efficiency Evaluation of Multi-level Parallelism on Low Power Processors. In: Workshop em Desempenho em Sistemas Computacionais e de Comunicação - Congresso da Sociedade Brasileira de Computação, 2014, Brasília - DF. XIII Workshop em Desempenho de Sistemas Computacionais e de Comunicação. Porto Alegre: Sociedade Brasileira de Computação - SBC, 2014.

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . The Impact of Different Multi-Threading Interfaces on Embedded System. In: Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2013, Niterói - RJ. III Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2013.

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. . Analysing the Impact of MPI-2 Dynamic Process Creation to the Game of Life Problem. In: Simpósio em Sistemas Computacionais de Alto Desempenho, 2012, Petrópolis-RJ. Simpósio em Sistemas Computacionais, 2012. p. 133-140.

• LORENZON, A. F. ; ROSSI, F. D. ; OLIVEIRA, A. B. . Analysis of parallel programming interfaces through determination of histograms similarity.. In: IADIS International Conference on Applied Computing, 2011, RIo de Janeiro. IADIS International Conference on Applied Computing, 2011. p. 446-450.

• GONÇALVES, THIAGO DOS S. ; LORENZON, ARTHUR F. . Analisando o Impacto do DVFS no Desempenho e Energia de Aplicações Paralelas em GPUs. In: Escola Regional de Alto Desempenho da Região Sul, 2025, Brasil. Anais da XXV Escola Regional de Alto Desempenho da Região Sul (ERAD-RS 2025). p. 17.

• MACHADO, RODRIGO C. ; LORENZON, ARTHUR F. ; NAVAUX, PHILIPPE O. A. . Proposta para um RTM Portátil: Explorando Kokkos e RAJA em Múltiplas GPUs. In: Escola Regional de Alto Desempenho da Região Sul, 2025, Brasil. Anais da XXV Escola Regional de Alto Desempenho da Região Sul (ERAD-RS 2025). p. 163.

• BRUMATI, KENICHI ; FREITAS, IGOR ; LORENZON, ARTHUR F. . Comparando o Desempenho da NPU Intel AI Boost com uma CPU de Proposito Geral. In: Escola Regional de Alto Desempenho da Região Sul, 2025, Brasil. Anais da XXV Escola Regional de Alto Desempenho da Região Sul (ERAD-RS 2025). p. 53.

• CASTRO, A. G. ; LORENZON, A. F. ; ROSSI, F. D. ; LUIZELLI, M. C. . Heurística Construtiva para o Problema de Orquestração da Coleta de Dados de Telemetria In-band. In: Escola Regional de Alto Desempenho - Fórum de Iniciação Científica, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho - RS 2020 Fórum de Iniciação Científica. Porto Alegre: SBC, 2020. p. 1-4.

• VARGAS, L. P. ; MARQUES, S. M. ; ROSSI, F. D. ; LUIZELLI, M. C. ; LORENZON, A. F. . Comparação de Desempenho e Consumo de Energia de Aplicaões Paralelizadas com OpenMP taskloop e parallel for. In: Escola Regional de Alto Desempenho - Fórum de Iniciação Científica, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho 2020 - Fórum de Iniciação Científica. Porto Alegre: SBC, 2020. p. 1-4.

• COSTA, M. T. ; SILVA, V. S. ; ROSSI, F. D. ; LUIZELLI, M. C. ; LORENZON, A. F. . Otimizando o Uso de Recursos Computacionais através da Multiprogramação. In: Escola Regional de Alto Desempenho - RS, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho - RS - 2020. Porto Alegre - RS: SBC, 2020. p. 1-4.

• TAMIOSSO, G. L. ; BERNED, G. ; LUIZELLI, M. C. ; ROSSI, F. D. ; NONAKA, J. ; LORENZON, A. F. . Avaliação do Desempenho e Consumo de Energia de Aplicações Implementadas com OpenMP SIMD. In: Escola Regional de Alto Desempenho - Fórum de Iniciação Científica, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho - ERAD/RS 2020. Porto Alegre - RS: SBC, 2020. p. 1-4.

• MARQUES, S. M. ; LUIZELLI, M. C. ; ROSSI, F. D. ; BECK, A. C. S. ; LORENZON, A. F. . Avaliando o Impacto do AMD Turbo Core no Consumo de Energia e Desempenho de Aplicações Paralelas. In: Escola Regional de Alto Desempenho, 2019, Três de Maio. Escola Regional de Alto Desempenho. Porto Alegre: SBC, 2019. p. 1-4.

• SILVEIRA, J. P. ; SILVEIRA, A. C. ; LORENZON, A. F. . Comparação do Desempenho de Diferentes Compiladores em Ambientes Virtualizados através de Aplicações Paralelas. In: Escola Regional de Alto Desempenho (ERAD), 2018, Porto Alegre. Escola Regional de Alto Desempenho (ERAD). Porto Alegre: SBC, 2018. p. 0-4.

• GARCIA, A. M. ; LORENZON, A. F. ; BECK, A. C. S. ; CERA, M. C. . Um Estudo sobre Benchmarks para Análise de Desempenho e Consumo de Energia em Arquiteturas Multinúcleo. In: Escola Regional de Alto Desempenho (ERAD), 2016, São Leopoldo. Escola Regional de Alto Desempenho (ERAD). Porto Alegre: SBC, 2016.

• KARLINSKI, T. R. ; LORENZON, A. F. ; BECK, A. C. S. ; CERA, M. C. . Impacto das Interfaces de Programação Paralela e do Grau de Paralelismo no Consumo Energético de uma Aplicação. In: Escola Regional de Alto Desempenho (ERAD), 2015, Gramado - RS. Escola Regional de Alto Desempenho (ERAD). Porto Alegre: SBC, 2015. v. XX. p. 1-4.

• KARLINSKI, T. R. ; LORENZON, A. F. ; BECK, A. C. S. ; CERA, M. C. . Análise do Desempenho e Consumo de Energia de Aplicações Paralelas com Baixa Demanda de Comunicação. In: Simpósio em Sistemas Computacionais de Alto Desempenho - Workshop em Iniciação Científica, 2015, Florianópolis-SC. XVI Simpósio em Sistemas Computacionais de Alto Desempenho - Workshop de Iniciação Científica, 2015.

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . Estudo sobre o Impacto de Diferentes Interfaces de Programação Paralela na Eficiência Energética. In: Escola Regional de Alto Desemepnho, 2014, Alegrete - RS. XIV Escola Regional de Alto Desempenho. Porto Alegre: Sociedade Brasileira de Computação - SBC, 2014. v. 1. p. 111-112.

• KARLINSKI, T. R. ; LORENZON, A. F. ; BECK, A. C. S. ; CERA, M. C. . Análise de Desempenho e Consumo Energético de uma aplicação OpenMP. In: Simpósio em Sistemas Computacionais de Alto Desempenho - Workshop em Iniciação Científica, 2014, São José dos Campos. XV Simpósio em Sistemas Computacionais de Alto Desempenho - WSCAD-WIC 2014. Porto Alegre: SBC, 2014. p. 1-6.

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. . Proposta de Paralelização do Skyline Matrix Solver utilizando MPI. In: Escola Regional de Alto Desempenho, 2013, Porto Alegre. 13ª Escola Regional de Alto Desempenho. Porto Alegre: SBC, 2013. p. 187-190.

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. . Análise da Distribuição de Carga de Trabalho em MPI Utilizando o Jogo da Vida. In: Escola Regional de Alto Desempenho (ERAD), 2012, Erechim - RS. Escola Regional de Alto Desempenho (ERAD). Porto Alegre: SBC, 2012.

• LORENZON, A. F. ; ROSSI, F. D. ; OLIVEIRA, A. B. . Determinação de Similaridades entre Histogramas com Programação Paralela. In: Escola Regional de Alto Desempenho, 2011, Porto Alegre. ERAD - Escola Regional de Alto Desempenho. Porto Alegre: SBC, 2011. p. 185-189.

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. ; OLIVEIRA, A. B. . Análise de Interfaces de Programação Paralela na Determinação de Similaridades de Histogramas. In: Simpósio em Sistemas Computacionais - WIC, 2011, Vitória - ES. Simpósio em Sistemas Computacionais, 2011.

• LORENZON, A. F. ; ROSSI, F. D. . Comparação Cilk++ e OpenMP por Algoritmo de Ordenação. In: Escola Regional de Alto Desempenho, 2010, Passo Fundo. 10ª Escola Regional de Alto Desempenho. Porto Alegre: SBC, 2010.

• LORENZON, A. F. ; ROSSI, F. D. ; PECHMANN, D. R. . Um Estudo sobre o Xen e Portabilidade de Seu Escalonamento para Arquiteturas Paralelas. In: Escola Regional de Alto Desempenho, 2009, Caxias do Sul. 9ª Escola Regional de Alto Desempenho Arquitetuar MultiCore. Porto Alegre: SBC, 2009. p. 265-268.

• MACHADO, RODRIGO C. ; LORENZON, A. F. ; NAVAUX, P. O. A. . Paralelização de computação e escrita em aplicações de simulação de propagação de ondas utilizando o padrão de comunicação MPI. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• SCHUSSLER, B. S. ; RIGON, P. H. C. ; KUNAS, CRISTIANO A. ; LORENZON, A. F. ; CARISSIMI, ALEXANDRE ; NAVAUX, P. O. A. . Otimização de Configurações de Threads por Bloco para Kernels GPU na Exploração Geofísica. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• RIGON, P. H. C. ; SCHUSSLER, B. S. ; KUNAS, CRISTIANO A. ; LORENZON, A. F. ; CARISSIMI, ALEXANDRE ; NAVAUX, P. O. A. . Otimizando a Implementação Multi-GPU do Método Fletcher através da Paralelização Eficiente na Computação e Comunicação de Dados. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• GONCALVES, T. ; BECK, A. C. S. ; LORENZON, A. F. . Análise da Variabilidade de Processos na Execução de Tarefas em Arquiteturas Heterogêneas. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• DIAS, J. V. M. ; BECK, A. C. S. ; LORENZON, A. F. . Análise do Desempenho de Aplicações Paralelas geradas por Ferramentas de Inteligência Artificial. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• CITADIN, D. B. ; LORENZON, A. F. . Infraestrutura como Código: A prova de conceito para o melhor resultado em uma pipeline de desenvolvimento de software. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Florianópolis. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-2.

• SILVEIRA, A. C. ; LORENZON, A. F. . Análise da Pegada de Carbono em Aplicações Paralelas. In: Escola Regional de Alto Desempenho - Região Sul, 2024, Porto Alegre. Escola Regional de Alto Desempenho - Região Sul. Porto Alegre: SBC, 2024. p. 1-4.

• BERNED, G. ; LORENZON, A. F. . Uma Metodologia para Reduzir o Custo de Aprendizado para Técnicas de Otimização de Aplicações Paralelas. In: Escola Regional de Alto Desempenho - Fórum de Pós Graduação, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho - ERAD/RS 2020. Porto Alegre - RS: SBC, 2020. p. 1-2.

• MEDEIROS, T. S. ; LORENZON, A. F. . Impacto do Mapeamento de threads na Degradação do Processador. In: Escola Regional de Alto Desempenho - Fórum de Pós-Graduação, 2020, Santa Maria - RS. Escola Regional de Alto Desempenho - ERAD/RS 2020. Porto Alegre - RS: SBC, 2020. p. 1-2.

• KARLINSKI, T. R. ; LORENZON, A. F. ; BECK, A. C. S. ; CERA, M. C. . Avaliação do Consumo de Energia de Aplicações com Baixa Demanda de Comunicação. In: VII Salão Internacional de Ensino, Pesquisa e Extensão - SIEPE, 2015, Alegrete - RS. VII Salão Internacional de Ensino, Pesquisa e Extensão - SIEPE, 2015.

• GARCIA, A. M. ; LORENZON, A. F. ; CERA, M. C. . Formalização e Classificação de um Benchmark para Avaliação do Consumo Energético em Arquiteturas Multinúcleo. In: VII Salão Internacional de Ensino, Pesquisa e Extensão - SIEPE, 2015, Alegrete - RS. VII Salão Internacional de Ensino, Pesquisa e Extensão - SIEPE, 2015.

• LORENZON, A. F. ; CERA, M. C. . Um Estudo sobre o Impacto da Criação Dinâmica de Processos em MPI-2 através dos Cowichan Problems. In: Salão Internacional de Ensino, Pesquisa e Extensão, 2012, Bagé - RS. http://www13.unipampa.edu.br/siepe/index.php, 2012.

• GRESSLER ; LORENZON, A. F. ; CERA, M. C. . Analisando o Desempenho de CPUs Virtuais no Processamento de Aplicações Paralelas usando OpenMP. In: III Simpósio Internacional de Ensino Pesquisa e Extensão, 2011, Uruguaiana-RS. Analisando o Desempenho de CPUs Virtuais no Processamento de Aplicações Paralelas usando OpenMP, 2011.

• LORENZON, A. F. ; ROSSI, F. D. . Controle Discreto via Computador. In: 1ª Mostra Técnica, 2009, Santo Augusto. 1ª Mostra Técnica, 2009.

• LORENZON, A. F. ; RIGON, P. H. C. ; SCHUSSLER, B. S. ; MATTOS, A. S. ; CARISSIMI, ALEXANDRE ; PANETTA, J. ; SILVA, P. M. C. E. ; OLIVEIRA, F. A. ; NAVAUX, P. O. A. . Evolution of Energy-Efficient Oil & Gas Simulations with Unified Memory in GPU-Accelerated Systems. 2024. (Apresentação de Trabalho/Congresso).

• LORENZON, A. F. . Formei, e Agora? Caminhos e Desafios da Vida Acadêmica. 2017. (Apresentação de Trabalho/Conferência ou palestra).

• LORENZON, A. F. . Desenvolvimento de Software com Baixo Consumo Energético para Sistemas Embarcados. 2017. (Apresentação de Trabalho/Conferência ou palestra).

• LORENZON, A. F. ; BECK, A. C. S. . Programação Paralela Utilizando OpenMP. 2016. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. . Desafios após a Graduação. 2016. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; BECK, M. R. ; BECK, A. C. S. . Desafios de Sistemas Embarcados Modernos: da Plataforma de Hardware à Programação. 2016. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. ; BECK, A. C. S. . Desenvolvimento de Software com Baixo Consumo de Energia para Sistemas Embarcados. 2016. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; SARTOR, A. L. ; CERA, M. C. ; BECK, A. C. S. . The influence of Parallel Programmming Interfaces on Multicore Embedded Systems. 2015. (Apresentação de Trabalho/Conferência ou palestra).

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . On the Influence of Static Power Consumption in Multicore Embedded Systems. 2015. (Apresentação de Trabalho/Conferência ou palestra).

• SARTOR, A. L. ; LORENZON, A. F. ; BECK, A. C. S. . The Impact of Virtual Machines on Embedded Systems. 2015. (Apresentação de Trabalho/Conferência ou palestra).

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . Estudo sobre o Impacto de Diferentes Interfaces de Programação Paralela na Eficiência Energética. 2014. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . Desenvolvimento de Software visando o Baixo Consumo Energético para Dispositivos Móveis. 2014. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. . Os Desafios da Vida Pós-Unipampa. 2014. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. . Proposta de Paralelização do Skyline Matrix Solver utilizando MPI. 2013. (Apresentação de Trabalho/Congresso).

• OLIVEIRA, A. Q. ; LORENZON, A. F. ; LUIZELLI, M. C. . Mesa Redonda: Os desafios da vida Pós-Unipampa. 2013. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; GRESSLER . Mini-Curso de Programação Paralela utilizando OpenMP. 2013. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; CERA, M. C. ; BECK, A. C. S. . The Impact of Different Multi-Threading Interfaces on Embedded System. 2013. (Apresentação de Trabalho/Simpósio).

• LORENZON, A. F. ; CERA, M. C. . Um Estudo sobre o Impacto da Criação Dinâmica de Processos em MPI-2 através dos Cowichan Problems. 2012. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. . Análise da Distribuição de Carga de Trabalho em MPI utilizando o Jogo da Vida. 2012. (Apresentação de Trabalho/Congresso).

• LORENZON, A. F. ; ROSSI, F. D. ; BOF, A. . Determinação de Similaridades entre Histogramas com Programação Paralela. 2011. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. . Análise de Interfaces de Programação Paralela com aplicação em Processamento de Imagens. 2011. (Apresentação de Trabalho/Seminário).

• LORENZON, A. F. ; ROSSI, F. D. ; CERA, M. C. ; BOF, A. . Análise de Interfaces de Programação Paralela na Determinação de Similaridade de Histogramas. 2011. (Apresentação de Trabalho/Simpósio).

• LORENZON, A. F. ; ROSSI, F. D. . Comparação Cilk++ e OpenMP por Algoritmo de Ordenação. 2010. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. ; ROSSI, F. D. ; PECHMANN, D. R. . Um estudo sobre o Xen e a portabilidade de seu escalonamento para arquiteturas paralelas. 2009. (Apresentação de Trabalho/Outra).

• LORENZON, A. F. ; ROSSI, F. D. . Controle Discreto via Computador. 2009. (Apresentação de Trabalho/Outra).

Outras produções

Projetos de pesquisa

• 2024 - Atual

  Rumo à Sustentabilidade na Computação de Alto Desempenho através da Adaptação Dinâmica de Aplicações Científicas, Descrição: Com o crescimento exponencial do uso de sistemas computacionais de alto desempenho (HPC - High-PerformanceComputing) em diversos campos da ciência e indústria, a eficiência energética e a redução das emissões de CO2 setornam imperativos para a sustentabilidade ambiental. Por este motivo, há a necessidade de melhor utilizar os recursoscomputacionais disponíveis (e.g., CPU e GPU -- graphic processing unit) para reduzir o impacto ambiental semprejudicar o desempenho das aplicações que executam neste tipo de arquitetura. Neste cenário, diferentes estratégiaspara ajustar dinamicamente a execução das aplicações paralelas podem ser empregadas para otimizar asustentabilidade ambiental, como por exemplo, ajuste dinâmico do número de threads, adaptação da frequência deoperação dos componentes da CPU (e.g., núcleo e uncore) e GPU (unidades de processamento e memória), além doajuste da configuração de execução de kernels na GPU.Assim, enquanto há esforços para otimizar separadamente o desempenho e consumo de energia de aplicaçõesparalelas considerando adaptação dos recursos descritos anteriormente e que poucas estratégias consideram aotimização de mais de um recurso ao mesmo tempo; não há ainda soluções que abranjam a otimização de número dethreads, adaptação de frequência de CPU e GPU, e configuração de execução na GPU para reduzir o impactoambiental de sistemas computacionais de alto desempenho. Desta maneira, nossa primeira contribuição foca nodesenvolvimento de uma técnica que permite a otimização simultânea de componentes de hardware da CPU e GPU,visando reduzir a emissão de CO2 sem prejudicar o desempenho. Nossa segunda contribuição provê adaptabilidade aosistema de alto desempenho, integrando as estratégias de otimização individuais para adaptar de maneira dinâmica eautomática, conforme a aplicação executa, os recursos computacionais.Para isto, este projeto propõem um framework totalmente transparente para o usuário, com o objetivo de reduzir aemissão de CO2 durante a execução de aplicações paralelas em sistemas computacionais de alto desempenho semprejudicar o desempenho de tais aplicações. Assim, o framework envolve duas etapas: (i) desenvolvimento deestratégias individuais, que otimizam cada componente de maneira separada; {ii) integração das estratégias em umaúnica biblioteca capaz de adaptar dinamicamente a execução de aplicações paralelas. Assim, após o frameworkproposto estar implantado e em funcionamento, ter a capacidade de adaptar a execução de aplicações paralelas, dadoo objetivo de reduzir as emissões de CO2 sem prejudicar o desempenho das aplicações, refletindo umaconscientização crescente sobre a necessidade de harmonizar avanços tecnológicos com a sustentabilidade ambiental.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (10) / Especialização: (0) / Mestrado acadêmico: (5) / Mestrado profissional: (5) / Doutorado: (3) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / ROSSI, F. D. - Integrante / Marcelo Caggiani Luizelli - Integrante / NAVAUX, PHILIPPE O. - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.

• 2023 - Atual

  Optimizing Exascale Computing for Power and Energy Sustainability, Descrição: With the rise of exascale systems, there are both opportunities and challenges to consider, especially regarding power consumption and operational costs. This project aims to tackle the challenge of optimizing energy efficiency in parallel applications that run on heterogeneous architectures, while maintaining optimal performance. Thread-level parallelism (TLP) is a commonly used technique to improve performance in shared memory multicore systems. However, increasing the number of active threads without caution can result in synchronization issues, shared memory contention, and off-chip bus saturation, which can negatively affect performance and energy efficiency. Our solution involves dynamically optimizing TLP, as well as the operating frequencies of CPU and GPU components, tailored to the specific needs of each application. We manage core and uncore subsystems, which significantly impact overall chip power consumption, by employing techniques such as Dynamic Voltage and Frequency Scaling (DVFS) and Uncore Frequency Scaling (UFS).Furthermore, our project focuses on fine-tuning GPU execution configurations, particularly for applications that use multicore CPUs and GPUs simultaneously. For this purpose, we conduct extensive executions of real-world applications on an exascale system to validate the effectiveness of our dynamic optimization strategy. We aim to demonstrate a significant reduction in operational costs related to energy consumption, which is crucial for the sustainable expansion of exascale systems while maintaining (or even enhancing) the performance levels of the applications that run on top of these systems.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (5) / Mestrado profissional: (0) / Doutorado: (3) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / Philippe Olivier Alexandre Navaux - Integrante / Bronson Messer - Integrante.

• 2022 - Atual

  AVIATE: Exploração Sinergética de CNNs e Aceleradores em FPGA para Inferência Adaptativa na Borda, Projeto certificado pelo(a) coordenador(a) Antonio Carlos Schneider Beck Filho em 11/06/2024., Descrição: Dispositivos da Internet das Coisas (IoT - Internet of Things), que são sistemas inteligentes com conexão à nuvem, estão em franca expansão e têm aplicações em diversas áreas. Entretanto, estes sistemas necessitam cada vez mais de respostas rápidas e com baixa latência e, por este motivo, o processamento computacional vem sendo progressivamente transferido da nuvem (cloud) para a borda (edge). Neste cenário, redes neurais cada vez mais profundas e, mais especificamente, convolucionais (CNN - Convolutional Neural Network), têm mostrado ser uma solução de alta acurácia para lidar com diversos problemas em IoT relacionados ao processamento de imagens, como lojas físicas inteligentes, carros autoguiados, reconhecimento facial para segurança, realidade aumentada e virtual, smarthomes e indústria 4.0. Para tratar do aumento significativo no volume de dados e complexidade computacional destas CNNs, e fazer com que elas trabalhem com baixa latência e alta vazão, este trabalho propõe o Framework AVIATE - Adaptive serVing of Inferences At The Edge, com o objetivo de aumentar a eficiência (i.e., vazão, energia, uso de recursos, acurácia ou custo de implementação) na execução de CNNs em aceleradores FPGAs na borda.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Arthur Francisco Lorenzon - Integrante / Antonio Carlos Schneider Beck - Coordenador / Mateus Rutzig Beck - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.

• 2022 - Atual

  ADAPTABILIDADE AUTOMATICA E TRANSPARENTE DE APLICACOES EM SISTEMAS DE ALTO DESEMPENHO E NUVEM, Descrição: Novas aplicações que envolvem a computação de grandes quantidades de dados, como aprendizado de máquina e mineração de dados, vêm aumentando as demandas de desempenho em warehouses e servidores em nuvem. Esses modernos sistemas também têm altos requisitos de energia para manter a operação, estimados em cerca de 1 do uso mundial de eletricidade. Além disso, com o conhecido fim do Dennard Scaling, onde a potência dissipada por área aumenta a cada nova geração de nodo computacional, pressiona ainda mais o consumo de energia, o que envolve perspectivas ambientais e econômicas.Portanto, os servidores de alto desempenho e em nuvem devem ter uma infraestrutura escalável e econômica para a execução de aplicações, dada sua capacidade de provisionar recursos sob demanda. Em servidores de nuvem, para tornar o provisionamento de recursos transparente para os clientes, as tecnologias de containers surgiram como uma das principais soluções, pois oferecem níveis de desempenho próximos aos ambientes não virtualizados. Considerando as tecnologias disponíveis que fornecem uma maneira sistemática de automatizar a implantação mais rápida de aplicativos dentro de soluções de container, o Docker é o mais popular e usado por muitas empresas globais, como Netflix, Adobe e PayPal. Com o Docker, os aplicativos são empacotados em containers com todos os dados necessários (por exemplo, bibliotecas e binários) para executar uma aplicação. Com o uso maciço de containers, é natural que as cargas de trabalho paralelas estejam ganhando terreno nesses ambientes. Seja executando em containers ou não, sabe-se que muitas aplicações paralelas não são dimensionadas à medida que o número de núcleos aumenta, o que significa que o desempenho melhorará pouco nesses casos. Portanto, deve-se explorar cuidadosamente o paralelismo no nível de threads (do Inglês, Thread-Level Parallelism ? TLP) em vez de usar o modo padrão, que está usando o número máximo de núcleos disponíveis. Adicionalmente, componentes de hardware permitem que sua frequência e tensão de operação possam ser alteradas em tempo de execução. Portanto, Sistemas Operacionais implementam técnicas para a gerência de tais componentes para otimizar ainda mais a relação entre desempenho e consumo de energia. Uma destas técnicas é amplamente conhecida como dynamic voltage and frequency scaling (DVFS). Um sistema com DVFS ativo tem a habilidade de adaptar a frequência e tensão de operação do processador em tempo de execução de acordo com as características da aplicação que está sendo executada. Com isso, é possível utilizar o período que o processador está em idle (e.g., thread aguardando dado da memória ou em sincronização) para obter redução cúbica de potência, uma vez que a tensão tem influência quadrática na potência dinâmica do processador. Portanto, quanto maior for a taxa de comunicação/sincronização de uma aplicação paralela, maior será a possibilidade de otimizar a energia através do ajuste de frequência e tensão de operação do processador. Neste sentido, DVFS pode ser utilizado para gerenciar a frequência dos núcleos de processamento que estão executando diferentes aplicações com distintas características. Embora tenha-se acabado de discutir as vantagens e desvantagens da exploração de TLP e ajuste de frequência de operação de componenentes de hardware dentro do container, também há espaço para otimizar o paralelismo no nível do container ou de múltiplas aplicações paralelas executando ao mesmo tempo. Isso significa que não executar o lote de containers disponíveis da forma padrão (serialmente, um após o outro) pode ser mais eficiente.Com a discussão acima em mente, este projeto propõe uma nova estratégia para otimizar a execução de cargas de trabalho paralelas em sistemas computacionais de alto desempenho e na nuvem. A proposta compreende a implementação de dois módulos: o mecanismo de thread-throttlin. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (5) / Doutorado: (0) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / ROSSI, F. D. - Integrante / Marcelo Caggiani Luizelli - Integrante.

• 2021 - Atual

  SkyNet: Towards Smart Data Planes, Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (3) / Mestrado profissional: (3) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / Marcelo Caggiani Luizelli - Integrante / Fábio Diniz Rossi - Integrante / MANSILHA, RODRIGO B. - Integrante / José Rodrigo Azambuja - Integrante / Luciano Pachoal Gaspary - Integrante / Leandro Aparecido Villas - Integrante / Ronaldo Alves Ferreira - Integrante / Weverton Luis da Costa Cordeiro - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro.

• 2020 - 2021

  Transparent Optimization of Parallel Applications - HPC17LSSXE, Descrição: Thread-level parallelism (TLP) exploitation is being widely used to make the best use of hardware resources and improve performance. However, as the power consumption of high-performance computing systems is expected to significantly grow (up to 100 MW) in the next years, energy has become an important issue. Therefore, the objective when designing parallel applications is not to improve performance but to do so with a minimal impact on energy consumption. However, neither performance nor energy improvements resulting from TLP exploitation are linear, and sometimes they do not scale as the number of threads increases. This means that in many cases, the maximum number of threads will not deliver the best results. One of the main issues of existing solutions that handle such a problem is that they usually involve transformation, which can be manual or automatic (by using specific languages or toolchains). These transformations modify the source or binary code or force the programmer to use an API that is not conventional or widespread used. However, as Intel and ARM have been showing with their families of ISAs (Instruction Set Architectures), binary compatibility is mandatory, so it is possible to reuse legacy code and to maintain traditional programming paradigms and libraries. On top of that, several hardware-related reasons make this problem extremely complex: Instruction issue width saturation, off-chip bus saturation, data synchronization, concurrent shared memory accesses. Many of them will vary according to different aspects of the application and system at hand, which can only be defined at runtime, such as, Input set, metric evaluated, processor architecture, and number of parallel regions. In addition to the complex scenario of choosing the ideal number of threads at runtime, several optimization techniques for power and energy consumption can be used, such as dynamic voltage and frequency scaling (DVFS) and power gating. The former is a feature of the processor that allows the application to adapt the clock frequency and operating voltage of the processor on the fly. It enables the software to change the processing performance to attain low power consumption while meeting the performance requirements. On the other hand, power gating consists of selectively powering down individual blocks in the chip while keeping other blocks powered up. In multi-core processors, it switches off unused cores to reduce power consumption. Therefore, in addition to selecting the ideal number of threads to execute an application, choosing the optimal processor frequency and turning off cores unused during the application execution may lead to a significant reduction in energy consumption with minimal impact on performance. Considering the scenario discussed in the previous section, the main contribution of this work is to implement and evaluate a transparent and automatic approach for improving parallel applications regarding different metrics, such as the performance, energy, EDP, and the resource efficiency. The approach will be capable of adjusting the number of threads, the processor frequency (through DVFS), and the number of active cores (through power gating), without the need for any modifications in the source code or code recompilation. This work makes the following contributions: - Develop a library to adjust the number of threads for OpenMP applications automatically. - Extend the library to adjust the number of threads of applications implemented with any parallel programming model. - Develop an approach to adjust the processor frequency at runtime for parallel applications automatically. - Implement the power gating technique for parallel applications. Such implementation will have the goal to turn off the unused cores for saving energy with no impact on performance.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (1) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / Antoni Munoz Navarro - Integrante / Vicenç Beltran Querol - Integrante., Financiador(es): European Commission H2020 - Research & Innovation - Auxílio financeiro.

• 2020 - Atual

  Seamless Optimization of BLAS libraries through OmpSs-2 - HPC17DD65H, Descrição: New applications that involve the computation of common linear algebra operations have been pushing multithreaded processing to another level of performance requirements. However, at the same time that is necessary to increase performance, it is also mandatory to reduce the energy consumption since the power consumption of high-performance computing (HPC) systems is expected to significantly grow up in the next few years. Therefore, because most numerical applications running on HPC systems rely on linear algebra operations, optimizing the use of hardware resources is key to improve performance with minimal impact on the energy consumption. On the path for improving the performance of common linear algebra operations (e.g., vector addition, scalar multiplication, linear combinations, and matrix multiplication), different libraries that implement the specifications defined by the Basic Linear Algebra Subprograms (BLAS) have been proposed. The BLAS-like Library Instantiation Software (BLIS) is one of them. It consists of a portable framework to rapidly instantiate high-performance libraries with BLAS functionality. However, several high-level frameworks used nowadays (e.g., Caffe, PyTorch, and TensorFlow) rely on standard BLAS libraries, such as the Intel Math Kernel Library (MKL). Even though they are capable of providing significant performance improvements when compared to the standard implementation of BLAS libraries, they cannot adapt the applications or the environment system at runtime. Such adaptability is key since many hardware and software aspects (e.g., off-chip bus saturation, data synchronization, and cache contention) may prevent linear improvements as one increases the number of cores executing the application. Therefore, providing a runtime system to automatically tune the application at runtime is essential to make a better use of the available hardware resources. Given that, different programming models and runtime systems have been proposed to optimize the execution of parallel applications, such as OmpSs-2. It consists of a set of compiler directives and library functions that allows the software developer to exploit parallelism through the tasking model. OmpSs-2 is based on the Mercurium source-to-source compiler and the Nanos6 Runtime Library. While the Mercurium compiler provides the support for transforming high-level directives into a parallelized version of the application, the Nanos6 provides services to manage the parallelism (e.g., task creation, synchronization, data movement, and optimization of hardware resources). Considering the aforementioned scenario, as far as we are concerned, all BLAS libraries relay on fork-join parallelization strategies to exploit multicore systems. Therefore, in this project, we plan to leverage the task-based data-flow execution model of OpenMP/OmpSs-2 to exploit multicore systems. In short, this collaboration project makes the following contributions: Conduct a comprehensive study of the opportunities for optimizing the execution of BLIS framework. Implement the routines from BLIS framework using the parallel tasking model provided by OmpSs-2. With that, high-level frameworks (e.g., Caffe, PyTorch, and TensorFlow) can benefit from the runtime optimizations provided by OmpSs-2 in a transparent way. Extend the traditional BLIS interface to be able to chain BLAS operations; and Modify the high-level frameworks to use the new interface provided by this work.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / Vicenç Beltran Querol - Integrante., Financiador(es): European Commission H2020 - Research & Innovation - Auxílio financeiro.

• 2019 - Atual

  Execução Eficiente de Aplicações Paralelas de Maneira Automática e Transparente para o Usuário, Descrição: Projeto contemplado no edital: EDITAL FAPERGS 04/2019 - AUXÍLIO RECÉM DOUTOR-ARD Com o aumento do número de transistores disponíveis para o projeto de processadores nos últimos anos, houve a popularização das arquiteturas com múltiplos núcleos para a execução de aplicações paralelas. Tais aplicações são encontradas em diferentes nichos: Aplicações de alto desempenho, que são executadas em servidores, afetam direta ou indiretamente a população, como cálculo da previsão do tempo e catástrofes ambientais, de busca por poços de petróleo, de sequenciamento de DNA e genomas, ou ainda na simulação de matemática financeira das grandes empresas. Em contrapartida, sistemas embarcados e computadores de mesa cada vez mais fazem uso da programação paralela em aplicativos e programas, envolvendo processamento de vídeo e áudio, jogos, e até mesmo navegadores de internet. Estas aplicações vêm aumentando gradualmente em complexidade, requerendo um maior poder computacional. E, da mesma maneira, o consumo de energia se torna cada vez mais importante. De um lado, os processadores de propósito geral estão tendo seu aumento de desempenho limitado pela energia térmica do projeto, enquanto que a maioria dos sistemas embarcados são mantidos ligados através de uma bateria. Complementando esta restrição, o aumento da temperatura de operação dos componentes de hardware tem se tornado um desafio. A preocupação é respaldada por estudos que mostram que a vida útil do componente de hardware é reduzida pela metade quando ocorre o aumento de 10ºC em sua temperatura. Além disso, quanto maior a temperatura de operação, maior é o gasto com a refrigeração dos componentes. Desta forma, as aplicações não podem mais ser desenvolvidas apenas visando o desempenho. Pelo contrário, ele deve estar diretamente atrelado ao mínimo impacto no consumo de energia e na temperatura. Ao conseguir isto, o projetista estará reduzindo custos para manter o componente em operação (referente a energia) e custos relacionados a refrigeração dos componentes.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (0) / Mestrado profissional: (3) / Doutorado: (1) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / ROSSI, F. D. - Integrante / Marcelo Caggiani Luizelli - Integrante / Alessandro Girardi - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Outra.

• 2019 - Atual

  Telemetry Orchestration in Programmable Data Planes, Descrição: A telemetria in-band do plano de dados é um paradigma emergente de monitoramento em infraestruturas de rede. A partir da coleta distribuída e em tempo real de informações de monitoramento, é possível obter maior visibilidade do estado da infraestrutura e identificar um conjunto maior de problemas ? especialmente aqueles com curta duração (e.g., micro-burst). Estudos recentes na área têm concentrado esforços no desenvolvimento de mecanismos para (i) aumentar o nível de visibilidade das infraestruturas de rede e (ii) para o projeto de soluções de monitoramento. Entretanto, pouco ainda foi feito para coordenar o processo de coleta de informações de telemetria nesse novo paradigma. Isto é particularmente desafiador principalmente por dois motivos. Primeiro, dependendo de quais itens de telemetria da rede são coletados, a visibilidade da infraestrutura pode degradar em termos de consistência e atualização. Segundo, dependendo de como os itens de telemetria são coletados, o desempenho dos serviços de rede em operação e das aplicações de monitoramento podem ser prejudicados. Neste projeto, pretende-se investigar e modelar o problema de planejamento da coleta de itens de telemetria in-band. A ideia consiste em explorar o dinamismo entre os requisitos das aplicações de monitoramento e a aquisição dos itens de telemetria para, desta forma, garantir a acurácia do estado da infraestrutura e das aplicações de monitoramento. Posteriormente, pretendese, utilizando-se do conhecimento adquirido, operacionalizar as soluções obtidas em uma infraestrutura real com suporte à programabilidade. Os resultados obtidos nesse projeto irão contribuir com os esforços de pesquisa relacionados a esse tema nos próximos anos.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado profissional: (3) . , Integrantes: Arthur Francisco Lorenzon - Integrante / Marcelo Caggiani Luizelli - Coordenador / Fábio Diniz Rossi - Integrante / MANSILHA, RODRIGO B. - Integrante / Oscar Mauricio Caicedo Rendon - Integrante / Diego Luiz Kreutz - Integrante / Christian Esteve Rothenberg - Integrante / Fernando Manuel Valente Ramos - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio financeiro.

• 2019 - Atual

  Otimização do Uso de Recursos Computacionais através da Adaptação Dinâmica de Aplicações Paralelas, Descrição: Projeto contemplado no edital: EDITAL FAPERGS 05/2019 - PROGRAMA PESQUISADOR GAÚCHO-PQG Com o aumento do número de transistores disponíveis para o projeto de processadores nos últimos anos, houve a popularização das arquiteturas com múltiplos núcleos para a execução de aplicações paralelas. Tais aplicações são encontradas em diferentes nichos: Aplicações de alto desempenho, que são executadas em servidores, afetam direta ou indiretamente a população, como cálculo da previsão do tempo e catástrofes ambientais, de busca por poços de petróleo, de sequenciamento de DNA e genomas, ou ainda na simulação de matemática financeira das grandes empresas. Em contrapartida, sistemas embarcados e computadores de mesa cada vez mais fazem uso da programação paralela em aplicativos e programas, envolvendo processamento de vídeo e áudio, jogos, e até mesmo navegadores de internet. Estas aplicações vêm aumentando gradualmente em complexidade, requerendo um maior poder computacional. E, da mesma maneira, o consumo de energia se torna cada vez mais importante. De um lado, os processadores de propósito geral estão tendo seu aumento de desempenho limitado pela energia térmica do projeto, enquanto a maioria dos sistemas embarcados são mantidos ligados através de uma bateria. Complementando esta restrição, o aumento da temperatura de operação dos componentes de hardware tem se tornado um desafio. A preocupação é respaldada por estudos que mostram que a vida útil do componente de hardware é reduzida pela metade quando ocorre o aumento de 10ºC em sua temperatura. Além disso, quanto maior a temperatura de operação, maior é o gasto com a refrigeração dos componentes. Desta forma, as aplicações não podem mais ser desenvolvidas apenas visando o desempenho. Pelo contrário, ele deve estar diretamente atrelado ao mínimo impacto no consumo de energia e na temperatura. Ao conseguir isto, o projetista estará reduzindo custos para manter o componente em operação (referente a energia) e custos relacionados a refrigeração dos componentes. Entretanto, a melhoria de desempenho resultante da paralelização de uma aplicação não é linear e, por vezes, não melhora proporcionalmente com o número de threads. Isto ocorre devido a vários fatores, e.g., sincronização e comunicação de dados, saturação da largura de banda disponível do barramento de comunicação e a concorrência por recursos internos do processador. O uso eficiente de recursos, desta maneira, é de extrema importância: Se uma aplicação executa com poucas threads, recursos de hardware podem ficar ociosos. Em contrapartida, esses mesmos recursos podem saturar devido ao alto número de threads que precisam ser executadas em paralelo. Em ambas as situações, a execução será ineficiente, o que pode resultar em lentidão ou consumo excessivo de energia e aumento da temperatura de operação. Assim, a abordagem natural dos projetistas de software paralelo que consideram a execução da aplicação com o maior número de threads possível em um sistema pode não ser a melhor solução. Considerando este cenário, escolher o número correto de threads a ser usado no desenvolvimento de aplicações paralelas pode fornecer melhorias significativas no desempenho, economia de energia e redução na temperatura dos componentes. Entretanto, este cenário é extremamente desafiador, por diversos motivos, como por exemplo, conjunto de entrada, métrica avaliada, número de núcleos e a quantidade de regiões paralelas de uma aplicação. Em adição a este complexo cenário de escolher o número ideal de threads em tempo de execução, diferentes técnicas de otimização do consumo de energia e potência podem ser usadas, como DVFS e power gating. DVFS é uma característica do processador que permite uma aplicação adaptar a frequência de clock e a tensão de operação do processador em tempo de execução Ele possibilita modificar o desempenho de.... , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Arthur Francisco Lorenzon - Coordenador / ROSSI, F. D. - Integrante / Marcelo Caggiani Luizelli - Integrante / Anderson Luiz Sartor - Integrante / Antonio Carlos Schneider Beck - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Outra.

• 2018 - Atual

  Uma Abordagem Automática, Dinâmica e Transparente para Otimizar o Desempenho e Consumo de Energia de Aplicações Paralelas em Sistemas de Propósito Geral e Embarcados, Descrição: A exploração eficiente do paralelismo no nível de threads em sistemas multicore tem sido um desafio para os desenvolvedores de software. Enquanto aumentar cegamente o número de threads pode melhorar o desempenho, isto também pode aumentar desproporcionalmente o consumo de energia. Por outro lado, técnicas de otimização utilizadas para reduzir o consumo de energia, tais como dynamic voltage and frequency scaling (DVFS) e power gating, podem levar a perda de desempenho se aplicadas incorretamente. Por esta razão, escolher corretamente o número de threads, o nível da frequência de operação do processador e o número de núcleos ativos é essencial para alcançar o melhor compromisso entre desempenho e energia. No entanto, esta tarefa é extremamente difícil: além do amplo número de variáveis envolvidas, muitas delas variam de acordo com diferentes aspectos do sistema e são definidas em tempo de execução, como por exemplo, o conjunto de entrada da aplicação, a métrica avaliada, a microarquitetura do processador, e o comportamento das regiões paralelas que compreendem a aplicação. Para abordar este complexo cenário, este projeto propõe a implementação de uma abordagem automática e transparente para melhorar aplicações paralelas implementadas com OpenMP considerando diferentes métricas: desempenho, energia e energy-delay product (EDP). Ele fará isso pelo ajuste do número de threads, a frequência do processador (através do DVFS), e o número de núcleos ativos (através do power gating), sem a necessidade de qualquer modificação no código fonte, recompilação de código ou interação do usuário final.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (5) . , Integrantes: Arthur Francisco Lorenzon - Coordenador / ROSSI, F. D. - Integrante / Marcelo Caggiani Luizelli - Integrante / Antonio Carlos Schneider Beck - Integrante / Alessandro Girardi - Integrante.

• 2018 - Atual

  METODO AUTOMATICO, TRANSPARENTE E DINAMICO PARA MELHORAR A EFICIENCIA ENERGETICA DE APLICACOES PARALELAS, Projeto certificado pelo(a) coordenador(a) Antonio Carlos Schneider Beck Filho em 10/05/2018., Descrição: Com o aumento do número de transistores disponíveis para o projeto de processadores nos últimos anos, houve a popularização das arquiteturas com múltiplos núcleos (multicore) para a execução de aplicações paralelas. Tais aplicações são encontradas em diferentes nichos. Aplicações de HPC (High Performance Computing), que são executadas em servidores de alto desempenho, afetam direta ou indiretamente a população, como cálculo da previsão do tempo e catástrofes ambientais, de busca por poços de petróleo, de sequenciamento de DNA e genomas, ou ainda na simulação de matemática financeira das grandes empresas. Em contrapartida, sistemas embarcados (e.g.: tablets, smartphones, etc) cada vez mais fazem uso da programação paralela em apps, envolvendo, por exemplo, processamento de vídeo e áudio, jogos, e até mesmo navegadores de internet. Estas aplicações vêm aumentando gradualmente em complexidade, requerendo um maior poder computacional. E, da mesma maneira, o consumo de energia se torna cada vez mais importante. A previsão de potência consumida por sistemas de alto desempenho (HPC) em 2020 é de 200 MW (equivalente a uma usina nuclear de porte médio), de acordo com estudos do grupo de pesquisa em computação científica avançada do Departamento de Energia dos Estados Unidos. Os processadores de propósito geral (encontrados nos computadores de mesa) estão tendo seu aumento de desempenho limitado pela energia térmica do projeto (também chamado de TDP - Thermal Design Power). E, finalmente, a maioria dos sistemas embarcados são dispositivos móveis e mantidos ligados através de uma bateria. Portanto, o grande desafio tem sido não apenas aumentar o poder de processamento destes sistemas e o desempenho das aplicações paralelas, mas também fazer isso com o mínimo impacto no consumo de energia. Entretanto, a melhoria de desempenho resultante da paralelização de uma aplicação não é linear e, por vezes, não escala proporcionalmente com o número de threads. Isto ocorre devido a vários fatores, tais como: sincronização de dados, comunicação entre as threads, contenção, ou ainda largura de banda disponível do barramento de comunicação. Além do mais, a sincronização e comunicação tendem a aumentar o consumo de energia das aplicações paralelas, uma vez que a troca de dados ocorre através de regiões compartilhadas da memória. Estas regiões são hierarquicamente mais distantes do processador (por exemplo, memória cache L3 e compartilhada) e têm maior consumo de energia e tempo de acesso quando comparadas a memórias que estão mais próximas do processador (por exemplo, registradores e caches L1 e L2). Adicionalmente, instruções extras são executadas para este fim. Isto é, há um custo intrínseco quando um programa é paralelizado, tanto em termos de instruções quanto de dados. Este custo impacta tanto no desempenho quanto na energia consumida. O uso eficiente de recursos, desta maneira, é de extrema importância. Se uma aplicação executa com poucas threads, recursos de hardware podem ficar ociosos (memórias, núcleos e barramento de comunicação). Em contrapartida, esses mesmos recursos podem saturar devido ao alto número de threads que precisam ser executadas em paralelo. Em ambas as situações, a execução será ineficiente, o que pode resultar em lentidão ou consumo excessivo de energia. Desta maneira, nem sempre executar o maior número de threads possível em um sistema pode ser a melhor solução, mesmo que este seja o pensamento comum. Considerando este cenário, escolher o número correto de threads a ser usado no desenvolvimento de aplicações paralelas pode fornecer melhorias significativas no desempenho e economia de energia.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Arthur Francisco Lorenzon - Integrante / Anderson Luiz Sartor - Integrante / Antonio Carlos Schneider Beck - Coordenador / Jeckson Delagostin Souza - Integrante.

• 2018 - Atual

  SISTEMAS ADAPTATIVOS E TRANSPARENTES: OTIMIZANDO ALEM DE DESEMPENHO E ENERGIA, Projeto certificado pelo(a) coordenador(a) Antonio Carlos Schneider Beck Filho em 10/05/2018., Descrição: Propõe-se um novo ambiente de projeto de processadores adaptativos, capaz de gerar sistemas que podem se adaptar, de forma automática (durante execução, sem intervenção alguma) e transparente (usando ferramentas e códigos compilados já existentes) à execução de programas com variados comportamentos e requerimentos, considerando o desempenho, a tolerância a falhas, consumo de energia e qualidade, no qual o peso (prioridade) de cada um pode ser definido a priori pelo projetista. Este ambiente de projeto será capaz de gerar sistemas adaptativos otimizados compostos de diferentes processadores e aceleradores, com o devido suporte de software, convergindo para uma arquitetura flexível com um espaço de projeto heterogêneo, oferecendo ao ao projetista diversas opções relativas às seguintes métricas: Qualidade; Tolerância a falhas; Transparência; Além das tradicionais: Desempenho; Energia; Área.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Arthur Francisco Lorenzon - Integrante / Antonio Carlos Schneider Beck - Coordenador / Jeckson Delagostin Souza - Integrante.

• 2016 - 2017

  Energy Efficiency Evaluation of Parallel Programming Interfaces in DataFlow Computers, Descrição: Thread-level parallelism (TLP) exploitation has been a challenge for software developers due to the energy restrictions in embedded and general-purpose processors: while it is necessary to take advantage of the availability of multiple cores to increase performance, it is also mandatory to consume less energy. To speed up the development process and make it as transparent as possible, software designers use parallel programming interfaces (PPIs). However, the way how each PPI manages TLP exploitation (creation/finalization of thread/process, workload distribution, communication, and synchronization) highly influences performance, energy consumption, and energy-delay product (EDP), which varies across different processors. In previous works 12 , we demonstrated that it is possible to save up to 62% in energy consumption and achieve up to 88% of EDP improvements by just choosing the ideal PPI and degree of TLP. Although an extensive evaluation has been performed in the aforementioned scenario, it was restricted to control flow processors. Currently, the dataflow paradigm has three important advantages when compared to control flow processors: speed, power, and size 3 . Despite these advantages, the parallel programming model for dataflow processors has its challenges to become an understood software development model. Therefore, the main goal of this cooperation project is to study and analyze different PPIs for data flow processors. The work to be developed will be divided into three stages: (i) Study the PPIs available for data flow processors. Is it possible to use the same PPIs used in the control flow processors? If so, how is this portability? Is the parallelism exploitation going to make it more difficult to develop software as it is today? What is the programming effort to implement a parallel application in this type of processor? (ii) Define and implement a representative set of programs to evaluate the behavior of each PPI in dataflow processors. (iii) Run the parallelized applications and analyze the results. If possible, compare them with the obtained results in the control flow processors. If the portability of the PPIs is possible, is the behavior similar in data flow and control flow processors?. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (1) . , Integrantes: Arthur Francisco Lorenzon - Integrante / Antonio Carlos Schneider Beck - Integrante / Luigi Carro - Integrante / Roberto Giorgi - Coordenador.

• 2015 - Atual

  Projeto Automático de MPSoCs Transparentes e Adaptáveis para Sistemas Embarcados, Projeto certificado pelo(a) coordenador(a) Antonio Carlos Schneider Beck Filho em 10/05/2018., Descrição: Propõe-se um novo ambiente de projeto de processadores adaptativos, capaz de gerar sistemas que podem se adaptar, de forma automática (durante execução, sem intervenção alguma) e transparente (usando ferramentas e códigos compilados já existentes) à execução de programas com variados comportamentos e requerimentos, considerando o desempenho, a tolerância a falhas, consumo de energia e qualidade, no qual o peso (prioridade) de cada um pode ser definido a priori pelo projetista. Este ambiente de projeto será capaz de gerar sistemas adaptativos otimizados compostos de diferentes processadores e aceleradores, com o devido suporte de software, convergindo para uma arquitetura flexível com um espaço de projeto heterogêneo, oferecendo ao ao projetista diversas opções relativas às seguintes métricas: Qualidade; Tolerância a falhas; Transparência; Além das tradicionais: Desempenho; Energia; Área.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Arthur Francisco Lorenzon - Integrante / Antonio Carlos Schneider Beck - Coordenador / Jeckson Delagostin Souza - Integrante.

• 2014 - Atual

  Programação Paralela Eficiente para Otimizar o Consumo de Energia em Sistemas Embarcados e de Propósito Geral, Descrição: Nos últimos anos, com o aumento do poder computacional dos sistemas embarcados, uma das maiores preocupações vem sendo o consumo de energia. A explicação para isto é porque a maioria destes sistemas (smartphones, tablets, etc) são mantidos ligados através de uma bateria. Portanto, o grande desafio tem sido não apenas aumentar o poder de processamento destes sistemas, mas também sua eficiência energética, isto é, maximizar o desempenho por joule consumido. Neste ímpeto de aumento de processamento, observa-se a popularização de sistemas embarcados que utilizam múltiplos núcleos (multicore), que visa o uso de múltiplos processadores para executar partes diferentes de um mesmo programa simultaneamente. Todavia, para que esta cooperação ocorra, os processadores deverão trocar informações em determinados momentos da execução. Em sistemas multicore, a troca de informações ocorre através do acesso simultâneo a regiões compartilhadas da memória. Entretanto, este acesso se dá em regiões da memória que estão hierarquicamente mais distantes do processador (memória cache L3 e principal), e que possuem consumo maior de energia, quando comparado ao acesso a memória privada de cada processador (memória cache L1 e L2). Desta maneira, enquanto a utilização de múltiplos núcleos visa o aumento de desempenho, o compartilhamento de informações entre estes núcleos, através da memória, leva a um consumo maior de energia: exatamente o que precisa ser evitado em sistemas embarcados móveis. Neste contexto, através da análise do consumo energético de Interfaces de Programação Paralela (IPP) largamente utilizadas (OpenMP, PThreads, Cilk++, entre outras) em diferentes arquiteturas e organizações (Intel Core i7, Intel Atom, ARM A9, ARM A15), esta proposta tem como intuito prover direções para o desenvolvedor para fazer o melhor uso possível do paralelismo de tarefas em sistemas embarcados visando o menor consumo de energia possível. Estas direções serão dadas através de fórmulas analíticas e ferramentas automatizadas de simulação. Por consequência, nosso estudo, que está relacionado às áreas de processamento paralelo, arquitetura e organização de computadores e sistemas embarcados, fornecerá subsídios para determinar se o grau de paralelismo que oferece o melhor desempenho na paralelização de uma aplicação é também aquele que apresenta o consumo energético mais eficiente. Por exemplo, para uma determinada aplicação, pode-se optar por utilizar dois processadores, ao invés de quatro, caso a relação entre consumo de energia e eficiência seja mais favorável. O estudo também irá levar em consideração diferentes arquiteturas: a família Intel IA32, cujos processadores dominam os sistemas de computação pessoal e estão começando a ser utilizados também em sistemas embarcados; e a família ARM, que é a mais utilizada em dispositivos móveis, como smartphones e tablets, atualmente.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Arthur Francisco Lorenzon - Integrante / Anderson Luiz Sartor - Integrante / Antonio Carlos Schneider Beck - Coordenador / Márcia Cristina Cera - Integrante.

• 2013 - Atual

  Análise do Impacto no Desempenho de Sistemas Embarcados pelo Uso da Programação Paralela, Descrição: Hoje em dia é cada vez mais comum vermos processadores multiprocessados, tanto em arquiteturas de uso comum como as multicore, quanto em dispositivos móveis. A programação paralela baseada em threads permite explorar o potencial computacional dos múltiplos núcleos de execução (cores) destas arquiteturas. Entretanto, enquanto a paralelização leva ao aumento do desempenho de um programa (redução do tempo de execução), o compartilhamento de informações entre núcleos via acessos à memória compartilhada, leva a um maior consumo de energia. Todavia, a preocupação com o consumo energético é uma constante para sistemas embarcados, tendo em vista que estes são alimentados por baterias. Adicionalmente, o acesso à memória além de gerar um alto consumo energético, também possui um forte impacto no desempenho das aplicações aplicações paralelas em função da disponibilidade dos dados. Neste sentido, este projeto busca estabelecer uma relação entre o consumo energético e o pico de desempenho de Interfaces de Programação Paralela (IPP) em ambientes de memória compartilhada. Serão estudadas as IPPs popularmente utilizadas tais como OpenMP, Pthreads, Cilk++, entre outras e diferentes arquiteturas tais como a família Intel IA32, cujos processadores dominam os sistemas de computação pessoal e estão começando a ser utilizados também em sistemas embarcados; e a família ARM, que é a mais utilizada em dispositivos móveis, como smartphones e tablets, atualmente. Com este estudo, espera-se elaborar um modelo analítico que seja capaz de orientar o desenvolvedor de como reduzir o impacto da exploração do paralelismo no consumo energético.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (2) . , Integrantes: Arthur Francisco Lorenzon - Integrante / Antonio Carlos Schneider Beck - Coordenador / Márcia Cristina Cera - Integrante.

• 2012 - 2012

  Estudo e desenvolvimento de Programas Paralelos: Como tirar proveito de Arquiteturas Paralelas, Descrição: Este projeto visa o estudo e desenvolvimento de Programas Paralelos como meio de explorar o paralelismo potencial das arquiteturas computacionais contemporâneas. Atualmente, no nosso dia a dia nos deparamos com uma série de arquiteturas paralelas como por exemplo computadores multicore ou placas de vídeo GP-GPUs. Entretanto, essas arquiteturas tendem a ser subutilizadas quando não existe o cuidado para aproveitar o potencial de processamento destas. Para aproveitar todo o poder computacional disponível é preciso fazer uso da programação paralela. Desenvolver programas paralelos não é uma tarefa trivial e exige conhecimento tanto das características da arquitetura quanto das funcionalidades disponibilizadas pelas ferramentas que viabilizam o desenvolvimento de programas paralelos. Este projeto tem por objetivo fomentar o estudo das técnicas de paralelização e a disseminação destes no meio acadêmico no Campus Alegrete. Com este projeto espera-se o desenvolvimento de programas paralelos, tanto referentes a aplicações científicas, como por exemplo para solucionar sistemas matemáticos que modelam fenômenos físicos e químicos, quanto aplicações que estimulem a interdisciplinariedade, como por exemplo para acelerar a execução de implementações de heurísticas e meta-heurísticas da área de inteligência artificial... , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Arthur Francisco Lorenzon - Integrante / Márcia Cristina Cera - Coordenador., Financiador(es): UNIPAMPA - EDITAL DE APOIO A GRUPOS DE PESQUISA 01/2012 - Bolsa / PROGRAMA DE BOLSAS DE INICIAÇÃO À PESQUISA - Bolsa.

Prêmios