Maurício Martins de Carvalho

Possui graduação e mestrado em Engenharia da Computação pelo Politecnico di Torino (Itália - 2010) revalidado pela UFRGS em 2012. Adquiriu o título de Doutor em Engenharia da Computação no Politecnico di Torino em Fevereiro de 2015. Atualmente é bolsista no CEITEC e desenvolve e aplica testes em circuitos integrados, em particular o 'chip de biblioteca de células' para validar a biblioteca do CEITEC. Tem experiência na área de Microeletrônica, com ênfase em circuitos/sistemas digitais, teste e tolerância a falhas em Sistemas Integrados, atuando principalmente nos seguinte temas: desenvolvimento de vetores de testes funcionais para CPUs e memórias embarcados em SoCs; desenvolvimento de SBSTs, desenvolvimento de módulos de testes embarcados em SoCs, aplicação de técnicas de Design-for-Testability and Design-for-Test, verificação funcional de CPUs, caracterização de SoCs e testes de CPUs de baixo consumo.

Informações coletadas do Lattes em 07/06/2024

Acadêmico

Formação acadêmica

Doutorado em Dip. Automatica e Informatica - Politecnico di Torino

2011 - 2015

Politecnico Di Torino
Título: Innovative Techniques for Testing, Securing, and Diagnosing SoCs and Embedded Memories
Orientador: Paolo Bernardi
com Coorientador: Matteo Sonza Reorda. Palavras-chave: Functional Pattern Generation; Evolutionary algorithm; Software-Based Self-Test; Low Power Testing; Memory Failure Syndromes; On-Line Self-Test. Grande área: OutrosSetores de atividade: Pesquisa e desenvolvimento científico.

Mestrado em Engenharia da Computação

2009 - 2010

Politecnico Di Torino
Título: Generation and Evaluation of Stress Patterns for System-on-Chip Characterization,Ano de Obtenção: 2010
Orientador: Paolo Bernardi
Coorientador: Michelangelo Grosso. Palavras-chave: Vetores de Testes; Caraterização de SoCs; Vetores de Stress; Algoritmo evolutivo.Grande área: OutrosGrande Área: Outros / Área: Microeletrônica. Setores de atividade: Pesquisa e desenvolvimento científico.

Graduação em Engenharia da Computação

2007 - 2009

Politecnico Di Torino
Título: Generation and Evaluation of Stress Patterns for System-on-Chip Characterization
Orientador: Paolo Bernardi

Graduação interrompida em 2007 em Engenharia em sistemas digitais

2004 - interrompida

Universidade Estadual do Rio Grande do Sul
Ano de interrupção: 2007

Curso técnico/profissionalizante

1999 - 2004

Fundação Escola Técnica Liberato Salzano Vieira da Cunha

Formação complementar

2011 - 2011

Formação Verigy para testes de circuitos digitais. (Carga horária: 40h). , Laboratoire d'Informatique, Robotique et Microélectronique de Montpellier, LIRMM, França.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Italiano

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente.

Áreas de atuação

Grande área: Outros / Área: Microeletrônica / Subárea: Teste e Tolerância a Falhas.

Grande área: Outros / Área: Microeletrônica.

Participação em eventos

IEEE 20th International On-Line Testing Symposium (IOLTS).Fault Injection in GPGPU Cores to Validate and Debug Robust Parallel Applications. 2014. (Simpósio).

South European Test Seminar.Automatic Functional Pattern Generation and Evaluation for Defining Test Power Limits of CPU Cores. 2012. (Seminário).

Design, Automation & Test in Europe. 2011. (Congresso).

Micro Power Management for Macro Systems on Chip (uPM2SoC).Improving Automated Stress Pattern Generation For Increasing SoC Dynamic Power Consumption. 2011. (Oficina).

South European Test Seminar.Automatic Generation of Functional Test Patterns for SoC. 2011. (Seminário).

Produções bibliográficas

DE CARVALHO, M. ; BERNARDI, P. ; SANCHEZ, E. ; REORDA, M. SONZA ; BALLAN, O. . Increasing the Fault Coverage of Processor Devices during the Operational Phase Functional Test. Journal of Electronic Testing , v. 30, p. 317-328, 2014.
2013 DE CARVALHO, M. ; SANCHEZ, E. ; REORDA, M. SONZA ; BOSIO, A. ; DILILLO, L. ; VALKA, M. ; GIRARD, P. . Fast Power Evaluation for Effective Generation of Test Programs Maximizing Peak Power Consumption. Journal of Low Power Electronics (Print) , v. 9, p. 253-263, 2013.
DE CARVALHO, M. ; BERNARDI, P. ; SANCHEZ, E. ; REORDA, M. SONZA ; BALLAN, O. . Increasing fault coverage during functional test in the operational phase. In: 2013 IEEE 19th International OnLine Testing Symposium (IOLTS), 2013, Chania. 2013 IEEE 19th International On-Line Testing Symposium (IOLTS), 2013. p. 43.
BERNARDI, P. ; CIGANDA, L. ; DE CARVALHO, M. ; GROSSO, M. ; LAGOS-BENITES, J. ; SANCHEZ, E. ; REORDA, M. SONZA ; BALLAN, O. . On-line software-based self-test of the Address Calculation Unit in RISC processors. In: 2012 17th IEEE European Test Symposium (ETS), 2012, Annecy. 2012 17TH IEEE EUROPEAN TEST SYMPOSIUM (ETS), 2012. p. 1.
BERNARDI, P. ; DE CARVALHO, M. ; SANCHEZ, E. ; REORDA, M. SONZA ; BOSIO, A. ; DILILLO, L. ; GIRARD, P. ; VALKA, M. . Peak Power Estimation: A Case Study on CPU Cores. In: 2012 21st Asian Test Symposium (ATS), 2012, Niigata. 2012 IEEE 21st Asian Test Symposium, 2012. p. 167.
CARVALHO, M. DE ; BERNARDI, P. ; REORDA, M. SONZA ; CAMPANELLI, N. ; KEREKES, T. ; APPELLO, D. ; BARONE, M. ; TANCORRE, V. ; TERZI, M. . Optimized embedded memory diagnosis. In: Systems (DDECS), 2011, Cottbus. 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, 2011. p. 347.
VALKA, M. ; BOSIO, A. ; DILILLO, L. ; GIRARD, P. ; PRAVOSSOUDOVITCH, S. ; VIRAZEL, A. ; SANCHEZ, E. ; DE CARVALHO, M. ; REORDA, M. SONZA . A Functional Power Evaluation Flow for Defining Test Power Limits during At-Speed Delay Testing. In: 2011 16th IEEE European Test Symposium (ETS), 2011, Trondheim. 2011 Sixteenth IEEE European Test Symposium, 2011. p. 153.
CARVALHO, M. DE ; BERNARDI, P. ; SANCHEZ, E. ; REORDA, M. SONZA . An Enhanced Strategy for Functional Stress Pattern Generation for System-on-Chip Reliability Characterization. In: 2010 11th International Workshop on Microprocessor Test and Verification (MTV), 2010, Austin. 2010 11th International Workshop on Microprocessor Test and Verification, 2010. p. 29.
CAMPANELLI, N. ; KEREKES, T. ; BERNARDI, P. ; CARVALHO, M. ; PANARITI, A. ; REORDA, M. ; APPELLO, D. ; BARONE, M. . Cumulative embedded memory failure bitmap display & analysis. In: Systems (DDECS), 2010, Vienna. 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, 2010. p. 1.
M. DE CARVALHO ; RECH, P. ; SABENA, D. ; REORDA, M. SONZA ; CARRO, L. ; STERPONE, L. . Fault Injection in GPGPU Cores to Validate and Debug Robust Parallel Applications. 2014. (Apresentação de Trabalho/Simpósio).
M. DE CARVALHO ; BERNARDI, P. ; SANCHEZ, E. ; REORDA, M. S. ; BALLAN, O. . Increasing fault coverage during functional test in the operational phase. 2013. (Apresentação de Trabalho/Simpósio).
M. DE CARVALHO ; BERNARDI, P. ; REORDA, M. SONZA ; APPELLO, D. ; TERZI, M. ; TANCORRE, V. ; BARONE, M. . Optimized embedded memory diagnosis. 2011. (Apresentação de Trabalho/Simpósio).
M. DE CARVALHO ; BERNARDI, P. ; SANCHEZ, E. ; REORDA, M. S. . An Enhanced Strategy for Functional Stress Pattern Generation for System-on-Chip Reliability Characterization. 2010. (Apresentação de Trabalho/Outra).

Projetos de pesquisa

2013 - 2013

Lorelei, Descrição: Desenvolvimento de uma ferramenta capaz de injetar falhas em aplicações para GPGPUs para validar algoritmos robustos usados em aplicações que demandam alta confiabilidade, como aeroespaciais e automotivos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (1) . , Integrantes: Maurício Martins de Carvalho - Integrante / Matteo Sonza Reorda - Coordenador / Paolo Rech - Integrante / Luigi Carro - Integrante.
2010 - 2011

Pollux, Descrição: Desenvolvimento de ferramentas e técnicas para o diagnóstico de memórias embarcadas em SoCs Automotivos produzidos pela STMicroelectronics. Este projeto contou com o apoio da empresa NplusT, cuja atividade é desenvolver software e testers para a validação de circuitos integrados. O software desenvolvido permitiu rastrear precisamente os erros de cada célula de memória no sílicio e também na posição do Wafer. Além disso, o software embarca algoritmos desenvolvidos para relacionar os tipos de erros com os modelos de falhas existentes.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (1) . , Integrantes: Maurício Martins de Carvalho - Integrante / Paolo Bernardi - Integrante / Matteo Sonza Reorda - Coordenador.

Histórico profissional

Experiência profissional

2014 - Atual

Centro de Excelência em Tecnologia Eletrônica Avançada

Vínculo: Bolsista, Enquadramento Funcional: Engenheiro, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

09/2014
Pesquisa e desenvolvimento , Centro de Excelência em Tecnologias Avançadas, Centro de Excelência em Tecnologias Avançadas.,Linhas de pesquisa

2011 - 2014

Politecnico Di Torino

Vínculo: Bolsista, Enquadramento Funcional: Doutorando

Outras informações:
As pesquisas do doutorado envolvem elaborar testes inovadores para testar Sistemas Integrados de alta complexidade (SoCs) para aplicações que necessitam alta confiabilidade como a automotiva e aerospacial. Os testes de verificação e validação em Sistemas Integrados tem sido cada vez mais requisitados devido à crescente complexidade destes componentes assim como a constante redução da tecnologia de fabricação. Minha linha de pesquisa se dividiu em 3 partes: 1-Testes e diagnósticos de memórias embarcadas em SoCs; 2-Desenvolvimento de uma metodologia para gerar automaticamente programas dedicados para testes (estruturais, consumo de potência e funcionais) de CPUs embarcados em SoCs (SBST); 3- Desenvolvimento de um Injetor de Falhas para GPGPUs. A primeira atividade envolve a geração dos conhecidos March Tests especifícos para as memórias embarcadas em SoCs. Aplicação dos testes através de um Automatic Test Equipment (ATE) comunicando com o Memory Built-in Self-Test (MBIST) do SoC. Capturar os resultados comprimdos dos testes, desembrulhar a tecnologia da memória (descramble) e mapear visualmente as matrizes das memórias através de um programa escrito em Java. Ao observar os erros nos resultados dos testes, averiguar visualmente com microscopia. Além disso, implementei um gerador automático de dicionário de falhas de memórias segundo o tipo de march test aplicado, assim podendo prever em antemão o tipo de erro manifestado na célula de memória. A segunda atividade envolve desenvolver uma metodologia de geração automática de programas em assembly para CPUs. Esta metodologia usufrui de um Algoritmo Evolutivo (EA) capaz de ser configurado para criar programas funcionais cada vez mais evoluídos para aumetar o testes de acordo com o objetivo do testes que foram 3: Aumento da atividade, Aumento da cobertura de falhas e Aumento da potência de pico. A terceira atividade é desenvolver um injetor de falhas para GPGPUs para validar programas robustos para aplicações e

2010 - 2014

Politecnico Di Torino

Vínculo: , Enquadramento Funcional: Pesquisador em testes de CI, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
As atividades de pesquisa e desenvolvimento realizadas envolviam testar circuitos integrados de alta integração para aplicações automotivas. Tais sistemas integrados têm uma alta complexidade devido a quantidade de portas lógicas e à reduzida tecnologia utilizada na fabricação. Isto implica sérios problemas de funcionamento destes circuitos integrados, que necessitam alta confiabilidade, e por isso a etapa de testes tem sido reforçada e amplamente estudada pelas universidades e centros de pesquisa ao redor do mundo. Durante este ano de pesquisa em conjunto com a STMicroelectronics e a NPlusT, a primeira sendo a maior fabricante de circuitos integrados da Europa e a segunda uma pequena empresa Italiana de testes mas com alto valor agregado, tive a oportunidade de realizar testes de validação em (Sistem-on-Chips) SoCs automotivos da ST contendo mais de 3M de células lógicas. Inicialmente, o projeto focou nas memórias embarcadas e após na Unidade Central de Processamento (CPU). Os resultados foram publicados em workshops, simpósios como DDECS, DATE, MTV e ETS.

Atividades

04/2009
Pesquisa e desenvolvimento , Dipartimento di Automatica e Informatica, .,Linhas de pesquisa
03/2010 - 03/2011
Pesquisa e desenvolvimento , Dipartimento di Automatica e Informatica, .,Linhas de pesquisa

2006 - 2007

VFR Sistemas

Vínculo: Celetista, Enquadramento Funcional: Programador C++, Carga horária: 40

Outras informações:
Desenvolvi em conjunto com uma equipe, sistemas baseados no linux para a gestão de informação hospitalar. Fiz instalação destes sistemas em laboratórios de porto alegre, sendo o principal cliente o hospital de clinicas. Programei em C e C++ desenvolvendo um programa específico de análise laboratorial para a contagem de células. Desenvolvi a estrutura do banco de dados assim como rotinas/procedures SQLs (Hospital de Clinicas) para a gestão das informações vindas de diferentes equipamentos médicos e colocando-as num laudo médico. As atividades incluiam visitas aos clientes para entender suas necessidades, instalar equipamentos, sistemas de gestão hospitalar, scripting em bash para facilitar a configuração do sistema nos clientes, monitorar a eficácia do software e propor soluções à VFR e aos clientes.

Atividades

08/2006 - 08/2007
Pesquisa e desenvolvimento , VFR Sistemas, .,Linhas de pesquisa

2002 - 2002

Metrixer Automação e Informática S/A

Vínculo: Estagiário, Enquadramento Funcional: Pesquisa e Desenvolvimento, Carga horária: 44

Outras informações:
Neste estágio realizei tarefas de pesquisa e desenvolvimento para automação de curtumes. Desenvolvi controladores lógicos baseado no 8051 que controlava uma máquina de curtume capaz de medir a área e a espessura do couro, de imprimir tais dados numa impressora simples e de carimbar estes dados no couro através de carimbos específicos. Neste projeto, programei em C++ e assembly, projetei placas de circuito impressos (PCBs), fiz protótipos e participei na elaboração do produto final. Além da pesquisa, desenvolvi gigas de testes para testar os diferentes circuitos eletrônicos que as máquinas embarcavam, de modo a obter um padrão de qualidade no produto vendido.

Atividades

02/2002 - 12/2002
Pesquisa e desenvolvimento , Metrixer Automação e Informática S/A, .,Linhas de pesquisa

2008 - 2008

Eltra Sistemi

Vínculo: Celetista, Enquadramento Funcional: Pesquisa e Desenvolvimento, Carga horária: 40

Outras informações:
Desenvolvi um sistema embarcado baseado no HC11 que serviu como base para os produtos da empresa: Impressora, emissora e leitora de cartões (Código de barras e Rádio Frequencia LF) para estacionamento e pedágio. O projeto envolveu programação em Assembly e projeto de PCB. Participei do projeto desde o inicio até o produto final em conjunto com mais um engenheiro.

Atividades

02/2008 - 11/2008
Pesquisa e desenvolvimento , Eltra Sistemi, .,Linhas de pesquisa

2004 - 2005

Sparktronix

Vínculo: Celetista, Enquadramento Funcional: Pesquisa e Desenvolvimento, Carga horária: 44

Outras informações:
Desenvolvi um sistema embarcado baseado no PIC16F877 para controlar fontes de alimentação específicas para computadores e também No-Breaks (Uninterruptable Power Supply - UPS). Além de controlar as funções do UPS, o sistema embarcado monitorava as correntes e tensões RMS das fases da rede elétrica e mostrava estas informações num display. O projeto envolveu programação em assembly de rotinas avançadas de cálculo/métodos numéricos para calcular precisamente os valores de entrada. Realizei todas as etapas deste projeto, desde as especificações até o produto final.

Atividades

08/2004 - 05/2005
Pesquisa e desenvolvimento , Sparktronix, .,Linhas de pesquisa

2013 - 2013

Universidade Federal do Rio Grande do Sul

Vínculo: Doutorando Visitante, Enquadramento Funcional: Doutorando

Atividades

07/2013 - 12/2013
Pesquisa e desenvolvimento , Instituto de Informática, .,Linhas de pesquisa