Felipe Viel

Felipe Viel é Bacharel em Engenharia de Computação (2016) e Mestre em Computação Aplicada (2019) pela Universidade do Vale do Itajaí. Tem experiência em ensino, pesquisa e desenvolvimento em Computação, mais especificamente em sistemas embarcados com enfâse em hardware digital, protocolos de comunicação e integração software/hardware (co-design). Suas áreas de interesse incluem: computação embarcada, system-on-chip (SoC), aceleradores em hardware, processamento digital de imagens, lógica programável (FPGA), aviônica e sistemas de alta confiabilidade, network-on-chip (NoC) e protocolos de comunicação. É membro da Sociedade Brasileira de Computação (SBC) e do Institute of Electrical and Electronics Engineers (IEEE).

Informações coletadas do Lattes em 03/11/2023

Acadêmico

Formação acadêmica

Doutorado em andamento em Engenharia Elétrica

2021 - Atual

Universidade Federal de Santa Catarina
Eduardo Augusto Bezerra.

Mestrado em Computação

2017 - 2019

Universidade do Vale do Itajaí
Título: Acelerador em Hardware para Aumento da Resolução Espacial de Imagens Hiperespectrais em Microssatélites, Ano de Obtenção: 2019
Cesar Albenes Zeferino.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Digital Image Processing; Remote Sensing; Hyperspectral Image; Embedded Systems; FPGA.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Processamento Gráfico (Graphics). Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. Setores de atividade: Pesquisa e desenvolvimento científico.

Graduação em Engenharia de Computação

2011 - 2016

Universidade do Vale do Itajaí
Título: Desenvolvimento de Módulo de Reconfiguração Remota de FPGA para Ambiente Espacial
Orientador: Cesar Albenes Zeferino

Formação complementar

2017 - 2017

Intel Modern Code. (Carga horária: 12h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2016 - 2016

Linux Embarcado. (Carga horária: 16h). , Embedded Labworks, ELW, Brasil.

2014 - 2016

Inglês Avançado. (Carga horária: 270h). , Universidade do Vale do Itajaí, UNIVALI, Brasil.

2015 - 2015

Tecnologia em FPGA Altera. (Carga horária: 16h). , Macnica DHW, MDHW, Brasil.

2013 - 2013

Curso Introdutório de Projeto de CI's(ASICs). (Carga horária: 12h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Outros / Área: Robótica, Mecatrônica e Automação / Subárea: Embedded System.

Grande área: Outros / Área: Microeletrônica / Subárea: System on Chip.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Fault Tolerant Systems.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Image Processing.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Communication Protocol.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Network on Chip.

Organização de eventos

VIEL, F. . OPA - Opção Profissional por Área. 2016. (Exposição).

MELO, D. R. ; POHL, G. A. ; ABRAHAM, G. ; VIEL, F. . I Semana Acadêmica de Engenharia de Computação. 2014. (Exposição).

VIEL, F. ; MELO, D. R. ; POHL, G. A. ; RAUTA, L. R. P. . OPA - Opção Profissional por Área. 2014. (Exposição).

VIEL, F. ; MELO, D. R. . OPA - Opção Profissional por Área. 2013. (Exposição).

Participação em eventos

13th IEEE/IAS International Conference on Industry Applications (INDUSCON). Internet of Things: Concepts, Architectures and Technologies. 2018. (Congresso).

2ª IEEE CASS Seasonal School on Digital Processing of Visual Signals and Applications. 2017. (Oficina).

XVI Seminário de Iniciação Científica.Sistema multiprocessado para Aguçamento de Imagens Hiperespectrais em Microssatélites. 2017. (Seminário).

XVI Seminário de Iniciação Científica.Plataforma de Simulação para Implementação e Avaliação de Mecanismos de Segurança em SoCs Baseado em NoCs. 2017. (Seminário).

XXV Seminário de Informática e Computação (SEMINCO).Sistema Multiprocessado para Aguçamento de Imagens Hiperespectrais em Microssatélites. 2017. (Seminário).

XV Seminário de Iniciação Científica - UNIVALI. 2016. (Seminário).

OPA - Opção Profissional por Área. Curso de Engenharia de Computação. 2014. (Exposição).

26th Symposium on Integrated Circuits and Systems Design (SBCCI 2013). 2013. (Congresso).

28th Symposium on Microelectronics Technology and Devices (SBMicro 2013). 2013. (Congresso).

3rd Workshop on Circuits and System Design (WCAS 2013). 2013. (Congresso).

OPA 2013 - Opção Profissional por Área.. Curso de Engenharia de Computação da Univali.. 2013. (Exposição).

XIII Microelectronics Students Forum (SForum 2013). 2013. (Congresso).

Participação em bancas

Aluno: Daniel Afonso Battisti

BORTOLUZZI, F.;VIEL, FELIPE; PEREIRA, T. F.. Avaliação de Frameworks para Testes de Intrusão Aplicado a IoT: Ênfase em uma Lâmpada Inteligente. 2022. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: João Victor Santos Hütner

VIEL, FELIPE; ZEFERINO, Cesar Albenes; PARREIRA, W. D.. Avaliação de classificação de imagens Hiperespectrais em microcontrolador COTS. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Carolina Imianosky

VIEL, FELIPE; ZEFERINO, Cesar Albenes; MELO, D. R.. Implementação e Análise de Instruções Vetoriais em Processador RISC-V para Aplicações Espaciais. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Nicole Migliorini Magagnin

MELO, D. R.;VIEL, FELIPE; VALIM, P. R. O.. Análise de Técnicas de Confiabilidade em Nível de Sistema Operacional para a Arquitetura RISC-V. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Carlos Natham Domingos

MELO, D. R.;VIEL, FELIPE; SEMAN, LAIO ORIEL. Plataforma de Integração de Componentes para Sistemas Embarcados em Aplicações Espaciais. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Paulo Henrique Trindade

RAMIREZ, A. R. G.;VIEL, FELIPE; CUNHA, A. P.. Adaptação de CPAP comercial para utilização como respirador. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Felipe Silva Spigoti

DEBATIN, L.; MELO, D. R.;VIEL, FELIPE. Ferramenta de Apoio para a Obtenção de Artigos da Revisão Sistemática da Literatura. 2022. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Carolina Imianosky

VIEL, FELIPE; MELO, D. R.; ZEFERINO, Cesar Albenes. Implementação e Análise de Instruções Vetoriais em Processador RISC-V para Aplicações Espaciais. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Paola de Oliveira Ribeiro

VIEL, FELIPE; RAMIREZ, A. R. G.; FERNANDES, A. M. R.. Dispositivo IoT para Monitoramento de Ansiedade. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Carlos Natham Domingos

MELO, D. R.;VIEL, FELIPE; SEMAN, Laio Oriel. Plataforma de Integração de Componentes para Sistemas Embarcados em Aplicações Espaciais. 2022. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Felipe Silva Spigoti

DEBATIN, L.; MELO, D. R.;VIEL, FELIPE. Ferramenta de Apoio para a Obtenção de Artigos da Revisão Sistemática da Literatura. 2021. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Luciana Mateus Teixeira

VIEL, FELIPE; MELO, D. R.; PARREIRA, W. D.. Especificação para Implementação de um Acelerador em Hardware para Separação Espectral de HSI. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade do Vale do Itajaí.

Aluno: Gabriel Vinicius T

PARREIRA, W. D.; SILVA, Eduardo Alves da;VIEL, FELIPE. Kanczewski.Biblioteca para Transmissão de Dados Através do Som. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: José Gabriel Tomazelli Silva

GONTIJO, W. A.;VIEL, FELIPE; SEMAN, Laio Oriel. Implementação de Algoritmos para Identificação do Som Emitido pela Sirene de um Veículo de Resgate. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: ARIEL VIEIRA DE OLIVEIRA

DAZZI, M. C. S.; FERNANDES, A. M. R.; DAZZI, R. L. S.;VIEL, FELIPE. Aplicação de Algoritmos de Aprendizado de Máquina para Indicação de Investimentos Financeiros. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí.

Aluno: Ian Garner Downie

BEZERRA, E. A.;VIEL, FELIPE; SPENGLER, A. W.. Estratégia de comunicação para configuração do escalonamento de atividades em nanossatélites. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade Federal de Santa Catarina.

Aluno: Benjamin William Mezger

MELO, D. R.;VIEL, FELIPE; VALIM, PAULO R. O.. Microkernel para a arquitetura de conjunto de instruções RISC-V. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Orientou

Matheus Kreutz

Aprendizagem de Máquina para Detecção de Fenômenos Meteorológicos Utilizando Técnicas de Rádio Ocultação; Início: 2023; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; (Orientador);

João Victor Santos Hütner

Viabilidade da classificação de imagens Hiperespectrais em microcontrolador COTS; Início: 2023; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; (Orientador);

SYDNEY MATHEUS DE SOUZA

Avaliação do Pré-Processamento Aplicado a Classificação de Imagem Hiperespectral via Aprendizado de Máquina; Início: 2023; Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; (Orientador);

Carolina Imianosky

Implementação e Análise de Instruções Vetoriais em Processador RISC-V para Aplicações Espaciais; 2022; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Felipe Viel;

Leonardo Rebello Januário

Acelerador em Hardware para Classificação de Alimentos usando Imagem Hiperespectral; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Felipe Viel;

Luciana Mateus Teixeira

Especificação para Implementação de um Acelerador em Hardware para Separação Espectral De HSI; 2021; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica) - Universidade do Vale do Itajaí; Orientador: Felipe Viel;

Lucas Amilton Martins

Processador de Propósito Específico para Classificação de Imagens Hiperespectrais em FPGA; 2018; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade do Vale do Itajaí; Orientador: Felipe Viel;

Produções bibliográficas

VIEL, F. ; MACIEL, RENATO COTRIM ; SEMAN, Laio Oriel ; ZEFERINO, Cesar Albenes ; BEZERRA, Eduardo Augusto ; LEITHARDT, Valderi Reis Quietinho . Hyperspectral Image Classification: An Analysis Employing CNN, LSTM, Transformer, and Attention Mechanism. IEEE Access , v. 11, p. 24835-24850, 2023.
FERLINI, FREDERICO ; VIEL, FELIPE ; SEMAN, LAIO ORIEL ; PETTENGHI, HECTOR ; BEZERRA, EDUARDO AUGUSTO ; LEITHARDT, Valderi Reis Quietinho . A Methodology for Accelerating FPGA Fault Injection Campaign Using ICAP. ELECTRONICS , v. 12, p. 807, 2023.
VIEL, FELIPE ; GOUVEIA, KLEBER R. ; COSTA, EDILBERTO ; OLIVEIRA, MARCIO ; BOING, MIGUEL ; DE MATTOS, ANDRE MARTINS PIO ; MARCELINO, GABRIEL MARIANO ; CODINACHS, DAVID MERODIO ; SEMAN, LAIO ORIEL ; BEZERRA, EDUARDO AUGUSTO . Payload-XL: A Platform for the In-orbit Validation of the BRAVE FPGA. Ieee Embedded Systems Letters , v. 1, p. 1-1, 2022.
LEITHARDT, Valderi Reis Quietinho ; SANTOS, Douglas Almeida dos ; SILVA, Luis Augusto ; VIEL, F. ; ZEFERINO, Cesar Albenes ; SILVA, Jorge Sá . A Solution for Dynamic Management of User Profiles in IoT Environments. IEEE Latin America Transactions , v. 18, p. 1193-1199, 2020.
VIEL, FELIPE ; SILVA, LUIS A. ; VALDERI LEITHARDT, R. Q. ; SANTANA, JUAN F. P. ; TEIVE, RAIMUNDO C. G. ; ZEFERINO, CESAR A. . An Efficient Interface for the Integration of IoT Devices with Smart Grids. SENSORS , v. 20, p. 2849, 2020.
VIEL, FELIPE ; PARREIRA, WEMERSON DELCIO ; SUSIN, Altamiro Amadeu ; ZEFERINO, Cesar Albenes . A Hardware Accelerator for Onboard Spatial Resolution Enhancement of Hyperspectral Images. IEEE Geoscience and Remote Sensing Letters , v. 17, p. 1-5, 2020.
UHLENDORF, Roseli da Silveira ; VIEL, F. ; SILVA, Eduardo Alves da ; ZEFERINO, Cesar Albenes . An MPI-based MPSoC Platform in FPGA. IEEE Latin America Transactions , v. 100, p. 1-9, 2020.
VIEL, F. ; WEIDLE JR, G. F. ; ZEFERINO, C. A. . Sistema integrado para o processamento do Filtro de Difusão Anisotrópica em FPGA. REVISTA DE SISTEMAS E COMPUTAÇÃO - RSC , v. 7, p. 406-424, 2017.
GOUVEIA, KLEBER R. ; COSTA, EDILBERTO ; OLIVEIRA, MARCIO ; VIEL, FELIPE ; BOING, MIGUEL ; MARCELINO, GABRIEL MARIANO ; DE MATTOS, ANDRE MARTINS PIO ; SEMAN, Laio Oriel ; CODINACHS, DAVID MERODIO ; BEZERRA, E. A. . Payload-XL: A Subsystem to Validate FPGA-based Applications in Space Environment.. In: Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022, Brasília. Proceedings of the Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022.
OLIVEIRA, MARCIO ; COSTA, EDILBERTO ; GOUVEIA, KLEBER R. ; VIEL, F. ; BOING, MIGUEL ; MARCELINO, GABRIEL MARIANO ; DE MATTOS, ANDRE MARTINS PIO ; SEMAN, LAIO ORIEL ; CODINACHS, DAVID MERODIO ; BEZERRA, E. A. . Payload-XL: A Case Study of Methodologies for Development and Documentation of Cubesat Subsystems Using ECSS Standards. In: Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022, Brasília. Proceedings of the Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022.
IMIANOSKY, CAROLINA ; SANTOS, Douglas Almeida dos ; MELO, D. R. ; DILILLO, L. ; ZEFERINO, C. A. ; BEZERRA, E. A. ; VIEL, F. . A Performance Evaluation of a Fault-tolerant RISC-V with Vector Instruction Support to Space Applications. In: Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022, Brasília. Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022.
GRIGNANI, W. ; WISBECKI, G. ; VIEL, F. ; MELO, D. R. . A High-Level Synthesis Compressor of Hyperspectral Images based on CCSDS 123.0-B-2. In: Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022, Brasília. Joint 5th IAA Latin American CubeSat Workshop and 3rd IAA Latin American Symposium on Small Satellites, 2022.
NARDES, G. B. ; VIEL, FELIPE ; ZEFERINO, CESAR A. . A Proposal of a CNN-based Hardware Accelerator for Recognizing Vehicle Plate Characters using FPGA. In: Workshop of Circuits and Systems Design (WCAS), 2021, Campinas. Workshop of Circuits and Systems Design (WCAS), 2021. v. 11. p. 1-4.
PASSOS, ARTHUR ; VIEL, FELIPE ; ZEFERINO, CESAR A. . A Hardware Accelerator for the Segmentation of Hyperspectral Images. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI). New York: IEEE, 2020. p. 1-4.
IMIANOSKY, CAROLINA ; VALIM, PAULO R. O. ; ZEFERINO, CESAR A. ; VIEL, FELIPE . Evaluating the CCSDS 123 Compressor Running on RISC-V and ARM Architectures. In: 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020, Florianopolis. 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020. p. 1.
MARTINS, LUCAS A. ; SBORZ, GUILHERME A. M. ; VIEL, FELIPE ; ZEFERINO, CESAR A. . An SVM-based hardware accelerator for onboard classification of hyperspectral images. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19, 2019. p. 1.
SBORZ, GUILHERME A. M. ; POHL, GUILHERME A. ; VIEL, FELIPE ; ZEFERINO, CESAR A. . A custom processor for an FPGA-based platform for automatic license plate recognition. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19, 2019. p. 1.
WEIDLE, GUILHERME F. ; VIEL, FELIPE ; DE MELO, DOUGLAS R. ; ZEFERINO, CESAR A. . A Hardware Accelerator for Anisotropic Diffusion Filtering in FPGA. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.
VIEL, FELIPE ; SILVA, LUIS A. ; VALDERI LEITHARDT, R. Q. ; ZEFERINO, CESAR A. . Internet of Things: Concepts, Architectures and Technologies. In: 2018 13th IEEE International Conference on Industry Applications (INDUSCON), 2018, São Paulo. 2018 13th IEEE International Conference on Industry Applications (INDUSCON), 2018. p. 909.
VIEL, F. ; ZEFERINO, C. A. . A Module for Remote Reconfiguration of FPGAs in Satellites. In: WORKSHOP IBERCHIP, 23., 2017, Bariloche. 8 IEEE Latin American Symposium on Circuits and Systems. New York: IEEE, 2017. p. 1-4.
VIEL, F. ; RAABE, A. L. A. ; ZEFERINO, C. A. . Introdução à Programação e à Implementação de Processadores por Estudantes do Ensino Médio. In: WORKSHOP DE INFORMÁTICA NA ESCOLA (WIE), 20., 2014, Dourados. 3o Congresso Brasileiro de Informática na Educação. Porto Alegre: SBC, 2014. p. 1-10.
SBORZ, GUILHERME A. M. ; VIEL, FELIPE ; ZEFERINO, CESAR A. . Architectural Exploration of an FPGA-based Hardware Accelerator for the Gaussian Filter using Approximate Computing. In: X Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2020, Florianópolis. Anais Estendidos do X Simpósio Brasileiro de Engenharia de Sistemas Computacionais. Porto Alegre: Sociedade Brasileira da Computação (SBC), 2020. p. 186-191.
SANTOS, D. A. ; ZOLETT, DANIEL ; BELLI, MATEUS ; VIEL, FELIPE ; ZEFERINO, CESAR A. . An Analysis of the Implementation of Edge Detection Operators in FPGA. In: X Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2020, Florianópolis. Anais Estendidos do X Simpósio Brasileiro de Engenharia de Sistemas Computacionais. Porto Alegre: Sociedade Brasileira da Computação (SBC), 2020. p. 163-167.
VIEL, F. ; LEITHARDT, Valderi R. Q. ; ZEFERINO, C. A. . MPSoC para Aumento da Resolução Espacial de Imagens Hiperespectrais. In: 18 Escola Regional de Alto Desempenho do Estado do Rio Grande do Sul - ERAD/RS, 2018, Porto Alegre. ERAD/RS 2018. Porto Alegre: SBC - Biblioteca Digital Brasileira de Computação, 2018.

Projetos de pesquisa

2023 - Atual

Exploração de Paralelismo em Hardware para Aceleração de Processamento de Imagens e Aprendizado de Máquina (Apoio: CNPq - Chamada CNPq 25/2021 - Pesquisador Visitante - PV 2021), Descrição: Desenvolvimento de uma plataforma MPSoC baseada no processador RISC-V e em aceleradores de hardware para o processamento digital de imagens usando modelos de aprendizado de máquina.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Altamiro Amadeu Susin - Integrante / Márcio Eduardo Kreutz - Integrante.
2022 - Atual

Arquiteturas para aceleração em hardware de modelos de aprendizagem de máquina (Apoio: CNPq - Bolsa de Produtividade em Pesquisa - PQ 2021), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 16/10/2023., Descrição: Investigação de arquiteturas e tecnologias para implementação de modelos de aprendizado de máquina em hardware.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Altamiro Amadeu Susin - Integrante / Eduardo Augusto Bezerra - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2021 - Atual

Um Framework baseado em Inteligência Artificial das Coisas (AIoT) para o desenvolvimento de soluções de Tecnologia Assistiva (Apoio: FAPESC - Chamada FAPESC No 15/2021 - Apoio a Grupos de Pesquisa das Instituições do Sistema ACAFE), Descrição: Descrição: Desenvolvimento de um framework baseado no conceito de Inteligência Artificial integrada à Internet das Coisas (AIoT - Artificial Intelligence of Things) através de modelos de Aprendizado de Máquina (ML - Machine Learning).. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) . , Integrantes: Felipe Viel - Coordenador / Cesar Albenes Zeferino - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Eduardo Alves da Silva - Integrante / Raimundo Celeste Ghizoni Teive - Integrante / PARREIRA, WEMERSON DELCIO - Integrante / Rudimar Luís Scaranto Dazzi - Integrante / Anita Maria da Rocha Fernandes - Integrante / Mauricio Pasetto de Freitas - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.
2021 - Atual

Desenvolvimento de um Acelerador para o Processamento de Imagens em Satélites de Pequeno Porte Explorando o Particionamento Hardware-Software (Apoio: FAPESC - Chamada FAPESC No 27/2021 - Apoio a Jovens Pesquisadores do Estado de Santa Catarina), Descrição: Desenvolvimento de um acelerador para a etapa de compressão no processamento de imagens em satélites, com exploração do particionamento hardware-software.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) / Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Integrante / Douglas Rossi de Melo - Coordenador / Douglas Almeida dos Santos - Integrante / Luigi Dilillo - Integrante / Wesley Grignani - Integrante / Gabriela Wisbecki - Integrante / Benjamin William Mezger - Integrante / Carlos Natham Domingos - Integrante., Financiador(es): Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina - Auxílio financeiro.
2019 - Atual

Um Estudo sobre Tecnologias e Aplicacoes para a Internet das Coisas (Apoio: FAPESC - Chamada FAPESC No 06/2017 - Apoio a Grupos de Pesquisa das Instituições do Sistema ACAFE), Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 15/04/2019., Descrição: Este projeto visa identificar e caracterizar as tecnologias (arquiteturas, protocolos e servicos) para o desenvolvimento de aplicacoes para a Internet das Coisas com vistas a subsidiar pesquisas e o projeto de produtos no estado da arte.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Valderi Reis Quietinho Leithardt - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Eduardo Alves da Silva - Integrante.
2018 - Atual

SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem (Apoio: CNPq - Chamada MCTIC/CNPq N 28/2018 - Universal/Faixa B - Processo: 436982/2018-8), Descrição: Este projeto busca investigar alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. O projeto é desenvolvido por pesquisadores da Universidade do Vale do Itajaí - Univali em colaboração com a empresa 4Vision Tech e pesquisadores da Universidade Federal do Rio Grande do Norte - UFRN, da Universidade Federal do Rio Grande do Sul - UFRGS e da University of South-Eastern Norway - USN, Noruega. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (3) . , Integrantes: Felipe Viel - Integrante / Douglas Rossi de Melo - Integrante / ZEFERINO, CESAR A. - Coordenador / VALDERI LEITHARDT, R. Q. - Integrante / Altamiro Amadeu Susin - Integrante / Thiago Felski Pereira - Integrante / Márcio Eduardo Kreutz - Integrante / Eros Comunello - Integrante / Lucas Martins Veras Pereira - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Wemerson Parreira - Integrante / António Luis Lopes Ramos - Integrante / Andrei Francisco da Rosa - Integrante / Arthur Passos - Integrante / André Francisco Ribeiro Bezerra - Integrante / Ivan Jader Borchardt - Integrante / Douglas Almeida dos Santos - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2017 - Atual

Radiation-hardened reconfigurable systems, Descrição: Research and development of FPGA based systems (boards and IP cores) for space applications. Fault mitigation techniques are investigated targeting SRAM and flash based FPGAs. Advanced hardware algorithms are developed targeting the BRAVE family of FPGAs from Nanoxplore. RISC-V and LEON3 are used as embedded soft-core processors, as well as ARM as a hard core processor. External processors are used in order to provide the in-orbit reconfiguration feature for the system. This feature is not required for the BRAVE FPGA operation, but increases the system's overall reliability, as it can operate in case of a critical failure (as a fallback recovery). Several boards based on NG-Medium, NG-Largem and NG-Ultra FPGAs are developed, both at Engineering Model and Flight Model levels. IP cores for spacewire interfaces and CCSDS communication are implemented and used in the In-orbit-Validation of the devices. The project is supported by the European Space Agency and Nanoxplore.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (2) / Doutorado: (2) . , Integrantes: Felipe Viel - Integrante / Eduardo Augusto Bezerra - Coordenador / GOUVEIA, KLEBER R. - Integrante / COSTA, EDILBERTO - Integrante / CODINACHS, DAVID MERODIO - Integrante / Lucas Matana Luza - Integrante / CEZAR ANTONIO RIGO - Integrante.

Projetos de desenvolvimento

2018 - 2018

Teste e validação de IP Core para OBCs de pequenos satélites., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.
2018 - 2018

Teste e validação de IP Core para OBCs de pequenos satélites., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.
2018 - 2018

Teste e validação de IP Core para OBCs de pequenos satélites., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.
2018 - 2018

Teste e validação de IP Core para OBCs de pequenos satélites., Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 17/07/2020., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.
2021 - 2021

Avaliação das ferramentas de desenvolvimento da GOWIN Semiconductor, Descrição: Análise das ferramentas de desenvolvimento da GOWIN Semiconductor em comparação com as ferramentas equivalentes das empresas Altera/Intel e Xilinx/AMD, caracterizando os custos e desempenho da implementação de projetos de diferentes complexidades em dispositivos similares desses três fabricantes.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Walter Antônio Gontijo - Integrante.
2021 - Atual

Infraestrutura Computacional para Pesquisa e Desenvolvimento em Inteligência Artificial (Apoio: FAPESC - Chamada FAPESC No 29/2021 - Apoio a Infraestrutura de Laboratórios Acadêmicos do Estado de Santa Catarina), Descrição: Qualificação e atualização da infraestrutura de pesquisa em Inteligência Artificial da Escola do Mar, Ciência e Tecnologia da Universidade do Vale do Itajaí, visando fomentar pesquisa de ponta e desenvolver soluções a serem aplicadas em vários setores produtivos, bem como nas demais Escolas da universidade.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Técnico de nível médio: (2) Mestrado acadêmico: (2) . , Integrantes: Felipe Viel - Coordenador / Cesar Albenes Zeferino - Integrante / Douglas Rossi de Melo - Integrante / Alejandro Rafael Garcia Ramirez - Integrante / Michelle Silva Wangham - Integrante / Eduardo Alves da Silva - Integrante / PARREIRA, WEMERSON DELCIO - Integrante / Raimundo Celeste Ghizoni Teive - Integrante / Rudimar Luís Scaranto Dazzi - Integrante / Anita Maria da Rocha Fernandes - Integrante.
2018 - 2018

Teste e validação de IP Core para OBCs de pequenos satélites., Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 17/07/2020., Descrição: Teste e validação de um IP Core, desenvolvido pela empresa NanoRaven e compatível com os padrões CCSDS, para uso no sistema de comunicação de satélites.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) . , Integrantes: Felipe Viel - Integrante / Cesar Albenes Zeferino - Coordenador / Douglas Rossi de Melo - Integrante / Eduardo Augusto Bezerra - Integrante / Rafael Mendes Duarte - Integrante.

Prêmios

2020

Best Paper Award/Academic Track - 10th Workshop on Circuits and Systems Design (WCAS 2020), SBMicro, SBC, IEEE CAS, ACM SIGDA.

2020

Menção Honrosa no Concurso de Teses e Dissertações do WSCAD 2020 - Categoria: Dissertação de Mestrado, Sociedade Brasileira de Computação.

2017

Mérito Acadêmico do Curso de Engenharia de Computação, Universidade do Vale do Itajaí.

2017

Aluno Destaque do Curso de Engenharia de Computação, Sociedade Brasileira de Computação.

Histórico profissional

Experiência profissional

2023 - Atual

Universidade do Vale do Itajaí

Vínculo: , Enquadramento Funcional:

2017 - Atual

Universidade Federal de Santa Catarina

Vínculo: , Enquadramento Funcional:

2017 - 2019

UNIVERSIDADE DO VALE DO ITAJAÍ (SC)

Vínculo: Bolsista, Enquadramento Funcional: Bolsista Integral PROSUC/CAPES, Carga horária: 40, Regime: Dedicação exclusiva.

2014 - 2017

UNIVERSIDADE DO VALE DO ITAJAÍ (SC)

Vínculo: Bolsista, Enquadramento Funcional: Bolsista Pesquisador Uniedu/Fumdes, Carga horária: 20, Regime: Dedicação exclusiva.

Outras informações:
Criar uma plataforma de simulação para implementação e avaliação de mecanismos de segurança em SoCs baseados em NoCs

2014 - 2014

UNIVERSIDADE DO VALE DO ITAJAÍ (SC)

Vínculo: Bolsista, Enquadramento Funcional: Monitor de Circuitos digitais, Carga horária: 20

2013 - 2013

UNIVERSIDADE DO VALE DO ITAJAÍ (SC)

Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20

Outras informações:
Bolsista responsável pelo capacitação de alunos de ensino médio em programação de computadores e projeto de processadores.

2018 - 2018

NanoRaven

Vínculo: Bolsista, Enquadramento Funcional: Engenheiro de Sistemas, Carga horária: 30

2012 - 2012

MicroWay - Escola de Informática

Vínculo: Celetista, Enquadramento Funcional: Instrutor de Informática, Carga horária: 30