Andre Inácio Reis

Possui graduação em Engenharia Elétrica pela UFRGS (1991), mestrado em Computação pela UFRGS (1993) e doutorado em Sistemas Automáticos e Microelectrônicos pela Universite Montpellier II (França, 1998). Foi pesquisador visitante na University of Minnesota (Pós-Doutorado acadêmico) no ano escolar 2004/2005, Cientista Chefe da empresa dinamarquesa Nangate A/S (Pós-Doutorado Empresarial) de Julho de 2006 até Janeiro de 2009, pesquisador visitante na Universidade Autonoma de Barcelona (Pós-Doutorado acadêmico) de Setembro de 2015 a Julho de 2016 e Pesquisador visitante na University of Texas at Austin (Janeiro-Fevereiro de 2017). Atualmente é professor do Instituto de Informática da UFRGS e membro do conselho técnico da empresa Nangate - AS. Coopera com a Empresa Nangate A/S desde 2005. Neste período foi responsável por atrair a empresa para estabelecer uma filial Brasileira (que operou de 2006 a 2011). Durante a sua atuação como cientista chefe da Nangate, o Prof. André Reis estabeleceu grande competência na área de patentes, tendo sido responsável por elaborar relatórios de liberdade de operação, para os quais leu e catalogou mais de 3.000 patentes na área de EDA. O Prof. André Reis é co-inventor de vários pedidos de patentes depositados neste período. Estes pedidos já resultaram em 10 patentes concedidas e publicadas pelo USPTO (Estados Unidos). Em seu retorno ao Brasil, o Prof. André Reis tem procurado disseminar seu conhecimento sobre a legislação de patentes através de cursos de graduação, cursos de extensão e tutoriais voltados ao público geral. O Prof. André Reis coordenou o Projeto Synaptic junto a UFRGS. Este projeto foi financiado pela comunidade europeia e envolveu a UFRGS além de outros sete parceiros europeus, incluindo quatro empresas, duas universidades e um instituto de pesquisa. O Prof. André Reis é revisor para diversos periódicos internacionais, além de membro do comitê de programa do SBCCI desde 2009 e da conferência ISQED desde 2008. O Prof. André Reis tem mais de 40 orientações concluídas (incluindo três doutorados como orientador principal e três como co-orientador) e várias orientações em andamento. O Prof. André Reis foi o general chair do IWLS 2015, conferência co-localizada com o DAC, realizada no Museu da História da Computação em Mountain View, Califórnia USA, program chair do IWLS 2016 (Austin, Texas) e Finance Chair do IWLS 2017 (Austin, Texas). Atualmente é membro do steering committee do IWLS pelo periodo 2016-2020. Recebeu dois ACM recognition of service awards por serviços ao IWLS em 2015 e 2016. Recebeu premios de melhor artigo no IFIP VLSI em 1997, SBCCI 2013 e IWLS 2015. Um grupo orientado pelo Prof. André Reis obteve o primeiro lugar no IWLS 2017 Programming Contest: "Y Logic Synthesis". André Reis é Senior member da IEEE (desde 2005) e da ACM (desde 2015), além de sócio da SBMICRO.

Informações coletadas do Lattes em 30/05/2018

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Systemes Automatiques Et Microelectroniques

1993 - 1998

Université Montpellier 2 - Sciences et Techniques
Título: Assignation Technologique sur bibliothèques virtuelles de portes CMOS complexes
Orientador: Michel Robert
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Logic Synthesis; Technology Mapping; Bdds; Complex Gates; Cad For Microelectronics; Tecnologia Cmos. Grande área: Ciências Exatas e da TerraGrande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. Setores de atividade: Industria Eletro-Eletrônica; Informática.

Mestrado em Computação

1991 - 1993

Universidade Federal do Rio Grande do Sul
Título: Geração de Células Transparentes,Ano de Obtenção: 1993
Orientador: Ricardo Augusto Da Luz Reis
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Biblioteca de Celulas; Asics; Sintese Automatica; Celulas Transparentes; Transparencia; Leiaute de Circuitos Integrados. Grande área: EngenhariasGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. Setores de atividade: Industria Eletro-Eletrônica; Informática.

Graduação em Engenharia Elétrica

1986 - 1991

Universidade Federal do Rio Grande do Sul

Seção coletada automaticamente pelo Escavador

Pós-doutorado

2006 - 2009

Pós-Doutorado. , Nangate - AS, NANGATE, Dinamarca. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Síntese Lógica. , Grande Área: Ciências Sociais Aplicadas / Área: Administração / Subárea: Administração de Empresas / Especialidade: Administração de Propriedade Intelectual.

2004 - 2005

Pós-Doutorado. , University of Minnesota System, UMN, Estados Unidos. , Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Cad. , Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Síntese Lógica.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação/Especialidade: Análise de Algoritmos e Complexidade de Computação.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Seção coletada automaticamente pelo Escavador

Organização de eventos

REIS, A. I. . General Chair do IWLS 2015 (International Workshop on Logic and Synthesis 2015), co-located with DAC. 2015. (Congresso).

REIS, A. I. . Membro do Comitê de programa do ISQED2013 - International Symposium on Quality Electronic Design. 2013. (Congresso).

REIS, A. I. . Membro do comite de Programa do SBCCI 2012. 2012. (Congresso).

REIS, A. I. . Membro do Comitê de programa do ISQED2012 - International Symposium on Quality Electronic Design. 2012. (Congresso).

REIS, A. I. . Membro do Comitê de programa do ISQED2011 - International Symposium on Quality Electronic Design. 2011. (Congresso).

REIS, A. I. ; ECHETO, F. M. . Program Chair do 1st ERDIAP Workshop: Exploiting Regularity in the Design of IPs, Architectures and Platforms. 2011. (Congresso).

REIS, A. I. . Membro do comite de Programa do SBCCI 2011. 2011. (Congresso).

REIS, A. I. . Membro do Comitê de Programa do SBCCI2010 - Chip in Sampa. 2010. (Congresso).

REIS, A. I. . Membro do Comitê de Programa do Iberchip 2010. 2010. (Congresso).

REIS, A. I. . Membro do Comitê de programa do ISQED2010 - International Symposium on Quality Electronic Design. 2010. (Congresso).

REIS, A. I. . Membro do Comitê de programa do SBCCI 2009 - Chip on the Dunes. 2009. (Congresso).

REIS, A. I. . Membro do Comitê de programa do ISQED2009 - International Symposium on Quality Electronic Design. 2009. (Congresso).

REIS, A. I. . Membro do Comitê de Porgrama do ISQED2008 - International Symposium on Quality Electronic Design. 2008. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

DATE - 2010. KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. 2010. (Congresso).

International Conference on Computer Design. Boolean Factoring with Multi-Objective Goals. 2010. (Congresso).

SBCCI. SwitchCraft A Framework for Transistor Network Design. 2010. (Congresso).

22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. What about the IP of your IP?: an introduction to intellectual property law for engineers and scientists. 2009. (Congresso).

IWLS - 2009. (1) Fast Boolean Factoring with Multi-Objective Goals; e (2) KL-Cuts. 2009. (Congresso).

IWLS - 2008. Subthreshold and Gate Leakage Estimation in Complex Gates. 2008. (Congresso).

Tutorial no ISQED 2008.ISQED08 - International Symposium on Quality Electronic Design. 2008. (Simpósio).

GLSVLSI - 2007. (1) DAG based library-free technology mapping; e (2) Modeling and estimating leakage current in series-parallel CMOS networks. 2007. (Congresso).

ICCAD 2007. 2007. (Congresso).

IEEE European Test Symposium.Test circuit for functional verification of automatically generated cell library. 2007. (Simpósio).

IWLS - 2007. Leakage Behavior in CMOS and PTL Logic Styles for Logical Synthesis Orientation. 2007. (Congresso).

MSE07 - IEEE International Conference on Microelectronic Systems Education. KARMA: A Didactic Tool for Two-Level Logic Synthesis. 2007. (Congresso).

PATMOS 2007. ubthreshold Leakage Modeling and Estimation of General CMOS Complex Gates. 2007. (Congresso).

ICCAD 2006. 2006. (Congresso).

IWLS - 2006. (1) Fast CMOS logic style using minimum transistor stack for pull-up and pull-down networks; (2) BDDs and transistor networks with minimum pull-up/pull-down chains; e (3) Design of asynchronous circuits on top of synchronous FPGAs. 2006. (Congresso).

Norchip 2006. (1) CMOS Logic Gates Based on the Minimum Theoretical Number of Transistor in Series; e (2) Evaluation of Dual-Rail CMOS Logic Styles for Self-Timed Circuits. 2006. (Congresso).

GLSVLSI - 2005. (1) A new approach to the use of satisfiability in false path detection; e (2) Tool integration using the web-services approach. 2005. (Congresso).

ICCD - 2005. Exact lower bound for the number of switches to implement a combinational logic cell. 2005. (Congresso).

IWLS - 2005. Exact Lower Bound for the Number of Switches in Series to Implement a Combinational Logic Cell. 2005. (Congresso).

IWLS - 2004. A novel approach for Identifying false paths. 2004. (Congresso).

16th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Unified Theory to Build Cell-Level Transistor Networks from BDDs. 2003. (Congresso).

2003 International conference on microelectronics system education. SIFU! - A Didactic Stuck-at Fault Simulator. 2003. (Congresso).

IWLS - 2003. 2003. (Congresso).

15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Automatic Generation of Digital Cell Libraries. 2002. (Congresso).

IWLS - 2002. Comparing Transistor Level Implementations of 4-Input Logic Functions. 2002. (Congresso).

2001 International conference on microelectronics system education. A tutorial tool for switch logic. 2001. (Congresso).

IWLS - 2001. 2001. (Congresso).

SBMICRO 2001 - XVI International Conference on Microelectronics and packaging. WEB-based Automatic Layout Generation Tool with Visualization Features. 2001. (Congresso).

IWLS - 2000. (1) Identifying Stuck-at Faults with Vertex Precedent BDDs; e (2) Reducing Power Consumption by Using CMOS Complex Gates. 2000. (Congresso).

Symposium on Integrated Circuits and System Design. Testability Properties of Vertex Precedent BDDs. 2000. (Congresso).

VI Workshop Iberchip. Reducing Power Consumption by Using Static CMOS Complex Gates. 2000. (Congresso).

XV Conference on Design of Circuits and Integrated Systems. Identifying and Removing Non-Testable Stuck-at Faults with Vertex Precedent BDDs. 2000. (Congresso).

IWLS - 1999. Covering Strategies For Library Free Technology Mapping. 1999. (Congresso).

XII Symposium on Integrated Circuits and Systems Design. Covering Strategies for Library Free Technology Mapping. 1999. (Congresso).

XI Brazilian Symposium on Integrated Circuit Design. Topological Parameters For Library Free Technology Mapping. 1998. (Congresso).

Colloque CAO de Circuits Integrés et Systèmes. Assignement Technologique sur Portes Complexes. 1997. (Congresso).

IWLS - 1997. The Library Free Technology Mapping Problem. 1997. (Congresso).

XII SBMICRO Conference. Technology Mapping: Methods And Impact Of Library Size. 1997. (Congresso).

1996 Workshop on Post-Binary Ultra-Large Scale Integration.Exact Minimization Of Networks With Complex Gates Using Terminal Supressed Binary Decision Diagrams And Dissected Pairs. 1996. (Simpósio).

X System and Integrated Circuit Design Congress. From Tbdds Functional Representations To Cmos Complex Gates. 1995. (Congresso).

VII Simpósio Brasileiro de Concepção de Circuitos Integrados.Algumas Considerações Sobre Altura de Bandas Em Uma Abordagem do Tipo Channeless Routing. 1992. (Simpósio).

VI Simpósio Brasileiro de Concepção de Circuitos Integrados.Tramoii: Proposta Para Um Gerador de Leiaute Baseado Em Células Para Circuitos Cmos Digitais Com Dois Níveis de Metal. 1991. (Simpósio).

V Congreso da SBMICRO. Teste, Depuração e Resultados de Um Circuito Codificador/Decodificador Para Modems. 1990. (Congresso).

IV Congresso da SBMICRO. Modem - Desenvolvimento de Um Asic Para Modems de Banda Base. 1989. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: André Luis Rodeghiero Rosa

RIBAS, RENATOREIS, A. I.GÜNTZEL, J. L. A.. Projeto de Células e Circuitos VLSI Digitais CMOS para Operação em Baixa Tensão. 2015. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Guilherme Koszeniewski Rolim

REIS, A. I.; COSTA, T. M. H.; AZEVEDO, G. M.. Efeito do Eletrodo de Platina e da Passivação com Enxofre na Formação de Filmes Dielétricos sobre Germânio. 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Jucemar Luis Monteiro

REIS, R. A. L.REIS, A. I.; ZIESEMER JUNIOR, A. M.. Algorítmo de Posicionamento Analítico-Detalhado Guiado a Caminhos Críticos. 2014. Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Aluno: Jucemar Luis Monteiro

REIS, R. A. L.REIS, A. I.; ZIESEMER JUNIOR, A. M.. Algorítmo de Posicionamento Analítico-Detalhado Guiado a Caminhos Críticos. 2014. Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Aluno: Felipe Martin Sampaio

ROSA JR, L. S.REIS, A. I.; ROESLER, V.. Energy-Efficient Memory Hierarchy for Motion and Disparity Estimation in Multiview Video Coding. 2013. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Daniel Munari Vilchez Palomino

REIS, A. I.; MATTOS, J. C. B.; PORTO, M. S.. Algorithm and Hardware Based Architectural Design Targeting the Intra-Frame Prediction of the HEVC Video Coding Standard. 2013. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Samuel Nascimento Pagliarini

REIS, A. I.LUBASZEWSKI, M. S.CALAZANS, N. L. V.. Veasy: um Conjunto de Ferramentas direcionado aos Desafios da Verificação Funcional. 2011. Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

Aluno: Rubinei Peske Angelo

SUSIN, A.A.;REIS, A. I.GÜNTZEL, J. L. A.. Implicações do Estilo de Descrição de Códigos VHDL na Testabilidade. 2005. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Jorgiano Márcio Bruno Vidal

DEHARBE, D. B. P.; MOREIRA, A.M.;REIS, A. I.. Ordenação Inicial de BDDs para a Verificação de Sistemas de Transição Finita. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Francesc Vila Garcia

REIS, A. I.; CARRABINA, JORDI; HERNANDEZ, A. C.. From Characterization Strategies to PDK and EDA Tools for Printed Electronics. 2015. Tese (Doutorado em Doctoral Study in Microelectronics and Electronic Systems) - Universitat Autònoma de Barcelona - UAB.

Aluno: Marcelo Schiavon Porto

SILVA, E. A. B.; JACOBI, R. P.;REIS, A. I.. Desenvolvimento Algorítmico e Arquitetural para a Estimação de Movimento na Compressão de Vídeo de Alta Definição. 2012. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Marc Pons Solé

REIS, A. I.; PAMIES, J. F.; NAGEL, J.. Layout Regularity for Design and Manufacturability. 2012. Tese (Doutorado em Doctorat en Enginyeria Electrònica) - Universitat Politècnica de Catalunya.

Aluno: Luiz Alberto Pasini Melek

GÜNTZEL, J. L. A.; PETTENGHI, H.;REIS, A. I.; PEDRONI, V.; SAWAN, M.; SUZUKI, D. O. H.. Ultra Low Voltage CMOS Static Gates. 2014. Exame de qualificação (Doutorando em PROGRAMA DE POS GRADUAÇÃO EM ENGENHARIA ELETRICA) - Universidade Federal de Santa Catarina.

Aluno: Gracieli Posser

REIS, A. I.; SUSIN, A. A.; BAMPI, S.. Dimensionamento Discreto de Portas Lógicas em Circuitos Integrados. 2012. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcelo Schiavon Porto

SILVA, E. A. B.; JACOBI, R. P.;REIS, A. I.. Desenvolvimento Algorítmico e Arquitetural para a Estimação de Movimento na Compressão de Vídeo de Alta Definição. 2011. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristina Meinhardt

REIS, A. I.KASTENSMIDT, F. G. L.. Projeto Físico de Circuitos Integrados. 2009. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Maurício Lima Pilla

REIS, A. I.; FRANCA, R. M. G.. RST: Reuse through Speculation on Traces. 2002. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Luciano Farias Puhl

COTA, E.;KASTENSMIDT, F. G. L.REIS, A. I.. Desenvolvimento de uma Metodologia para Validação de uma Ferramenta de Geração de Hardware. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: William Silva Gomes

NUNES, I. O.; COTA, E.;REIS, A. I.. LRDB: um Repositório Online de Revisões Literárias de Computação. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Lucas Martinelli Tabajara

LAMB, L. C.; MACHADO, R.;REIS, A. I.. Synthesis of Boolean functions through Binary Decision Diagrams. 2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Luís Henrique Reinicke

RIBAS, RENATO; FABRIS, E. E.;REIS, A. I.. Construction of a Low-Voltage Standard Cell Library for Ultra-Low Power Applications. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Kim Aragon Escobar

STRAUCH, I. M. F.; BAMPI, S.;REIS, A. I.. Parallel Prefix Adder de 4 bits Utilizando a Tecnologia de Autômatos Celulares de Ponto Quântico. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Jorge Wichrowski Krieger de Mello

REIS, A. I.RIBAS, Renato Perez. Arquitetura de hardware para transformada rápida de Fourier aplicada ao tratamento de sinais do sistema nervoso. 2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Alberto Wiltgen Junior

REIS, A. I.; BAMPI, S.. Projeto do Processamento Digital de TAG RFID Adequado à Norma ISO/IEC 18000-2. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Lucas Machado

REIS, A. I.; WIRTH, G.. Estudo e implementação de lógica adiabática para circuitos integrados com baixo consumo. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

BILLA, C.; MEDINA, R.;REIS, A. I.. Informática, Introdução à Programação, Programação e Pesquisa Operacional. 2012. Universidade Federal do Pampa.

REIS, A. I.; SOUSA, F.R.; SILVA, I.S.. Concurso Público de Provas e Títulos para Professor do Magistério Superior na Classe Adjunto na área de Concepção de Sistemas Integrados. 2006. Universidade Federal do Rio Grande do Norte.

MERLO, A. A.;REIS, A. I.; MOHR, J.; MACHADO, M. V. T.; DILLENBURG, S. R.. Banca do XXVI Salão de Iniciação Científica: Sessão Especial de Ciências xatas e da Terra (alunos destaque). 2014. Universidade Federal do Rio Grande do Sul.

RAMASWAMI, M.; MARCON, C. A. M.;REIS, A. I.. Concurso Público para o Cargo de Projetista Digital - Codificação. 2012. Centro Nacional de Tecnologia Eletrônica Avançada.

RABAEIJS, A. V.; SOUSA, F.R.;REIS, A. I.. Concurso Público para o Cargo de Projetista Digital - Backend. 2012. Centro Nacional de Tecnologia Eletrônica Avançada.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Ricardo Augusto da Luz Reis

REIS, A. I.;REIS, R. A. L.. Geração de Células Transparentes. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Vinicius Neves Possani

Algoritmos de sintese de circuitos combinacionais; Início: 2015; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul; (Orientador);

Thiago de Oliveira Silva

Elastic Circuits in FPGA; 2017; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul,; Orientador: Andre Inacio Reis;

Jody Maick Araújo de Matos

Graph-Based Algorithms for Transistor Count Minimization in VLSI Circuit EDA Tools; 2014; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Augusto Neutzling

Synthesis of Threshold Logic Based Circuits; 2014; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Andre Inacio Reis;

Alberto Wiltgen Junior

Consumo em Portas Lógicas CMOS e Estudo do Componente Dinâmico de Curto-Circuito; 2013; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul,; Coorientador: Andre Inacio Reis;

Lucas Machado

KL-cut Based Remapping; 2013; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Mayler Gama Alvarenga Martins

Functional Composition Paradigm and Applications; 2012; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Felipe Marranghello

A Novel Analytical Delay Modeling for CMOS Logic Gates; 2012; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul,; Coorientador: Andre Inacio Reis;

Vinícius Callegaro

Read Polarity Once Functions; 2012; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Thiago Rosa Figueiró

Multiple Objective technology independent logic synthesis for multiple output functions through AIG functional composition; 2010; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul,; Orientador: Andre Inacio Reis;

Nivea Schuch

Geração e Avaliação de Bibliotecas de Portas Lógicas CMOS; 2010; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Vinícius Dal Bem

CMOS Digital Integrated Circuit Design Faced to NBTI and Other Nanometric Effects; 2010; Dissertação (Mestrado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Osvaldo Martinello Junior

KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks; 2010; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Simone Bavaresco

On-Silicon Testbenh for Validation of Soft Logic Cell Libraries; 2008; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Milene Händel

Circuitos Aritméticos e Representação Numérica por Resíduos; 2007; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Felipe Ribeiro Schneider

Building Transistor-Level Networks Following the Lower Bound on the Number of Stacked Switches; 2007; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Tiago Müller Gil Cardoso

Exploração de Reodernamento de ROBDDs no Mapeamento Tecnológico; 2007; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Renato Ubiratan Reis Mocho

CIRCUITOS ASSÍNCRONOS NA PLATAFORMA FPGA; 2006; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul,; Orientador: Andre Inacio Reis;

Vinicius Pazutti Correia

Mapeamento Tecnológico para Bibliotecas Virtuais Simétricas e Assimétricas com Minimização da Profundidade Lógica do Circuito; 2005; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Leomar Soares da Rosa Junior

Implementação de Multitarefa sobre Arquitetura Java Embarcada FemtoJava; 2004; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Felipe de Souza Marques

Um Algoritmo Formal para Remocao de Redundancias; 2003; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Alex Rocha Prado

Identificando e Removendo Falhas de Colagem Não Testáveis com o Uso de Vertex Precedent BDDs; 2002; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Andre Inacio Reis;

Jody Maick Araújo de Matos

Graph-Based Algorithms to Efficiently Map VLSI Circuits With Simple Cells; 2018; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Vinícius Callegaro

On the optimal minimization of special classes of Boolean functions; 2016; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Vinícius Dal Bem

SAT-Based Environment for Logical Capacity Evaluation of Via-Configurable Block Templates; 2015; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Andre Inacio Reis;

Mayler Gama Alvarenga Martins

Applications of Functional Composition for CMOS and Emerging Technologies; 2015; Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Caio Graco Prates Alegretti

Analytical Logical Effort Formulation for Local Sizing; 2013; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Paulo Francisco Butzen

Aging Aware Design Techniques and CMOS Gate Degradation Estimatives; 2012; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Andre Inacio Reis;

Digeorgia Natalie da Silva

An Estimation Method for Gate Delay Variability Model in Nanometer CMOS Technology; 2010; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Andre Inacio Reis;

Felipe de Souza Marques

Technology Mapping for Virtual Libraries Base on DAGs; 2008; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Leomar Soares da Rosa Junior

Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles; 2008; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Andre Inacio Reis;

Bruno de Oliveira Schmitt

Fast-extract with Cube Hashing; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Nicolas Silveira Kagami

Monotonic Buffer Insertion; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Oendel Merlo

Especificações de Restrições de Projeto na Análise Temporal de Circuitos Digitais; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Eduardo Antonio Achutti Canabarro

Estudo e avaliação de técnicas de redução de consumo em circuitos lógicos; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Leonardo Iri Nicola Cristofari Rosenbach

Domino Logic Library Design and Logic Synthesis; 2011; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Alberto dos Santos Carvalho Junior

Otimização de interconexões através de AIGs; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Estevan Vedovelli

Otimização de Interconexões Através de Posicionamento e Síntese Lógica; 2009; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Artur Simões Schlinker

Síntese lógica com portas EXOR; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Thiago Moutran Araki

Geração automática de leiautes simbólicos; 2006; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Rodrigo Mariano Cornes

Identificação de instâncias de células equivalentes através de chaves únicas; 2006; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Rodrigo Lopes Pitoni

Roteador e posicionador de células lógicas; 2006; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Mario Carlos de Bem Osorio Neto

Encadeamento de transistores para síntese de células CMOS não-duais; 2005; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Eduardo Flores da Silva

Decomposição funcional respeitando número máximo de transistores em série; 2005; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Milene Händel

Estudo comparativo sobre algoritmos de mapeamento tecnológico; 2004; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Renato Espírito Basso Poli

Geração automática de somadores baseados em sistemas numéricos redundantes; 2004; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Felipe Ribeiro Schneider

Explorando técnicas para estimativa de desempenho em portas lógicas CMOS; 2004; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Maurício Saraiva Carraro

Mapeamento tecnológico para bibliotecas pré-projetadas; 2003; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Vinicius Pazutti Correia

Mapeamento tecnológico baseado em restrições estruturais; 2003; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

João Daniel Togni

LAGARTO, um ambiente para geração automática de leiautes; 2003; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Andre Inacio Reis;

Anderson Silva Santos

Catalogos de redes de transistores; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul, Fundação de Apoio a UFRGS; Orientador: Andre Inacio Reis;

Felipe Ribeiro Schneider

Geração de bibliotecas de células; 2002; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Vinicius Pazutti Correia

Enumeração de funções Booleanas; 2001; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Andre Inacio Reis;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Ricardo Augusto da Luz Reis

Geração de Células Transparentes; 1993; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul,; Orientador: Ricardo Augusto da Luz Reis;

Ricardo Augusto da Luz Reis

Biblioteca TRANCA equivalente à ES2 1; 2; 1993; 0 f; Iniciação Científica; (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul; Orientador: Ricardo Augusto da Luz Reis;

Ricardo Augusto da Luz Reis

Um Estudo para Determinação da Altura Ideal de Células em uma Abordagem do Tipo Channeless Routing; 1992; 0 f; Iniciação Científica; (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul; Orientador: Ricardo Augusto da Luz Reis;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • MATOS, JODY MAICK ; CARRABINA, JORDI ; REIS, ANDRE . Efficiently Mapping VLSI Circuits with Simple Cells. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2018.

  • NEUTZLING, AUGUSTO ; MATOS, JODY MAICK ; MISHCHENKO, ALAN ; REIS, ANDRE ; RIBAS, RENATO P. . Effective Logic Synthesis for Threshold Logic Circuit Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2018.

  • NEUTZLING, AUGUSTO ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; REIS, ANDRI I. ; RIBAS, RENATO P. . A Simple and Effective Heuristic Method for Threshold Logic Identification. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , v. 1, p. 1-1, 2017.

  • DAL BEM, VINICIUS ; MARRANGHELLO, FELIPE ; REIS, ANDRE ; RIBAS, RENATO . SAT-Based Formulation for Logical Capacity Evaluation of VIA-Configurable Structured ASIC. IEEE Transactions on Emerging Topics in Computing , v. 5, p. 1-1, 2017.

  • POSSANI, VINICIUS N. ; REIS, ANDRE INACIO ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR SOARES . Transistor Count Optimization in IG FinFET Network Design. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 1, p. 1-1, 2016.

  • GOMES, IURI A.C. ; MARTINS, MAYLER G.A. ; Reis, André I. ; KASTENSMIDT, FERNANDA LIMA . Exploring the use of approximate TMR to mask transient faults in logic with low area overhead. Microelectronics and Reliability , v. 55, p. 1210, 2015.

  • MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; MARTINS, MAYLER G. A. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Factored Forms for Memristive Material Implication Stateful Logic. IEEE Journal on Emerging and Selected Topics in Circuits and Systems , v. 5, p. 1-12, 2015.

  • MARRANGHELLO, F. S. ; REIS, ANDRÉ INÁCIO ; RIBAS, RENATO P . Improving Analytical Delay Modeling for CMOS Inverters. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 10, p. 123-134, 2015.

  • POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; DE SOUZA MARQUES, FELIPE ; DA ROSA, LEOMAR SOARES . Graph-Based Transistor Network Generation Method for Supergate Design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print) , v. 24, p. 1-1, 2015.

  • CALLEGARO, VINICIUS ; M.G.A.Martins ; RIBAS, RENATO P ; REIS, ANDRE I . A Domain-Transformation Approach to Synthesize Read-Polarity-Once Boolean Functions. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 9, p. 60-69, 2014.

  • NUNES, C. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, Renato Perez . BTI, HCI and TDDB aging impact in flip-flops. Microelectronics and Reliability , v. 53, p. 1355-1359, 2013.

  • BUTZEN, P. F. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . BTI and HCI first-order aging estimation for early use in standard cell technology mapping. Microelectronics and Reliability , v. 53, p. 1360-1364, 2013.

  • BUTZEN, P. F. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . Design of CMOS logic gates with enhanced robustness against aging degradation. Microelectronics and Reliability , v. 52, p. 1822-1826, 2012.

  • RIBAS, Renato Perez ; BAVARESCO, S. ; SCHUCH, N. ; CALLEGARO, V. ; LUBASZEWSKI, M. S. ; REIS, A. I. . Contributions to the Evaluation of Ensembles of Combinational Logic Gates. MICROELECTRONICS JOURNAL , v. 42, p. 371-381, 2011.

  • BUTZEN, P. F. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . Leakage Analysis Considering the Effect of Inter-Cell Wire Resistance for Nanoscaled CMOS Circuits. Journal of Low Power Electronics (Print) , v. 6, p. 192-200, 2010.

  • BUTZEN, P. F. ; ROSA JR, L. S. ; CHIAPPETTA F., E.J.D. ; REIS, A. I. ; RIBAS, Renato Perez . Standby Power Consumption Estimation by Interacting Leakage Current Mechanisms in Nanoscaled CMOS Digital Circuits. MICROELECTRONICS JOURNAL , v. 41, p. 247-255, 2010.

  • da Silva, Digeorgia N. ; REIS, A. I. ; RIBAS, Renato Perez . Gate Delay Variability Estimation Method for Parametric Yield Improvement in Nanometer CMOS Technology. Microelectronics and Reliability , v. 50, p. 1223-1229, 2010.

  • BUTZEN, P. F. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . Transistor Network Restructuring Against NBTI Degradation. Microelectronics and Reliability , v. 50, p. 1298-1303, 2010.

  • KLOCK, C. E. ; RIBAS, Renato Perez ; REIS, A. I. . Karma: um ambiente para o aprendizado de síntese de funções Booleanas. Revista Brasileira de Informática na Educação , v. 18, p. 33-42, 2010.

  • da Silva, Digeorgia N. ; REIS, A. I. ; RIBAS, Renato Perez . CMOS logic gate performance variability related to transistor network arrangements. Microelectronics and Reliability , v. 49, p. 977-981, 2009.

  • RIBAS, Renato Perez ; REIS, A. I. ; LUBASZEWSKI, M. S. . Concepção de circuitos e sistemas integrados. Revista de Informática Teórica e Aplicada , Porto Alegre, v. viii, n.i, p. 7-21, 2001.

  • REIS, A. I. ; REIS, R. A. L. ; AUVERGNE, D. ; ROBERT, M. . Library Free Technology Mapping. Revista de Informática Teórica e Aplicada , Porto Alegre, v. 5, n.2, p. 65-76, 1998.

  • REIS, A. I. ; MORAES, F. G. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Extensive Use Of Cmos Complex Gates With Terminal Suppressed Bdds. Journal of the Brazilian Computer Society , Rio de Janeiro - RJ, v. 2, n.2, p. 63-75, 1995.

  • REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Associating Cmos Transistors With Bdd Arcs For Technology Mapping. Electronics Letters , Londres, Inglaterra, v. 31, n.14, p. 1118-1120, 1995.

  • REIS, A. I. ; MORAES, F. G. ; REIS, R. A. L. . Um Asic Para Modems de Banda Base. Revista IPESI Eletro-Eletronica, Sao Paulo, v. 175, n.ELE45, p. 43-46, 1990.

  • REIS, ANDRE I ; DRECHSLER, R. . Advanced Logic Synthesis. 1. ed. Berlin: Springer International Publishing, 2018. v. 1. 208p .

  • WAGNER, F. R. ; REIS, A. I. ; RIBAS, Renato Perez . Fundamentos de Circuitos Digitais. 1. ed. Porto Alegre: Sagra, 2006. v. 1. 170p .

  • REIS, A. I. . Assignation Technologique Sur Portes Cmos Complexes. 1. ed. Montpellier - França: Université Montpellier II, 1998. 122p .

  • REIS, A. I. . Geração de Células Transparentes. 1. ed. Porto Alegre: UFRGS, 1993. 127p .

  • REIS, A. I. ; BEHRENS, F. ; GÜNTZEL, J. L. A. ; RIBAS, Renato Perez ; REIS, R. A. L. . Formas de Implementação de Asics Digitais. 1. ed. Campinas: SBMICRO, 1993. 106p .

  • Reis, André Inácio ; Matos, Jody M. A. . Physical Awareness Starting at Technology-Independent Logic Synthesis. In: Andre Inácio Reis, Rolf Drechsler. (Org.). Advanced Logic Synthesis. 1ed.: Springer International Publishing, 2018, v. , p. 69-101.

  • SCHUCH, N. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, Renato Perez . Validação de Bibliotecas de Células para Projetos de Circuitos Integrados Digitais. In: J. Mattos; L.Rosa Jr.; M. Pilla. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. Pelotas, RS: Editora e Gráfica Universitária, 2009, v. , p. 145-159.

  • MARQUES, Felipe de Souza ; MARTINELLO Jr., O. ; RIBAS, Renato Perez ; ROSA JR, L. S. ; REIS, A. I. . Mapeamento Tecnologico no Projeto de Circuitos Integrados Digitais. In: J. Mattos; L. Rosa Jr.; M. Pilla. (Org.). Desafios e Avanços em Computação: o Estado da Arte. Pelotas - RS: Editora e Gráfica Universitária, 2009, v. , p. 177-195.

  • ROSA JR, L. S. ; CALLEGARO, V. ; RIBAS, Renato Perez ; REIS, A. I. . Redes de Transistores e Portas Lógicas CMOS. In: J.Mattos; L.Rosa Jr.; M. Pilla. (Org.). Desafios e Avanços em Computação: o estado da Arte. Pelotas - RS: Editora e Gráfica Universitária, 2009, v. , p. 197-224.

  • BUTZEN, P. F. ; Dal BEM, V. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, Renato Perez . Efeitos Físicos Nanométricos em Circuitos Integrados Digitais. In: J. Mattos, L. Rosa Jr.; M. Pilla. (Org.). Desafios e Avanços em Computação: o Estado da Arte. Pelotas - RS: Editora e Gráfica Universitária, 2009, v. , p. 225-244.

  • REIS, R. A. L. ; REIS, A. I. . Ferramentas de CAD. In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales. 1ed.Bogotá D.C., Colombia: Ediciones Uniandes, 2000, v. , p. 131-152.

  • REIS, A. I. . Síntese Lógica. In: Ricardo Augusto Da Luz Reis. (Org.). Sistemas Digitales: Síntese Física de Circuitos Integrados. 1ed.Bogotá D.C., Colombia: Ediciones Uniandes, 2000, v. , p. 153-175.

  • REIS, R. A. L. ; REIS, A. I. . Ferramentas de CAD. In: Ricardo Augusto da Luz Reis. (Org.). Concepção de Circuitos Integrados. 1ed.Porto Alegre: Editora Sagra Luzzato, 2000, v. , p. 99-118.

  • REIS, A. I. . Síntese Lógica. In: Ricardo Augusto da Luz Reis. (Org.). Concepção de Circuitos Integrados. Porto Alegre: Editora Sagra Luzzato, 2000, v. , p. 119-137.

  • REIS, A. I. . Síntese Lógica. In: Ricardo Reis; Marcello Macarthy. (Org.). EMICRO99 - I Escola de Microeletrônica da SBC-Sul. Porto Alegre: Instituto de Informática da UFRGS, 1999, v. , p. 137-155.

  • REIS, R. A. L. ; REIS, A. I. . Ferramentas de CAD. In: Ricardo Reis; Marcello Macarthy. (Org.). EMICRO99 - I Escola de Microeletrônica da SBC-Sul. Porto Alegre: Instituto de Informática da UFRGS, 1999, v. , p. 117-136.

  • REIS, A. I. ; AUVERGNE, D. ; ROBERT, M. ; REIS, R. A. L. . Library Free Technology Mapping. In: Ricardo Reis; Luc Claesen. (Org.). VLSI: Integrated Circuits on Silicon. 1ed.Londres - Inglaterra: Chapmann & Hall, 1997, v. , p. 303-314.

  • REIS, ANDRÉ . Towards a VLSI Design Flow Based on Logic Computation and Signal Distribution. In: the 2018 International Symposium, 2018, Monterey. Proceedings of the 2018 International Symposium on Physical Design - ISPD '18. New York: ACM Press, 2018. p. 58-59.

  • MATOS, JODY MAICK ; REIS, ANDRE ; CARRABINA, JORDI . Technology Mapping for Circuits with Simple Cells. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

  • DE O. SCHMITT, BRUNO ; MISHCHENKO, ALAN ; KRAVETS, VICTOR N. ; BRAYTON, ROBERT K. ; REIS, ANDRE I. . Fast-extract with cube hashing. In: 2017 22nd Asia and South Pacific Design Automation Conference (ASPDAC), 2017, Chiba. 2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC). p. 145-150.

  • BAQUETA, JEFERSON J. ; MARRANGHELLO, FELIPE ; POSSANI, VINICIUS NEVES ; NEUTZLING, AUGUSTO ; REIS, ANDRE I ; RIBAS, RENATO P . Binary adder circuit design using emerging MIGFET devices. In: International Symposium on Quality Electronic Design, 2017, Santa Clara. International Symposium on Quality Electronic Design. Los Alamitos: IEEE, 2017. p. 125-130.

  • VALDES, ANDRES M. A. ; POSSANI, VINICIUS ; MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Performance evaluation of optimized transistor networks built using independent-gate FinFET. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016. p. 227-230.

  • REIS, S. R. N. ; Reis, André I. ; CARRABINA, JORDI ; CASANOVAS, P. . Patent Interpretation using Boolean Logic and Venn Diagrams. In: IWLS, 2016, Austin, Texas, EUA. IWLS 2016 Proceedings. New York: ACM/IEEE, 2016.

  • REIS, S. R. N. ; Reis, André I. ; CARRABINA, JORDI ; CASANOVAS, P. . Modeling Patent Claims in Patent Ontologies for Patent Value Assessment. In: AICOL 2016, 2016, Nice. AICOL 2016 Proceedings, 2016.

  • MATOS, JODY MAICK ; NEUTZLING, AUGUSTO ; RIBAS, RENATO P. ; REIS, ANDRÉ . A Benchmark Suite to Jointly Consider Logic Synthesis and Physical Design. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD '15. New York: ACM Press, 2015. p. 185.

  • MARTINS, MAYLER ; MATOS, JODY MAICK ; RIBAS, RENATO P. ; REIS, ANDRÉ ; SCHLINKER, GUILHERME ; RECH, LUCIO ; MICHELSEN, JENS . Open Cell Library in 15nm FreePDK Technology. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD '15. New York: ACM Press, 2015. p. 171.

  • GOMES, IURI A. C. ; MARTINS, MAYLER ; REIS, ANDRE ; KASTENSMIDT, FERNANDA LIMA . Using only redundant modules with approximate logic to reduce drastically area overhead in TMR. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1.

  • M.G.A.Martins ; MARRANGHELLO, F. S. ; FRIEDMAN, J. S. ; SAHAKIAN, A. V. ; RIBAS, RENATO ; Reis, André I. . Automated Synthesis Approaches for Digital Integrated Design of Spin-Diode Circuits. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 19-26.

  • CALLEGARO, VINICIUS ; MARRANGHELLO, F. S. ; M.G.A.Martins ; RIBAS, RENATO ; Reis, André I. . A bottom-up disjoint-support decomposition based on Boolean difference analysis. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 34-41.

  • MATOS, J. M. A. ; Reis, André I. . Placed AIGs as a Logical-Physical Data-Structure for VLSI Circuit Design. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 51-56.

  • MATOS, J. M. A. ; BACKES, M. H. ; RITT, MARCUS ; RIBAS, RENATO ; Reis, André I. . Mapping Circuits with Simple Cells from Xor-And-Inverter Graphs. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 75-82.

  • POSSANI, VINICIUS N. ; MATOS, J. M. A. ; BACKES, M. H. ; RIBAS, RENATO ; ROSA JR, L. S. ; Reis, André I. . Towards Optimal Area Synthesis of Small Combinational Circuits. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 83-90.

  • NEUTZLING, A. ; MATOS, J. M. A. ; MISHCHENKO, A. ; RIBAS, RENATO ; Reis, André I. . Threshold Logic Synthesis Based on Cut Pruning. In: IWLS, 2015, Mountain View. Proceedings of IWLS 2015. Los Alamitos: IEEE, 2015. p. 147-153.

  • MARTINS, MAYLER ; MARRANGHELLO, FELIPE ; FRIEDMAN, JOSEPH ; SAHAKIAN, ALAN ; RIBAS, RENATO ; REIS, ANDRE . Enhanced Spin-Diode Synthesis Using Logic Sharing. In: 2015 Euromicro Conference on Digital System Design (DSD), 2015, Madeira. 2015 Euromicro Conference on Digital System Design. p. 218.

  • MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; MARTINS, MAYLER G.A. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Improved logic synthesis for memristive stateful logic using multi-memristor implication. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 181-184.

  • MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Fast buffer delay estimation considering time-dependent dielectric breakdown. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 177-180.

  • NEUTZLING, AUGUSTO ; MATOS, J. M. A. ; REIS, ANDRE I ; RIBAS, RENATO P ; MISHCHENKO, ALAN . Threshold logic synthesis based on cut pruning. In: IEEE/ACM International Conference on ComputerAided Design, 2015, Austin, TX, USA. IEEE/ACM International Conference on ComputerAided Design. Los Alamitos: IEEE, 2015. p. 494-499.

  • CALLEGARO, VINICIUS ; MARRANGHELLO, FELIPE ; M.G.A.Martins ; RIBAS, RENATO P ; REIS, ANDRE I . Bottom-up disjoint-support decomposition based on cofactor and boolean difference analysis. In: International Conference on Computer Design, 2015, New York, NY, USA. International Conference on Computer Design. Los Alamitos: IEEE, 2015. p. 680-687.

  • MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I ; RIBAS, RENATO . SOP based logic synthesis for memristive IMPLY stateful logic. In: International Conference on Computer Design, 2015, New York, NY, USA. International Conference on Computer Design. Los Alamitos: IEEE, 2015. p. 228-235.

  • MOREIRA, M. ; NEUTZLING, A. ; MARTINS, M. G. A. ; REIS, A. I. ; RIBAS, R. P. ; CALAZANS, N. L. V. . Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. In: ASYNC, 2014, Potsdam. 20th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC) Proceedings. Los Alamitos: IEEE, 2014. p. 53-60.

  • GOMES, I. A. C. ; MARTINS, M. G. A. ; KASTENSMIDT, F. G. L. ; REIS, A. I. ; RIBAS, R. P. ; NOVALES, S. P. . Methodology for achieving best trade-off of area and fault masking coverage in ATMR. In: LATW, 2014, Fortaleza. Proceeding of the 15th Latin AmericanTest Workshop - LATW. Los Alamitos: IEEE, 2014. p. 1-6.

  • NEUTZLING, A. ; MARTINS, M. G. A. ; RIBAS, RENATO P ; REIS, A. I. . A constructive approach for threshold logic circuit synthesis. In: ISCAS, 2014, Melbourne. Proceeding of the 2014 IEEE International Symposium on Circuits and Systems (ISCAS). Los Alamitos: IEEE, 2014. p. 385-388.

  • MARRANGHELLO, F. S. ; REIS, A. I. ; RIBAS, R. P. . CMOS inverter analytical delay model considering all operating regions. In: ISCAS, 2014, Melbourne. Proceedings of the 2014 IEEE International Symposium on Circuits and Systems (ISCAS). Los Alamitos: IEEE, 2014. p. 1452-1455.

  • MATOS, J. M. A. ; RIBAS, R. P. ; REIS, A. I. . A Set of Benchmarks to Bring Logic and Physical Synthesis Together. In: IWLS, 2014, San Francisco. IWLS proceedings. Los Alamitos: ACM/IEEE, 2014.

  • M.G.A.Martins ; CALLEGARO, V. ; ROSA JR, L. S. ; MARQUES, FELIPE S ; RIBAS, R. P. ; REIS, A. I. . Majority-based Logic Synthesis Method for Nanometric Technologies. In: IWLS, 2014, San Francisco. IWLS proceedings. Los Alamitos: ACM/IEEE, 2014.

  • MARRANGHELLO, F. S. ; M.G.A.Martins ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. . Comparison of Recursive and Factored Forms for Memristor Based Implication Logic. In: IWLS, 2014, San Francisco. IWLS proceedings. Los Alamitos: ACM/IEEE, 2014.

  • NEUTZLING, A. ; M.G.A.Martins ; RIBAS, R. P. ; REIS, A. I. . An ISOP-based Method for Threshold Logic Identification. In: IWLS, 2014, San Francisco. IWLS proceedings. Los Alamitos: ACM/IEEE, 2014.

  • POSSANI, V. N. ; REIS, A. I. ; RIBAS, R. P. ; MARQUES, FELIPE S ; ROSA JR, L. S. . New challenges on Independent Gate FinFET Transistor Network Generation. In: IWLS, 2014, San Francisco. IWLS proceedings. Los Alamitos: ACM/IEEE, 2014.

  • LLAMAS, MANUEL ; MASHAYEKHI, MOHAMMAD ; CARRABINA, JORDI ; MATOS, JODY ; REIS, ANDRE . Optimization on cell-library design for digital Application Specific Printed Electronics Circuits. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). p. 1-6.

  • MATOS, JODY MAICK ; RITT, MARCUS ; RIBAS, RENATO ; REIS, ANDRÉ . Deriving Reduced Transistor Count Circuits from AIGs. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. p. 1.

  • POSSANI, VINICIUS N. ; Reis, André I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. . Exploring Independent Gates in FinFET-Based Transistor Network Generation. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14, 2014. p. 1.

  • MARRANGHELLO, FELIPE S. ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . Exploring factored forms for sequential implication logic synthesis. In: 2014 IEEE 14th International Conference on Nanotechnology (IEEENANO), 2014, Toronto. 14th IEEE International Conference on Nanotechnology, 2014. p. 268-273.

  • MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; MARRANGHELLO, FELIPE S. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Majority-based logic synthesis for nanometric technologies. In: 2014 IEEE 14th International Conference on Nanotechnology (IEEENANO), 2014, Toronto. 14th IEEE International Conference on Nanotechnology, 2014. p. 256-261.

  • REIS, SIMONE ROSA NUNES ; REIS, ANDRE INACIO . How to write your first scientific paper. In: 2013 3rd Interdisciplinary Engineering Design Education Conference (IEDEC), 2013, Santa Clara. 2013 3rd Interdisciplinary Engineering Design Education Conference. p. 181.

  • REIS, SIMONE ROSA NUNES ; REIS, ANDRE INACIO . How to write your first patent. In: 2013 3rd Interdisciplinary Engineering Design Education Conference (IEDEC), 2013, Santa Clara. 2013 3rd Interdisciplinary Engineering Design Education Conference. p. 187.

  • MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . CMOS inverter delay model based on DC transfer curve for slow input. In: 2013 14th International Symposium on Quality Electronic Design (ISQED), 2013, Santa Clara. International Symposium on Quality Electronic Design (ISQED). p. 651.

  • POSSANI, VINICIUS N. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Improving the methodology to build non-series-parallel transistor arrangements. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • MACHADO, LUCAS ; DAL BEM, VINICIUS ; MOLL, FRANCESC ; GOMEZ, SERGIO ; RIBAS, RENATO P. ; REIS, ANDRE I. . Logic synthesis for manufacturability considering regularity and lithography printability. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 230-235.

  • MACHADO, LUCAS ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; RIBAS, RENATO P. ; REIS, ANDRE I. . Iterative remapping respecting timing constraints. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 236-241.

  • WILTGEN, ALBERTO ; ESCOBAR, KIM A. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Power consumption analysis in static CMOS gates. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • M.G.A.Martins ; MARRANGHELLO, F. S. ; FRIEDMAN, J. S. ; SAHAKIAN, A. V. ; RIBAS, RENATO P. ; REIS, A. I. . Spin diode network synthesis using functional composition. In: SBCCI, 2013, Curitiba. Proceedings of SBCCI 2013, 2013. p. 1-6.

  • MARRANGHELLO, FELIPE S. ; REIS, A. I. ; RIBAS, RENATO P. . Delay model for static CMOS complex gates. In: SBCCI, 2013, Curitiba. Proceedings of SBCCI 2013, 2013. p. 1-6.

  • NUNES, C. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, RENATO P. . A methodology to evaluate the aging impact on flip-flops performance. In: SBCCI, 2013, Curitiba. Proceedings of SBCCI 2013, 2013. p. 1-6.

  • CALLEGARO, VINICIUS ; MARTINS, MAYLER G. A. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Read-polarity-once Boolean functions. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • ALEGRETTI, CAIO G. P. ; DAL BEM, VINICIUS ; RIBAS, RENATO P. ; REIS, ANDRE I. . Analytical logical effort formulation for minimum active area under delay constraints. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • NEUTZLING, AUGUSTO ; MARTINS, MAYLER G. A. ; RIBAS, RENATO P. ; REIS, ANDRE I. . Synthesis of threshold logic gates to nanoelectronics. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . Transistor-level optimization of CMOS complex gates. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1-4.

  • POSSANI, VINICIUS NEVES ; CALLEGARO, VINICIUS ; REIS, ANDRÉ INÁCIO ; RIBAS, Renato Perez ; MARQUES, Felipe de Souza ; DA ROSA JUNIOR, LEOMAR SOARES . Efficient transistor-level design of CMOS gates. In: the 23rd ACM international conference, 2013, Paris. Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI - GLSVLSI '13. New York: ACM Press. p. 191-196.

  • NEUTZLING, A. ; M.G.A.Martins ; RIBAS, RENATO P. ; REIS, A. I. . Threshold Logic Synthesis Using Functional Composition Paradigm. In: IWLS, 2013, Austin. IWLS 2013 proceedings, 2013.

  • CALLEGARO, VINICIUS ; M.G.A.Martins ; RIBAS, RENATO P. ; REIS, A. I. . A new method for factoring read-polarity-once Boolean functions. In: IWLS, 2013, Austin. IWLS 2013 proceedings, 2013.

  • POSSANI, VINICIUS N. ; CALLEGARO, VINICIUS ; REIS, A. I. ; RIBAS, RENATO P. ; MARQUES, FELIPE S. ; ROSA JR, L. S. . A Structural Algorithm to Minimize Switch Count in CMOS Logic Gates. In: IWLS, 2013, Austin. IWLS 2013 proceedings, 2013.

  • M.G.A.Martins ; RIBAS, Renato Perez ; REIS, A. I. . Functional composition: A new paradigm for performing logic synthesis. In: ISQED, 2012, Santa Clara. Proceedings of the 2012 13th International Symposium on Quality Electronic Design (ISQED). Los Alamitos: IEEE, 2012. p. 236-242.

  • RIBAS, Renato Perez ; CALLEGARO, V. ; ROSA JR, L. S. ; REIS, A. I. . Learning CMOS logic gate design by exploring switch network domain. In: IEDEC, 2012, Santa Clara. Proceedings of the 2012 2nd Interdisciplinary Engineering Design Education Conference (IEDEC). Los Alamitos: IEEE, 2012. p. 60-66.

  • CALLEGARO, V. ; M.G.A.Martins ; RIBAS, Renato Perez ; REIS, A. I. . Read Polarity Once Functions. In: IWLS, 2012, Berkeley. IWLS 2012 proceedings. Berkeley: ACM, 2012. p. 165-171.

  • MACHADO, L. ; MARTINELLO Jr., O. ; RIBAS, Renato Perez ; REIS, A. I. . K-cuts and KL-cuts on Netlist Representations for Local Remapping. In: IWLS, 2012, Berkeley. IWLS 2012 proceedings. Berkeley: ACM, 2012. p. 78-83.

  • M.G.A.Martins ; CALLEGARO, V. ; MACHADO, L. ; RIBAS, Renato Perez ; REIS, A. I. . Functional Composition Paradigm and Applications. In: IWLS, 2012, Berkeley. IWLS 2012 proceedings. Berkeley: ACM, 2012. p. 10-17.

  • DAL BEM, VINICIUS ; Reis, André I. ; RIBAS, RENATO P. . Lithography analysis of via-configurable transistor-array fabrics. In: NORCHIP, 2012, Copenhagen. NORCHIP 2012, 2012. p. 1-4.

  • MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; RIBAS, RENATO P. . Design-oriented delay model for CMOS inverter. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • MACHADO, LUCAS ; MARTINS, MAYLER ; CALLEGARO, VINÍCIUS ; RIBAS, RENATO P. ; Reis, André I. . KL-cut based digital circuit remapping. In: 2012 NORCHIP, 2012, Copenhagen. NORCHIP 2012, 2012. p. 1-4.

  • POSSANI, VINICIUS N. ; MARQUES, FELIPE S. ; DA ROSA JUNIOR, LEOMAR S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; RIBAS, RENATO P. . NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

  • REIS, A. I. ; ECHETO, F. M. . Message from the Chairs. In: ERDIAP ? The 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italia. 24th International Conference on Architecture of Computing Systems 2011, Workshop Proceedings. Berlin: VDE Publishing house, 2011. p. 186-186.

  • ELHOJ, M. ; REIS, A. I. ; RIBAS, Renato Perez ; FERRANDI, F. ; PILATO, C. ; ECHETO, F. M. ; MIRANDA, M. ; DOBROVOLNY, P. ; WOOLAWAY, N. ; GRASSET, A. ; BONNOT, P. ; DESOLI, G. ; PANDINI, D. . SYNAPTIC Project: Regularity Applied to Enhance Manufacturability and Yield at Several Abstraction Levels. In: ERDIAP ? The 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italia. 24th International Conference on Architecture of Computing Systems 2011, Workshop Proceedings. Berlin: VDE Publishing house, 2011. p. 189-192.

  • MARRANGHELLO, F. S. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez ; ECHETO, F. M. . Transistor Sizing Analysis of Regular Fabrics. In: ERDIAP ? The 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italia. 24th International Conference on Architecture of Computing Systems 2011, Workshop Proceedings. Berlin: VDE Publishing house, 2011. p. 235-242.

  • FIGUEIRO, T. ; RIBAS, Renato Perez ; REIS, A. I. . Constructive AIG Optimization Considering Input Weights. In: Isqed, 2011, Santa Clara, CA, USA. Proceedings of the Twelfth International Symposium on Quality Electronic Design. Piscataway, NJ, USA: IEEE, 2011. p. 769-776.

  • M.G.A.Martins ; CALLEGARO, V. ; RIBAS, Renato Perez ; REIS, A. I. . Efficient Method to Compute Minimum Decision Chains of Boolean Functions. In: Great Lakes Symposium on VLSI, 2011, Lausanne, Suiça. Proceedings of GLSVLSI 2011. New York: ACM, 2011. p. 419-422.

  • RIBAS, Renato Perez ; SUN, Y. ; REIS, A. I. ; IVANOV, A. . Self-checking test circuits for latches and flip-flops. In: On-Line Testing Symposium (IOLTS), 2011, Athens, Greece. Proceedings of the 17th International On-Line Testing Symposium (IOLTS). Piscataway, NJ, USA: IEEE, 2011. p. 210-213.

  • Dal BEM, V. ; BUTZEN, P. F. ; KLOCK, C. E. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, Renato Perez . Area Impact Analysis of Via-Configurable Regular Fabric for Digital Integrated Circuit Design. In: SBCCI, 2011, Joao Pessoa. Proceedings of the 2011 Symposium on Integrated Circuits and Systems Design, 2011. p. 103-108.

  • RIBAS, Renato Perez ; SUN, Y. ; REIS, A. I. ; IVANOV, A. . Ring Oscillators for Functional and Delay Test of Latches and Flip-Flops. In: SBCCI, 2011, Joao Pessoa. Proceedings of the 2011 Symposium on Integrated Circuits and Systems Design. Piscataway, NJ, USA: ACM, 2011. p. 67-72.

  • MARRANGHELLO, F. S. ; Dal BEM, V. ; REIS, A. I. ; ECHETO, F. M. ; RIBAS, Renato Perez . Transistor Sizing in Lithography-Aware Regular Fabrics. In: SBCCI, 2011, Joao Pessoa. Proceedings of the 2011 Symposium on Integrated Circuits and Systems Design. Piscataway, NJ, USA: ACM, 2011. p. 97-102.

  • RIBAS, Renato Perez ; CALLEGARO, V. ; LUBASZEWSKI, M. S. ; IVANOV, A. ; REIS, A. I. . Circuit Design for Testing Standard Cell Libraries. In: Workshop on Circuits and System Design (WCAS), 2011, Joao Pessoa. Proceedings of the First Workshop on Circuits and System Design. Los Alamitos: IEEE, 2011. p. 1-4.

  • Dal BEM, V. ; BUTZEN, P. F. ; MARRANGHELLO, F. S. ; REIS, A. I. ; RIBAS, Renato Perez . Impact and optimization of lithography-aware regular layout in digital circuit design. In: International Conference on Computer Design, 2011, Amherst. proceedings of the 2011 ICCD. Piscataway, NJ, USA: IEEE, 2011. p. 1-6.

  • FIGUEIRO, T. ; RIBAS, Renato Perez ; REIS, A. I. . Constructive AIG optimization through functional composition. In: ERDIAP ? The 1st Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italia. 24th International Conference on Architecture of Computing Systems 2011, Workshop Proceedings. Berlin: VDE Publishing house, 2011. p. 230-234.

  • MARTINELLO, OSVALDO ; MARQUES, FELIPE S ; RIBAS, RENATO P ; REIS, ANDRE I . KL-Cuts: A new approach for logic synthesis targeting multiple output blocks. In: 2010 Design, Automation & Test in Europe Conference & Exhibition (DATE 2010), 2010, Dresden. 2010 Design, Automation & Test in Europe Conference & Exhibition (DATE 2010). p. 777-782.

  • CALLEGARO, V. ; MARQUES, Felipe de Souza ; KLOCK, C. E. ; ROSA JR, L. S. ; RIBAS, Renato Perez ; REIS, A. I. . SwitchCraft ? A Framework for Transistor Network Design. In: SBCCI, 2010, Sao Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design. New York, NY, USA: ACM, 2010. p. 49-53.

  • MARQUES, Felipe de Souza ; MARTINELLO Jr., O. ; RIBAS, Renato Perez ; REIS, A. I. . Improvements on the Detection of False Paths by using Unateness and Satisfiability. In: SBCCI, 2010, Sao Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design. New York, NY, USA: ACM, 2010. p. 192-197.

  • M.G.A.Martins ; ROSA JR, L. S. ; RASMUSSEN, A.B. ; RIBAS, Renato Perez ; REIS, A. I. . Boolean Factoring with Multi-Objective Goals. In: International Conference on Computer Design, 2010, Amsterdam. Proceedings of the International Conference on Computer Design, 2010.

  • RIBAS, Renato Perez ; BAVARESCO, S. ; LUBASZEWSKI, M. S. ; REIS, A. I. . Efficient test circuit to qualify logic cells. In: IEEE International Symposium on Circuits and Systems - ISCAS, 2009, Taipei. IEEE International Symposium on Circuits and Systems - ISCAS, 2009. p. 2733-2736.

  • ROSA JR, L. S. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez ; REIS, A. I. . Switch level optimization of digital CMOS gate networks. In: International Symposium on Quality of Electronic Design, ISQED 2009., 2009, San Jose, CA. Proceedings of the International Symposium on Quality of Electronic Design, ISQED 2009.. Los Alamitos: IEEE, 2009. p. 324-329.

  • BUTZEN, P. F. ; REIS, A. I. ; RIBAS, Renato Perez . Routing Resistance Influence in Loading Effect on Leakage Analysis. In: 19th International Workshop on Power And Timing Modeling Optimization and Simulation, 2009, Delft, The Nederlands. 19th International Workshop on Power And Timing Modeling Optimization and Simulation, Revised Selected Papers. Berlin Heidelberg: Springer, 2009. p. 317-325.

  • REIS, A. I. ; FABRIS, R.G. . What about the IP of your IP?: an introduction to intellectual property law for engineers and scientists. In: 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes, 2009, Natal - RN. Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York, NY, USA: ACM, 2009.

  • da Silva, Digeorgia N. ; REIS, A. I. ; RIBAS, Renato Perez . The Impact of CMOS Logic Gate Topologies on Performance Variability. In: 24th Symposium on Microelectronics Technology and Devices, 2009, Natal - RN. Microelectronics Technology and Devices - SBMicro 2009. Pennington, New Jersey, USA: Electrochemical Society, 2009. v. 23. p. 439-446.

  • SCHUCH, N. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . Equivalent Circuit for NBTI Evaluation in CMOS Logic Gates. In: 24th Symposium on Microelectronics Technology and Devices, 2009, Natal - RN. Microelectronics Technology and Devices - SBMicro 2009. Pennington, New Jersey, USA: Electrochemical Society, 2009. v. 23. p. 421-428.

  • MARTINELLO Jr., O. ; MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; REIS, A. I. . KL-Cuts. In: International Workshop on Logic and Synthesis, 2009, Berkeley, CA, USA. IWLS 2009, 2009. p. 172-179.

  • REIS, A. I. ; RASMUSSEN, A.B. ; ROSA JR, L. S. ; RIBAS, Renato Perez . Fast Boolean Factoring with Multi-Objective Goals. In: International Workshop on Logic and Synthesis, 2009, Berkeley. IWLS 2009, 2009. p. 303-309.

  • CARDOSO, T. M. G. ; ROSA JR, L. S. ; MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; REIS, A. I. . Speed-up of ASICs derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 8th International Symposium on Quality Electronic Design, 2008. ISQED '08., 2008, San Jose, CA. Proceedings of the 8th International Symposium on Quality Electronic Design, 2007. ISQED '07.. Los Alamitos, CA: IEEE Computer Society, 2008. p. 47-52.

  • BUTZEN, P. F. ; ROSA JR, L. S. ; CHIAPPETTA F., E.J.D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, Renato Perez . Simple and accurate method for fast static current estimation in cmos complex gates with interaction of leakage mechanisms. In: 2008 Great Lakes Symposium on VLSI, 2008, Orlando, Florida, USA. Proceedings of the 18th ACM Great Lakes symposium on VLSI. New York, NY, USA: ACM, 2008. p. 407-410.

  • BUTZEN, P. F. ; ROSA JR, L. S. ; CHIAPPETTA F., E.J.D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, Renato Perez . Subthreshold and Gate Leakage Estimation in Complex Gates. In: IWLS 2008, 2008, Lake Tahoe, CA, USA. IWLS2008, 2008. p. 87-93.

  • BAVARESCO, S. ; REIS, A. I. ; LUBASZEWSKI, M. S. ; RIBAS, Renato Perez . On-chip verification and validation of logic libraries. In: IEEE Latin American Test Workshop, 2008, Puebla, Mexico. LATW proceedings, 2008. p. 43-48.

  • KLOCK, C. E. ; GOMES, M. V. N. ; MOURA, D. S. ; RIBAS, Renato Perez ; REIS, A. I. . KARMA: A Didactic Tool for Two-Level Logic Synthesis. In: MSE07 - IEEE International Conference on Microelectronic Systems Education, 2007., 2007, San Diego. Proceedings of the MSE07 - IEEE International Conference on Microelectronic Systems Education, 2007., 2007. p. 59-60.

  • BUTZEN, P. F. ; REIS, A. I. ; KIM, C. H. ; RIBAS, Renato Perez . Modeling Subthreshold Leakage Current in General Transistor Networks. In: IEEE Computer Society Annual Symposium on VLSI, 2007. ISVLSI '07., 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. ISVLSI '07., 2007. p. 512-513.

  • BUTZEN, P. F. ; KIM, C. H. ; REIS, A. I. ; RIBAS, Renato Perez . Modeling and estimating leakage current in series-parallel CMOS networks. In: Great Lakes Symposium on VLSI 2007, 2007, Stresa-Lago Maggiore, Italy. Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI. New York, USA: ACM, 2007. p. 269-274.

  • MARQUES, Felipe de Souza ; ROSA JR, L. S. ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . DAG based library-free technology mapping. In: Great Lakes Symposium on VLSI 2007, 2007, Stresa-Lago Maggiore, Italy. Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI. New York, USA: ACM, 2007. p. 293-298.

  • DA ROSA, LEOMAR SOARES ; REIS, ANDRE INACIO ; RIBAS, Renato Perez ; MARQUES, Felipe de Souza ; SCHNEIDER, Felipe Ribeiro . A comparative study of CMOS gates with minimum transistor stacks. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. p. 93-98.

  • BUTZEN, P. F. ; REIS, A. I. ; KIM, C. H. ; RIBAS, Renato Perez . Subthreshold Leakage Modeling and Estimation of General CMOS Complex Gates. In: PATMOS 2007, 2007, Göteborg, Sweden. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation. Berlin / Heidelberg: Springer, 2007. p. 474-484.

  • BUTZEN, P. F. ; REIS, A. I. ; RIBAS, Renato Perez . Modeling and Estimating Leakage Current in Pass Transistor Logic Networks. In: XIII Workshop Iberchip, 2007, Lima, Peru. Proceedings of XIII Workshop Iberchip. Lima: Hozlo S.R.L., 2007. p. 295-298.

  • GOMES, M. V. N. ; SILVA, C. A. F. ; BAVARESCO, S. ; SARTORI, G. H. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, Renato Perez . Test circuit for functional verification of automatically generated cell library. In: IEEE European Test Symposium, 2007, Freiburg, Alemanha. ETS digest of papers, 2007. p. 101-104.

  • BUTZEN, P. F. ; MANCUSO, R. ; SCHNEIDER, Felipe Ribeiro ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, Renato Perez . Leakage Behavior in CMOS and PTL Logic Styles for Logical Synthesis Orientation. In: International Workshop on Logic and Synthesis, 2007, San Diego. International Workshop on Logic Synthesis Workshop Notes, 2007.

  • ROSA JR, L. S. ; MARQUES, Felipe de Souza ; CARDOSO, T. M. G. ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . Fast disjoint transistor networks from BDDs. In: 19th annual symposium on Integrated circuits and systems design, 2006, Ouro Preto. Proceedings of the 19th annual symposium on Integrated circuits and systems design. New York, NY, USA: ACM Press, 2006. p. 137-142.

  • MOCHO, R. U. R. ; SARTORI, G. H. ; RIBAS, Renato Perez ; REIS, A. I. . Asynchronous circuit design on reconfigurable devices. In: 19th annual symposium on Integrated circuits and systems design, 2006, Ouro Preto - MG. Proceedings of the 19th annual symposium on Integrated circuits and systems design. New York, NY, USA: ACM Press, 2006. p. 20-25.

  • SCHNEIDER, Felipe Ribeiro ; REIS, A. I. ; RIBAS, Renato Perez . CMOS Logic Gates Based on the Minimum Theoretical Number of Transistor in Series. In: 24th Norchip Conference, 2006, Linköping. Proceedings of the 24th Norchip Conference. Los Alamitos: IEEE, 2006. p. 85-88.

  • SARTORI, G. H. ; RIBAS, Renato Perez ; REIS, A. I. . Evaluation of Dual-Rail CMOS Logic Styles for Self-Timed Circuits. In: 24th Norchip Conference, 2006, Linköping. Proceedings of the 24th Norchip Conference. Los Alamitos: IEEE, 2006. p. 197-200.

  • MOCHO, R. U. R. ; SARTORI, G. H. ; RIBAS, Renato Perez ; REIS, A. I. . Design of asynchronous circuits on top of synchronous FPGAs. In: International Workshop on Logic & Synthesis, 2006, Vail, CO, USA. IWLS 2006, 2006. p. 213-219.

  • ROSA JR, L. S. ; MARQUES, Felipe de Souza ; CARDOSO, T. M. G. ; RIBAS, Renato Perez ; REIS, A. I. . BDDs and transistor networks with minimum pull-up/pull-down chains. In: International Workshop on Logic & Synthesis, 2006, Vail, CO, USA. IWLS 2006, 2006. p. 142-149.

  • SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez ; REIS, A. I. . Fast CMOS logic style using minimum transistor stack for pull-up and pull-down networks. In: International Workshop on Logic & Synthesis, 2006, Vail, CO, USA. IWLS 2006, 2006. p. 134-141.

  • SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . Exact lower bound for the number of switches to implement a combinational logic cell. In: International Conference on Computer Design, 2005, San Jose. Proceedings ICCD 2005. Los Alamitos: IEEE computer society, 2005. p. 357-362.

  • MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: 2005 ACM Great Lakes symposium on VLSI, 2005, Chicago. Proceedings GLSVLSI 2005. New york: The Assiciation for Computing Machinery, 2005. p. 308-311.

  • TOGNI, João Daniel ; RIBAS, Renato Perez ; LISBOA, Maria Lúcia Blanc ; REIS, A. I. . Tool integration using the web-services approach. In: 2005 ACM Great Lakes symposium on VLSI, 2005, Chicago. GLSVLSI 2005 proceedings. New York: The Association for Computing Machinery, 2005. p. 337-340.

  • MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . A New Approach to the Use of Satisfiability in False Path Detection. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador. 6th IEEE Latin-American Test Workshop paper digest, 2005. p. 59-64.

  • OSÓRIO, Mário Carlos de Bem ; COTA, E. ; REIS, A. I. ; RIBAS, Renato Perez . Fault Detection in Dynamic and Differential CMOS Structures. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador. 6th IEEE Latin-American Test Workshop digest of papers, 2005. p. 321-324.

  • SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . Exact Lower Bound for the Number of Switches in Series to Implement a Combinational Logic Cell. In: IWLS - 2005, 2005, Lake Arrowhead. IWLS Workshop notes, 2005. p. 273-280.

  • MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; SAPATNEKAR, Sachin S ; REIS, A. I. . A New Approach to the Use of Satisfiability in False Path Detection. In: IWLS - 2005, 2005, Lake Arrowhead. IWLS Workshop notes, 2005. p. 95-100.

  • CORREIA, Vinícius Pazutti ; MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; REIS, A. I. . Métodos e resultados de otimizações de circuitos implementados sobre o ambiente de síntese lógica ELIS. In: X Workshop Iberchip, 2004, Cartagena de Indias. X workshop Ibership, 2004. v. 1.

  • OSÓRIO, Mário Carlos de Bem ; REIS, A. I. ; RIBAS, Renato Perez . Estruturas CMOS dinâmicas com Múltiplas saídas. In: X Workshop Iberchip, 2004, Cartagena de Indias. X Workshop Ibership, 2004. v. 1.

  • SAMPAIO, Carlos Alberto ; SILVA, Rodrigo Trevisan Vaz da ; REIS, A. I. ; RIBAS, Renato Perez . Construção de Parallel-Prefix Adders com portas MOCMOS. In: X Workshop Iberchip, 2004, Cartagena de Indias. X Workshop Ibership, 2004. v. 1.

  • MARQUES, Felipe de Souza ; RIBAS, Renato Perez ; REIS, A. I. . A novel approach for Identifying false paths. In: International Workshop on Logic Synthesis, 2004, Temecula, CA. Workshop Notes of the International Workshop on Logic Synthesis, 2004. v. 1. p. 67-75.

  • OSÓRIO, Mário Carlos de Bem ; SAMPAIO, Carlos Alberto ; REIS, A. I. ; RIBAS, Renato Perez . Enhanced 32-bit carry-lookahead adder using multiple output enable-disable CMOS differential logic. In: SBCCI 2004, 2004, Recife. Proceedings of the SBCCI 2004. Los Alamitos: IEEE Computer Society, 2004. v. 1. p. 181-185.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . Advanced technology mapping for standard cell generators. In: sbcci2004, 2004, Recife. sbcci2004. Los Alamitos: IEE Computer society, 2004. v. 1. p. 254-259.

  • BRAGANHOLO, V. ; Heuser, C.A. ; REIS, A. I. . Redigindo artigos de Ciência da Computação: uma visão geral para alunos de mestrado e doutorado. In: Workshop de Teses e Dissertações em Banco de Dados (WTDBD), 2004, Brasilia. Anais do Workshop de Teses e Dissertações em Bancos de Dados, 2004.

  • CORREIA, Vinícius Pazutti ; LUBASZEWSKI, M. S. ; REIS, A. I. . SIFU! - A Didactic Stuck-at Fault Simulator. In: 2003 International conference on microelectronics system education, 2003, Anaheim, California. Proceedings. Los Alamitos, CA: IEEE Computer Society Press, 2003. p. 93-94.

  • POLI, R. E. B. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez ; REIS, A. I. . Unified Theory to Build Cell-Level Transistor Networks from BDDs. In: 16th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2003, São Paulo. Proceedings of the 16th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE Computer Society, 2003. p. 199-204.

  • ROSA JR, L. S. ; WAGNER, F. R. ; CARRO, L. ; CARISSIMI, A. S. ; REIS, A. I. . Scheduling Policy Costs on a JAVA Microcontroller. In: Workshop on Java Technologies for Real-Time and Embedded Systems, 2003, Catânia, Sicília. On The Move to Meaningful Internet Systems 2003: OTM2003 Workshops. Berlin: Springer-Verlag (LNCS), 2003. v. LNCS28. p. 520-533.

  • SCHNEIDER, Felipe Ribeiro ; CORREIA, Vinícius Pazutti ; RIBAS, Renato Perez ; REIS, A. I. . Comparing Transistor Level Implementations of 4-Input Logic Functions. In: International Workshop on Logic Synthesis, 2002, New Orleans. IWLS Workshop Notes, 2002.

  • CORREIA, Vinícius Pazutti ; SCHNEIDER, Felipe Ribeiro ; REIS, A. I. . 4-Input Function Logic Synthesis for Cell Libreries. In: VIII Workshop Iberchip, 2002, Guadalajara. IWS2002 Proceedings, 2002.

  • TOGNI, João Daniel ; SCHNEIDER, Felipe Ribeiro ; CORREIA, Vinícius Pazutti ; REIS, A. I. ; RIBAS, Renato Perez . Automatic Generation of Cell Libraries. In: VIII Workshop Iberchip, 2002, Guadalajara. IWS2002 Proceedings, 2002.

  • MARQUES, Felipe de Souza ; CORREIA, Vinícius Pazutti ; PRADO, A. R. ; LUBASZEWSKI, M. S. ; REIS, A. I. . Testability Properties of BDDs. In: 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2002, Porto Alegre. Proccedings of the 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE Computer Society, 2002. p. 73-78.

  • TOGNI, João Daniel ; SCHNEIDER, Felipe Ribeiro ; CORREIA, Vinícius Pazutti ; RIBAS, Renato Perez ; REIS, A. I. . Automatic Generation of Digital Cell Libraries. In: 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2002, Porto Alegre. Proceedings of the 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos, CA: IEEE Computer Society, 2002. p. 259-264.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . Compression and Technology mapping of Logic Circuits. In: 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2002, Porto Alegre. Proceedings of the 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos, California: IEEE Computer Society, 2002. p. 277-280.

  • MARTINAZZO, F. ; KONZEN, A. ; TOGNI, João Daniel ; REIS, A. I. ; RIBAS, Renato Perez . Etching Simulator for Bulk Micromachining in Java Platform. In: 17th SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES, 2002, Porto Alegre. Proceedings of the 17th SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES, 2002. p. 72-80.

  • TOGNI, João Daniel ; BARBOSA, F. R. ; REIS, A. I. ; RIBAS, Renato Perez . Automatic Digital Cell Layout Generation. In: VIII Workshop Iberchip, 2002, Guadalajara. IWS2002 Proceedings, 2002.

  • TOGNI, João Daniel ; REIS, A. I. ; RIBAS, Renato Perez . WEB-based Automatic Layout Generation Tool with Visualization Features. In: SBMICRO 2001 - XVI International Conference on Microelectronics and packaging, 2001, Pirenópolis - Goiás. SBMICRO 2001 Proceedings, 2001. p. 41-49.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . A tutorial tool for switch logic. In: 2001 International conference on microelectronics system education, 2001, Las Vegas, Nevada - USA. MSE'01 Proceedings. Los alamitos, california: ieee computer society, 2001. p. 28-29.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . Classifying n-Input Boolean Functions. In: VII Workshop Iberchip, 2001, Montevideo. IWS2001 Proceedings, 2001. p. 58-58.

  • TOGNI, João Daniel ; REIS, A. I. ; RIBAS, Renato Perez . WEB-Based Automatic Layout Generation Tool with Visualization Features. In: VII Workshop Iberchip, 2001, Montevideo. IWS2001 Proceedings, 2001.

  • PRADO, A. R. ; LUBASZEWSKI, M. S. ; REIS, A. I. . Identifying Stuck-at Faults with Vertex Precedent BDDs. In: VI Workshop Iberchip, 2000, São Paulo. Proceedings of the VI Workshop Iberchip, 2000. p. 235-244.

  • REIS, A. I. . Reducing Power Consumption by Using Static CMOS Complex Gates. In: VI Workshop Iberchip, 2000, São Paulo. Proceedings of the VI Workshop Iberchip, 2000. p. 361-370.

  • REIS, A. I. ; PRADO, A. R. ; LUBASZEWSKI, M. S. . Testability Properties of Vertex Precedent BDDs. In: Symposium on Integrated Circuits and System Design, 2000, Manaus - AM. Proceedings of the 13th Symposium on Integrated Circuits and System Design. Los Alamitos, CA, USA: IEEE Computer Society, 2000. p. 15-20.

  • REIS, A. I. ; PRADO, A. R. ; LUBASZEWSKI, M. S. . Identifying Stuck-at Faults with Vertex Precedent BDDs. In: ACM/IEEE International Workshop on Logic Synthesis, 2000, Dana Point, CA, USA. Workshop Notes of the 2000 IEEE/ACM International Workshop on Logic Synthesis, 2000. p. 41-50.

  • REIS, A. I. . Reducing Power Consumption by Using CMOS Complex Gates. In: ACM/IEEE International Workshop on Logic Synthesis, 2000, Dana Point, CA, USA. Workshop Notes of The 2000 ACM/IEEE Workshop on Logic Synthesis, 2000. p. 207-216.

  • REIS, A. I. ; PRADO, A. R. ; LUBASZEWSKI, M. S. . Identifying and Removing Non-Testable Stuck-at Faults with Vertex Precedent BDDs. In: XV Conference on Design of Circuits and Integrated Systems, 2000, Montpellier. Proceedings of the XV Conference on Design of Circuits and Integrated Systems.

  • REIS, A. I. . Power Consumption of Circuits Using CMOS Complex Gates. In: XV Conference on Design of Integrated Circuits and Systems, 2000, Montpellier. Proceedings of the XV Conference on Design of Integrated Circuits and Systems, 2000.

  • REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . Taba - A Tool For Library Free Technology Mapping. In: Quinto Workshop Ibrchip, 1999, Lima. Memorias del V Workshop Iberchip. Lima - Peru, 1999. p. 238-246.

  • REIS, A. I. ; REIS, R. A. L. . Covering Strategies For Library Free Technology Mapping. In: 1999 IEEE/ACM International Workshop on Logic Synthesis, 1999, Lake Tahoe - California. Workshop Notes of IEEE International Workshop on Logic Synthesis. Lake Tahoe - USA, 1999. p. 50-53.

  • REIS, A. I. . Covering Strategies for Library Free Technology Mapping. In: XII Symposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings of the SBCCI99. Los Alamitos, CA, USA: IEEE Computer Society, 1999. p. 180-183.

  • REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . Topological Parameters For Library Free Technology Mapping. In: XI Brazilian Symposium on Integrated Circuit Design, 1998, Búzios. Proceedings of the XI Brazilian Symposium on Integrated Circuit Design. Los Alamitos, CA, USA: IEEE Computer Society, 1998. v. 11. p. 213-216.

  • REIS, A. I. . Technology Mapping: Methods And Impact Of Library Size. In: XII SBMICRO Conference, 1997, Caxambu. Proceedings of the XII SBMICRO Conference. CAXAMBU - MG. v. 12.

  • REIS, A. I. ; REIS, R. A. L. ; AUVERGNE, D. ; ROBERT, M. . The Library Free Technology Mapping Problem. In: 1997 IEEE/ACM International Workshop on Logic Synthesis, 1997, Lake Tahoe. Workshop Notes of the 1997 IEEE/ACM International Workshop on Logic Synthesis. Lake Tahoe - USA, 1997. p. 315-318.

  • REIS, A. I. ; REIS, R. A. L. ; ROBERT, M. ; AUVERGNE, D. . Assignement Technologique sur Portes Complexes. In: Colloque CAO de Circuits Integrés et Systèmes, 1997, Grenoble (Villard da Lans). Colloque CAO de Circuits Integrés et Systèmes, 1997. p. 291-294.

  • FILES, C. ; REIS, A. I. ; PERKOWSKI, M. ; ROBERT, M. ; AUVERGNE, D. . Exact Minimization Of Networks With Complex Gates Using Terminal Supressed Binary Decision Diagrams And Dissected Pairs. In: 1996 Workshop on Post-Binary Ultra-Large Scale Integration, 1996, Santiago de Compostela. 1996 Workshop on Post-Binary Ultra-Large Scale Integration. Santiago de Compostela - Spain: IEEE Technical Comitee on Multiple-Valued Logic, 1996. p. 19-23.

  • FILES, C. ; REIS, A. I. ; PERKOWSKI, M. ; ROBERT, M. ; AUVERGNE, D. . Minimization of Networks with Complex Gates. In: 2 Workshop Boolesche Probleme, 1996, Freiberg. Proceedings of the 2 Workshop Boolesche Probleme, 1996.

  • MORAES, F. G. ; REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Towards Optimal Use Of Cmos Complex Gates In Automatic Layout Synthesis. In: X SBMICRO Conference and I Ibero-american Microelectronics Conference, 1995. Proceedings of the X SBMICRO Conference and I Ibero-american Microelectronics Conference. Canela - RS. v. 10. p. 11-20.

  • MORAES, F. G. ; REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Library Free Implementation Of Cmos Digital Asics. In: X System and Integrated Circuits Design Congress, 1995. Proceedings of the X System and Integrated Circuits Design Congress. Zaragoza - Espanha. v. 10. p. 191-196.

  • REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . From Tbdds Functional Representations To Cmos Complex Gates. In: X System and Integrated Circuit Design Congress, 1995, Zaragoza. Proceedings of the X System and Integrated Circuit Design Congress. Zaragoza - Espanha, 1995. v. 10. p. 159-164.

  • REIS, A. I. ; GÜNTZEL, J. L. A. ; RIBAS, Renato Perez . Algumas Formas de Implementação de Asics. In: VII Simpósio Brasileiro de Concepção de Circuitos Integrados, 1992, Rio de Janeiro. Anais do VII Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro, 1992. v. 7. p. 15-34.

  • REIS, A. I. ; REIS, R. A. L. . Algumas Considerações Sobre Altura de Bandas Em Uma Abordagem do Tipo Channeless Routing. In: VII Simpósio Brasileiro de Concepção de Circuitos Integrados, 1992, Rio de Janeiro. Anais do VII Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro, 1992. v. 7. p. 35-48.

  • REIS, A. I. ; REIS, R. A. L. . Tramoii: Proposta Para Um Gerador de Leiaute Baseado Em Células Para Circuitos Cmos Digitais Com Dois Níveis de Metal. In: VI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991, Jaguariúna. Anais do VI Simpósio Brasileiro de Concepção de Circuitos Integrados. Jaguariúna - SP, 1991. v. 6. p. 90-99.

  • REIS, A. I. ; VARGAS, F. ; MORAES, F. G. . Teste, Depuração e Resultados de Um Circuito Codificador/Decodificador Para Modems. In: V Congreso da SBMICRO, 1990, Campinas. Anais do V Congresso da SBMICRO. Campinas - SP, 1990. v. 5. p. 266-273.

  • REIS, A. I. ; MORAES, F. G. ; REIS, R. A. L. . Modem - Desenvolvimento de Um Asic Para Modems de Banda Base. In: IV Congresso da SBMICRO, 1989, Porto Alegre. Anais do IV Congresso da SBMICRO. Porto Alegre. v. 4. p. 617-626.

  • LUBASZEWSKI, M. S. ; REIS, A. I. ; GOMES, R. ; MORAES, F. G. ; REIS, R. A. L. . A Biblioteca de Standard Cells do Projeto Tranca. In: III Congresso da SBMICRO, 1988, São Paulo. Anais do III congresso da SBMICRO. Sao Paulo. v. 3. p. 331-341.

  • TOGNI, João Daniel ; REIS, A. I. ; RIBAS, Renato Perez . A Portable environment for layout generation. In: SIM 2001 - XVI Microelectronics Seminar, 2001, Santa Maria. SIM2001 - XVI Microelectronics Seminar Proceedings, 2001. p. 57-60.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . On Comparing implementations with Pass-Transistor Logic and Static CMOS Logic. In: SIM 2001 - XVI Microelectronics Seminar, 2001, Santa Maria. SIM2001 - XVI Microelectronics Seminar Proceedings, 2001. p. 101-104.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . A tool to compare pass transistor logic and static cmos complex gates logic with minimal implementations. In: I Student Forum on microelectronics, 2001, Pirenopolis, GO. I Student forum on Microelectronics proceedings, 2001. p. 21-24.

  • MARQUES, Felipe de Souza ; REIS, A. I. . Redundancy Removal in Combinational Circuits. In: I Student Forum on microelectronics, 2001, Pirenópolis. I Student Forum on Microelectronics. Porto Alegre: SBC, 2001.

  • CARRARO, M. S. ; VARGAS, A. A. ; REIS, A. I. . Uma Estrutura de Dados para Representação, Manipulação e síntese de Redes Booleanas. In: XIII Salão de Iniciação Científica, 2001, Porto Alegre. Anais do XIII Salão de Iniciação Científica. Porto Alegre: UFRGS, 2001.

  • VARGAS, A. A. ; CARRARO, M. S. ; REIS, A. I. . Um Simulador Digital para Redes Booleanas. In: XIII Salão de Iniciação Científica, 2001, Porto Alegre. Anais do XIII Salão de Iniciação Científica. Porto Alegre: UFRGS, 2001.

  • CORREIA, Vinícius Pazutti ; SCHNEIDER, Felipe Ribeiro ; REIS, A. I. . Uma Ferramenta para Auxiliar o Aprendizado de Sistemas Digitais. In: XIII Salão de Iniciação Científica, 2001, Porto Alegre. Anais do XIII Salão de Iniciação Científica. Porto Alegre: UFRGS, 2001.

  • PRADO, A. R. ; LUBASZEWSKI, M. S. ; REIS, A. I. . Identificando e Removendo Falhas de Colagem Não-Testáveis com o uso de Vertex Precedent BDDs (VPBDDs). In: V Semana Acadêmica do PPGC, 2000, Porto Alegre, RS. Anais da V Semana Acadêmica do PPGC, 2000. p. 171-174.

  • CORREIA, Vinícius Pazutti ; REIS, A. I. . Comparação entre células CMOS estáticas e baseadas em Multiplexadores. In: XII Salão de Iniciação científica, 2000, Porto Alegre. Anais do XII Salão de Iniciação científica. Porto Alegre: UFRGS, 2000.

  • REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . Technology Mapping Targeting Virtual Libraries. In: XIII UFRGS Microelectronics Seminar, 1998. Proceedings of the XIII UFRGS Microelectronics Seminar. Porto Alegre. v. 13. p. 55-58.

  • CAMARGO, T. ; REIS, A. I. ; REIS, R. A. L. . Verificação e Eliminação de Redundâncias em Expressões Lógicas. In: X Salão de Iniciação Científica, 1998, Porto Alegre. Anais do X Salão de Iniciação Científica, 1998. p. 70-70.

  • KERBER, F. ; REIS, A. I. ; REIS, R. A. L. . Decomposição Funcional de Circuitos Lógicos Combinatórios. In: X Salão de Iniciação Científica, 1998, Porto Alegre. Anais do X Salão de Iniciação Científica, 1998. p. 69-69.

  • HASSMANN, C. ; REIS, A. I. ; REIS, R. A. L. . Geração Automática do Leiaute de Portas CMOS Complexas. In: X Salão de Iniciação Científica, 1998, Porto Alegre. Anais do X Salão de Iniciação Científica, 1998. p. 69-69.

  • REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . The Library Free Technology Mapping Problem. In: XII UFRGS Microelectronics Seminar, 1997, Porto Alegre, 1997. p. 147-153.

  • REIS, A. I. ; MORAES, F. G. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Library Free Implementation of ICs. In: X Seminário Interno de Microeletrônica, 1995, Porto Alegre. Proceedings of the X UFRGS Microelectronics Seminar, 1995. p. 67-72.

  • REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Associating CMOS Transistors with BDD arcs for Technology Mapping. In: X Seminário Interno de Microeletrônica, 1995, Porto Alegre. Proceedings of the X UFRGS Microelectronics Seminar, 1995. p. 73-78.

  • REIS, A. I. ; JOHANN, M. O. ; KINDEL, M. . Síntese de Leiaute Usando Células Transparentes e Roteamento FOTC. In: 3as Jornadas de Investigation para Investigadores Jovenes y/o en Formation, 1995, Concórdia. Actas de las 3as Jornadas de Investigation para Investigadores Jovenes y/o en Formation, 1995. p. 179-179.

  • JECK JR, W. ; JOHANN, M. O. ; REIS, A. I. ; REIS, R. A. L. . A layout Restriction Matrix Extractor. In: IX Seminário Interno de Microeletrônica, 1994, Porto Alegre. Proceedings of the IX Microelectronics Seminar, 1994. p. 37-40.

  • KINDEL, M. ; REIS, A. I. ; REIS, R. A. L. . Automatic Cell Generation. In: IX Seminário Interno de Microeletrônica, 1994, Porto Alegre. Proceedings of the IX Microelectronics Seminar, 1994. p. 41-44.

  • REIS, A. I. ; MORAES, F. G. ; REIS, R. A. L. . MODEM : Desenvolvimento de um ASIC para modems de banda base. In: V Seminário Interno de Microeletrônica, 1989, Tramandaí. Anais do V Seminário Interno de Microeletrônica, 1989. p. 41-44.

  • REIS, A. I. ; GIFFONI, E. ; MORAES, F. G. ; REIS, R. A. L. . Biblioteca II do Projeto TRANCA. In: V Seminário Interno de Microeletrônica, 1989, Tramandaí. Anais do V Seminário Interno de Microeletrônica, 1989. p. 45-48.

  • REIS, A. I. ; MEFFE, C. . Debate sobre inovação e propriedade intelectual. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • REIS, A. I. . Etapa de Projeto: Síntese Lógica. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • REIS, A. I. . O Sistema de Patentes, Nacional e Internacional. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • REIS, A. I. . Etapa de Projeto: Síntese Lógica. 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • NICKLAW, C. ; WEATHERFORD, T. R. ; REIS, A. I. . Session 4B - ISQED08 Embedded Tutorial. 2008. (Apresentação de Trabalho/Seminário).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US20130019221-Circuit Design Library Optimization. USPTO, 2013 (US Patent Application US20130019221).

  • Reis, André I. ; CORREIA, Vinícius Pazutti ; RASMUSSEN, A.B. ; ANDERSEN, O.C. . US8484601-Optimizing cell libraries for integrated circuit design. USPTO, 2013 (United States Patent 8484601).

  • Reis, André I. ; CORREIA, Vinícius Pazutti ; RASMUSSEN, A.B. ; ANDERSEN, O.C. . US8484602-Optimizing integrated circuit design based on cell library. USPTO, 2013 (United States Patent 8484602).

  • Reis, André I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US8484603-Circuit design library optimization. USPTO, 2013 (United States Patent 8484603).

  • Reis, André I. . US8607184-Cell uniquification. Washington DC: USPTO, 2013 (United States Patent 8607184).

  • Reis, André I. ; ANDERSEN, O.C. . US8615726-Sizing a cell library. Washington DC: USPTO, 2013 (United States Patent 8615726).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US20120011486-Optimizing a Circuit Design Library. Washington DC: USPTO, 2012 (United States Patent Application 20120011486).

  • REIS, A. I. . US8214787-Cell Uniquification. Washington DC: USPTO, 2012 (United States Patent 8214787).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US8271930-Optimizing a circuit design library. USPTO, 2012 (United States Patent 8271930).

  • REIS, A. I. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez . US20110107287-Methods of deriving switch networks. Washington DC: USPTO, 2011 (United States Patent Application 20110107287).

  • REIS, A. I. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez . US20110107288-Methods of deriving switch networks. Washington DC: USPTO, 2011 (United States Patent Application 20110107288).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US20110296367-Optimizing Cell Libraries for Integrated Circuit Design. Washington DC: USPTO, 2011 (United States Patent Application 20110296367).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US20110296368-Optimizing Integrated Circuit Design Based on Cell Library. Washington DC: USPTO, 2011 (United States Patent Application 20110296368).

  • REIS, A. I. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez . US7877711-Methods of deriving switch networks. Washington DC: USPTO, 2011 (United States Patent 7877711).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US8024695-Optimization of integrated circuit design and library. Washington DC: USPTO, 2011 (United States Patent 8024695).

  • REIS, A. I. ; ANDERSEN, O.C. . US8015517-Library sizing. Washington DC: USPTO, 2011 (United States Patent 8015517).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . EP2257900A2-OPTIMIZATION OF INTEGRATED CIRCUIT DESIGN AND LIBRARY. EPO, 2010 (European Patent Application).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . US20090199136-Optimization of Integrated Circuit Design and Library. Washington DC: USPTO, 2009 (United States Patent Application 20090199136).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . WO/2009/100237A3-OPTIMIZATION OF INTEGRATED CIRCUIT DESIGN AND LIBRARY. WIPO, 2009 (WIPO Patent Application).

  • REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . WO/2009/100237A2-OPTIMIZATION OF INTEGRATED CIRCUIT DESIGN AND LIBRARY. WIPO, 2009 (WIPO Patent Application).

  • REIS, A. I. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez . US20070214439-Methods of deriving switch networks. Washington DC: USPTO, 2007 (United States Patent Application 20070214439).

  • REIS, A. I. . Biblioteca TRANCA equivalente à ES2 1.2. Porto Alegre: CPGCC da UFRGS, 1993 (Trabalho Individual Número 361 - CPGCC da UFRGS).

  • REIS, A. I. . Um Estudo para Determinação da Altura Ideal de Células em uma Abordagem do Tipo Channeless Routing. Porto Alegre: CPGCC da UFRGS, 1992 (Trabalho Individual Número 289 - CPGCC da UFRGS).

  • MORAES, F. G. ; REIS, A. I. ; GIFFONI, E. ; LUBASZEWSKI, M. S. ; GOMES, R. ; REIS, R. A. L. . Edição Revisada da Biblioteca de Células TRANCA. Porto Alegre: CPGCC da UFRGS, 1990 (Relatório de Pesquisa Número 125 - CPGCC da UFRGS).

  • REIS, A. I. ; GIFFONI, E. ; MORAES, F. G. ; REIS, R. A. L. . Biblioteca de Células TRANCA Regras CMP - Parte II. Porto Alegre: CPGCC da UFRGS, 1990 (Relatório de Pesquisa Número 129 - CPGCC da UFRGS).

  • SOMENZI, F. ; REIS, A. I. ; MORAES, F. G. ; LUBASZEWSKI, M. S. ; GOMES, R. ; REIS, R. A. L. . Biblioteca de Células do Projeto TRANCA em Regras do 2o PMU. Porto Alegre: CPGCC da UFRGS, 1989 (Relatório de Pesquisa Número 106 - CPGCC da UFRGS).

  • MORAES, F. G. ; REIS, A. I. ; LUBASZEWSKI, M. S. ; GOMES, R. ; REIS, R. A. L. . Biblioteca Standard Cells do Projeto TRANCA. Porto Alegre: CPGCC da UFRGS, 1988 (Relatório de Pesquisa Número 92 - CPGCC da UFRGS).

Seção coletada automaticamente pelo Escavador

Outras produções

REIS, A. I. ; RASMUSSEN, A.B. ; CORREIA, Vinícius Pazutti ; ANDERSEN, O.C. . Optimization of Integrated Circuit Design and Library. 2009.

REIS, A. I. ; ANDERSEN, O.C. . Library Sizing. 2009.

REIS, A. I. . Cell Uniquification. 2009.

REIS, A. I. ; SCHNEIDER, Felipe Ribeiro ; RIBAS, Renato Perez . Methods of deriving switch networks. 2007.

REIS, A. I. . Proteção ao Software. 2010. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . Mecanismos legais de proteção ao software. 2010. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . Introdução a Propriedade Intelectual: Teoria e Prática. 2010. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . Escrita de artigos científicos. 2010. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . Curso Introdução à Propriedade Intelectual para Engenheiros e Cientistas. 2009. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . Propriedade Intelectual e Transferência Tecnológica. 2009. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . A Psicologia da Inovação. 2009. (Curso de curta duração ministrado/Extensão).

REIS, A. I. ; FABRIS, R.G. . Uma patente adulta fugiu do Zoológico. 2009. (Curso de curta duração ministrado/Extensão).

REIS, A. I. . As Quatro Estações. 2003 (Poesia Selecionada no Concurso Poemas no Onibus e no Trem).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2009 - 2012

    Synaptic, Descrição: Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (4) / Doutorado: (1) . , Integrantes: Andre Inacio Reis - Coordenador / Renato Perez Ribas - Integrante., Financiador(es): Comission of the European Communities - Auxílio financeiro.

  • 2005 - Atual

    Cooperação UFRGS - NANGATE A/S, Descrição: Cooperação entre a UFRGS e a Nangate A/S para pesquisa e desenvolvimento na área de síntese automática de células e síntese lógica usando bibliotecas de células geradas automaticamente. Observação: A coordenação formal atualmente está em meu nome, mas na prática é dividida entre mim e o Prof. Renato Ribas begin_of_the_skype_highlighting     end_of_the_skype_highlighting. A coordenação formal esteve com o Prof. Renato Ribas de Agosto de 2006 até Julho de 2009.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (3) . , Integrantes: Andre Inacio Reis - Coordenador / Renato Perez Ribas - Integrante / Felipe de Souza Marques - Integrante / Carlos Eduardo Klock - Integrante / Paulo Francisco Butzen - Integrante / da Silva, Digeorgia N. - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Jr. - Integrante / Vinicius Callegaro - Integrante / Vinicius Dal Bem - Integrante., Financiador(es): Nangate - AS - Cooperação.

Seção coletada automaticamente pelo Escavador

Prêmios

2017

Membro do Steering Committee do IWLS 2017, ACM / IEEE / IWLS.

2017

JTO Fellow, selecionado para visita a Universidade do Texas em Austin com suporte do programa J. Tinsley Oden Fellowship, Institute for Computational Engineering and Sciences (ICES), University of Texas at Austin.

2016

Membro do Steering Committee do IWLS 2016, ACM / IEEE / IWLS.

2016

Recognition of Service Award in Appreciation for Contributions to ACM as Chair of IWLS'16: International Workshop on Logic and Synthesis, ACM - Association for Computing Machinery.

2015

ACM Senior Member (desde 2015), ACM - Association for Computing Machinery.

2015

Recognition of Service Award in Appreciation for Contributions to ACM as Chair of IWLS'15: International Workshop on Logic and Synthesis, ACM - Association for Computing Machinery.

2015

IWLS 2015 Best Student Paper Award pelo artigo "Placed AIGs as a Logical-Physical Data-Structure for VLSI Circuit Design" de Jody Maick Matos and Andre Reis, ACM / IEEE / IWLS.

2013

Prêmio SBMICRO de melhor Tese de Doutorado em Projeto, CAD e Teste de Circuitos Integrados. Concedido ao Doutor Paulo Francisco Butzen, do qual fui co-orientador, SBMICRO.

2013

Premio de melhor artigo no SBCCI 2013, para o artigo "Read Polarity Once Boolean Functions" de Vinicius Callegaro, Mayler Martins, Renato Ribas e André Reis", SBMICRO / CECCI / SBC.

2005

IEEE Senior Member (desde 2005), IEEE - Institute of Electrical and Electronics Engineers.

2005

Member of Technical Advisory Board, Nangate A/S.

2003

Poesia "As quatro Estações" selecionada no concurso Poemas no Onibus e no Trem, Secretaria Municipal de Cultura de Porto Alegre.

2002

Prêmio Destaque em Salão Científico, concedido aos alunos Vinícius Pazutti Correia e Felipe Ribeiro Scheider pelo trabalho "Uma Ferramenta para Auxiliar o Aprendizado de Sistemas Digitais", XVIII Salão de Iniciação Científica e X Feira de Iniciação Científica da UFRGS.

2001

Destaque de Sessão no XIII Salão de Iniciação Científica, UFRGS.

1999

Primeiro Lugar no Concurso para Prof. na Área de Hardware, UFRGS.

1997

Best Design Methods and CAD award, IFIP - International Federation for Information Processing.

1988

Menção Honrosa no VII CTIC - Concurso de Trabalhos de Iniciação Científica, Sociedade Brasileira de Computação.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal do Rio Grande do Sul, Instituto de Informática, Departamento de Informática Aplicada. , Av. Bento Gonçalves, 9500 - Bloco IV, Agronomia, 91501-970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064, Telefone: (51) 33089453, Fax: (51) 33087308, URL da Homepage:

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2013 - Atual

    Nangate Inc.

    Vínculo: Technical Advisory Board, Enquadramento Funcional: Colaborador via convênio Nangate/UFRGS/FAURGS, Carga horária: 4

  • 2016 - Atual

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado - Nível 4, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2009 - Atual

    Universidade Federal do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Consultor em PI para o CEI/UFRGS

    Outras informações:
    Consultor do Centro de Empreendimentos em Informática em assuntos de Propriedade Intelectual

  • 2014 - 2016

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Professor Associado - Nível 3, Carga horária: 40, Regime: Dedicação exclusiva.

  • 2012 - 2014

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Professor Associado - Nível 2, Regime: Dedicação exclusiva.

  • 2010 - 2012

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Professor Associado - Nível 1, Regime: Dedicação exclusiva.

  • 2006 - 2010

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto - Nível 4, Regime: Dedicação exclusiva.

    Outras informações:
    Esta progressão levou mais de dois anos devido ao período em que estive afastado na modalidade "tratamento de interesses pessoais" para atuar como cientista chefe na empresa Nangate A/S na Dinamarca. Este tipo de afastamento encerra temporariamente o vínculo com a Universidade e não conta tempo para aposentadoria nem para progressões funcionais. O afastamento é sem onus para a Universidade (salários não são pagos).

  • 2004 - 2006

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto - Nível 3, Regime: Dedicação exclusiva.

  • 2002 - 2004

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto - Nível 2, Regime: Dedicação exclusiva.

  • 2000 - 2002

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto - Nível 1, Carga horária: 0, Regime: Dedicação exclusiva.

  • 1998 - 2000

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista recém-doutor, Enquadramento Funcional: Bolsista recém-doutor, Regime: Dedicação exclusiva.

    Atividades

    • 03/2000

      Ensino, Computação, Nível: Pós-Graduação,Disciplinas ministradas, CMP114 - Arquiteturas de sistemas VLSI I, CMP118 - Ferramentas de CAD

    • 01/2000

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.,Linhas de pesquisa

    • 03/2000 - 07/2000

      Ensino, Computação, Nível: Graduação,Disciplinas ministradas, INF01040 - Introdução à computação, INF01108 - Arquitetura e Organização de Computadores, INF01118 - Técnicas Digitais em Computação

    • 09/1999 - 01/2000

      Ensino, Computação, Nível: Graduação,Disciplinas ministradas, INF01175 - Sistemas Digitais para Computação A

    • 02/1998 - 01/2000

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.,Linhas de pesquisa

    • 03/1999 - 07/1999

      Ensino, Computação, Nível: Graduação,Disciplinas ministradas, INF01113 - Organização de computadores B

    • 10/1998 - 03/1999

      Ensino, Computação, Nível: Graduação,Disciplinas ministradas, INF01175 - Sistemas Digitais para computação A, INF01113 - Organização de Computadores B

  • 2005 - 2012

    Nangate - AS

    Vínculo: Technical Advisory Board, Enquadramento Funcional: Colaborador via convênio Nangate/UFRGS/FAURGS, Carga horária: 4

    Outras informações:
    Membro do Technical Advisory Board da Empresa dinamarquesa Nangate A/S. Esta função é exercida no escopo da colaboração que a UFRGS mantém com a empresa Nangate desde 2005. Maiores detalhes sobre a missão e a composição da Nangate Technical Advisory Board podem ser encontrados em http://www.nangate.com/index.php?option=com_content&task=view&id=41&Itemid=89.

  • 2006 - 2009

    Nangate - AS

    Vínculo: Contrato, Enquadramento Funcional: Chief Scientist, Carga horária: 40