Alcides Silveira Costa

Graduado em Engenharia de Computação pela Universidade Federal do Rio Grande do Sul, UFRGS (2005). Project Management Professional (PMP) certificado pelo Project Management Institute (PMI) em 2009. Alcides começou a sua carreira profissional desenvolvendo circuitos lógico-programáveis em FPGAs para equipamentos de telecomunicação na empresa DataCom em 2004. No ano seguinte, iniciou suas atividades de suporte e desenvolvimento de fluxos de design de circuitos integrados atuando em universidades e instituições de pesquisa do Brasil como integrante do projeto NSCAD da UFRGS. De 2008 a 2011, ainda no NSCAD, trabalhou na execução do Programa CI Brasil em parceria com a empresa Norte-americana Cadence Design Systems. Neste programa, financiado pelo Ministério da Ciência, Tecnologia e Inovações (MCTic), liderou o time que implementou e operacionalizou os recursos computacionais necessários para a execução do 1o centro de treinamento de projetistas de circuitos integrados do Brasil. Foi instrutor de sistemas operacionais Linux e de síntese RTL certificado pela Cadence Design Systems. Durante este período, Alcides também ministrou treinamentos no uso de ferramentas de projeto de dispositivos lógico-programáveis (FPGAs) na EMBRAER. De 2011 até 2017, trabalhou na empresa CEITEC Semiconductors, sendo gestor da equipe de EDA/CAD no desenvolvimento e suporte do grid computacional de simulação de projetos de circuitos integrados RFID. Também atuou no comitê de segurança da informação da empresa, contribuindo para a obtenção da Certificação Common Criteria EAL4+ no produto ePassport Module (CTC21001). Desenvolveu, automatizou e implementou processos para a conformidade das operações de segurança da informação no centro de design da empresa. Desde 2018, Alcides é estudante de doutorado pelo programa de pós-graduação em ciência da computação da UFRGS. Sua tese está direcionada para o desenvolvimento de ferramentas de projeto de circuitos digitais que descompliquem e acelerem o aprendizado de estudantes de engenharia e novos profissionais interessados na área. Concomitantemente, é diretor de desenvolvimento de produto na inPlace Design Automation, tendo como missão o desenvolvimento de software de EDA que simplifique o aprendizado de circuitos digitais usando os padrões e técnicas comumente utilizadas no mercado profissional.

Informações coletadas do Lattes em 30/10/2022

Acadêmico

Formação acadêmica

Doutorado em andamento em PPGC - Programa de Pós Graduação em Computação UFRGS

2018 - Atual

Universidade Federal do Rio Grande do Sul
André Inácio Reis. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Software Básico. Setores de atividade: Pesquisa e desenvolvimento científico.

Graduação em Engenharia de Computação

1999 - 2005

Universidade Federal do Rio Grande do Sul
Título: Design of a scalable RSA coprocessor
Orientador: André Inácio Reis

Formação complementar

2003 - 2004

Extensão universitária em Engenharia de Telecomunicações. , Institut National Polytechique de Grenoble, INPG, França.

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Francês

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.

Grande área: Outros / Área: Microeletrônica.

Participação em eventos

24ª Escola Sul de Microeletrônica ? EMicro 2022 / 37 Simpósio Sul de Microeletrônica ? SIM 2022.How to prototype digital circuits with NO DEDICATED HARDWARE using Pitanga CE. 2022. (Simpósio).

XIV Congresso de Gerenciamento de Projetos - PMIRS. 2017. (Congresso).

XIII Seminário de Gerenciamento de Projetos - PMIRS. 2016. (Seminário).

XII Seminário de Gerenciamento de Projetos - PMIRS. 2015. (Seminário).

XI Seminário de Gerenciamento de Projetos - PMIRS. 2014. (Seminário).

50th Design Automation Conference (DAC). 2013. (Congresso).

X Seminário de Gerenciamento de Projetos - PMIRS. 2013. (Seminário).

49th Design Automation Conference (DAC). 2012. (Congresso).

IX Seminário de Gerenciamento de Projetos - PMIRS. 2012. (Seminário).

VIII Seminário de Gerenciamento de Projetos - PMIRS. 2011. (Seminário).

VII Seminário de Gerenciamento de Projetos - PMIRS. 2010. (Seminário).

Chip in the Pampa. 2008. (Congresso).

Chip in Rio. 2007. (Congresso).

Chip on the mountains. 2006. (Congresso).

Chip in the Island. 2005. (Congresso).

Escola de Microeletrônica - EMICRO. 2001. (Seminário).

Orientou

Yumi Monma

Verificação funcional de processador para controle de ruído acústico; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul; Orientador: Alcides Silveira Costa;

Maico Cassel dos Santos

Filtro ativo para cancelamento de ruído acústico; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul; Orientador: Alcides Silveira Costa;

Produções bibliográficas

COSTA, A. ; DROVES, L. ; HERVE, M. ; FERRAO, D. ; REIS, A. ; COSTA, A. S. . A Front End Digital Design Tool for Structured ASICs. 2020. (Apresentação de Trabalho/Conferência ou palestra).

Prêmios

2009

PMP - Project Management Professional, Project Management Institute (PMI).

Histórico profissional

Endereço profissional

inPlace Design Automation. , Rua Santos Dumont, 852, 25 de Julho, 91540420 - Ivoti, RS - Brasil, Telefone: (51) 984112366, URL da Homepage:

Experiência profissional

2018 - Atual

inPlace Design Automation

Vínculo: Proprietário, Enquadramento Funcional: Diretor-administrativo, Carga horária: 20

2013 - 2017

Centro de Excelência em Tecnologia Eletrônica Avançada

Vínculo: Servidor Público, Enquadramento Funcional: Gerente de CAD, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Responsável pela migração do grid computacional de design de circuitos integrados, constituindo de 100 nodos RHEL5.x para RHEL6.x; Provisionamento e gestão da configuração de dois grids computacionais usando Kickstart e Puppet; Entrega de um grid computacional seguro consistindo de 15 nodos RHEL5 para o desenvolvimento do chip para o passaporte brasileiro; Responsável pelo planejamento, entrega e operação deste ambiente de acordo com a Common Criteria EAL4+; Desenvolvimento de scripts para a geração automatizada de relatórios para a análise do consumo de licenças de CAD;

2011 - 2013

Centro de Excelência em Tecnologia Eletrônica Avançada

Vínculo: Celetista, Enquadramento Funcional: Engenheiro de CAD, Carga horária: 40

Outras informações:
Responsável pela expansão do grid computacional de design de circuitos integrados, migrando aproximadamente 50 nodos RHEL4.x para 100 RHEL5.x; Automação do sistema de deploy do centro de design de circuitos integrados, mantendo a estabilidade do grid durante a execução de em torno de 5 projetos em andamento; Desenvolvimento de scripts em Bash para a reinicialização automatizada de serviços recorrentes ao centro de design; Administração de repositório de arquivos Synchronicity DesignSync, SVN e Git.

2008 - 2011

Fundação de Apoio à Capacitação em Tecnologia e Informação

Vínculo: Celetista, Enquadramento Funcional: Project Manager, Carga horária: 40

Outras informações:
Deployment of an IC design cluster consisting of 100 workstations and dedicated servers running CentOS4 to support IC design tool training sessions. A total of 300 IC designers were trained from 2008 to 2011. Instruction of classes on both Linux OS and RTL design;

2006 - 2008

Fundação de Apoio à Universidade Federal do Rio Grande do Sul

Vínculo: , Enquadramento Funcional: Lead EDA Engineer, Carga horária: 40

Outras informações:
Configuration of computing infrastructure consisting of 30 Sun Ray 100 Thin Clients connected to 3 dedicated Sun Fire V240 servers running Solaris9 on top Sun/Sparc processors for IC design classes. Instruction of Solaris9 classes for 150 students;

2005 - 2006

Fundação de Apoio à Universidade Federal do Rio Grande do Sul

Vínculo: , Enquadramento Funcional: EDA Engineer, Carga horária: 40

Outras informações:
Scripting development on BASH, TCL, PERL, and CSH for IC design flow automation on RHEL4, SLES9, and Solaris9. Development of professional training material using both Altera and Xilinx programmable solutions on VHDL. Instruction of digital hardware design using VHDL on both Xilinx and Altera FPGAs.

2008 - 2011

Engineers at Work

Vínculo: Consultor (Proprietário), Enquadramento Funcional: EDA Tool Flow Consultant

Outras informações:
Delivery of a customized FPGA design flow training to a total of 20 engineers of the Brazilian aircraft manufacturing company EMBRAER; Development of hands-on labs on both Xilinx and Altera FPGA solutions;

2011 - 2011

DATACOM

Vínculo: Celetista, Enquadramento Funcional: Project Management Officer, Carga horária: 44

Outras informações:
Support of 200 engineers on the usage of the Microsoft Enterprise Project Management tool (EPM2007). Development of PowerShell scripts to defragment and improve the Microsoft SQL database used by EPM2007;

2005 - 2005

DATACOM

Vínculo: , Enquadramento Funcional: FPGA Design Engineer, Carga horária: 44

Outras informações:
RTL design and VHDL coding of a particular module featuring a compression/extraction algorithm over HDLC/Ethernet; Redesign, enhancement and verification of Ethernet Bridge 10/100BaseT on company product family; RTL design of modules in VHDL for checking/building CRC16/CRC32 sequences on HDLC/Ethernet WAN/LAN packets.