Fernanda Gusmão de Lima Kastensmidt

possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1997), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1999) e doutorado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2003). Atualmente é professor Associado da Universidade Federal do Rio Grande do Sul e Coordenador do Programa de Pós-Graduação em Microeletrônica (PGMICRO). Tem experiência na área de Microeletrônica e Engenharia da Computação, com ênfase em Hardware, atuando principalmente nos seguintes temas: técnicas de proteção a falhas de radiação, projeto de sistemas tolerante a falhas, arquitetura programável, FPGA, qualificação de sistemas e circuitos integrados sob falhas e modelagem de falhas. É autora do livro Fault Tolerance Techniques for SRAM-based FPGAs publicado em 2006 pela editora Springer e co-autora de mais 3 livros cientificos. Participou do projeto da carga útil do satélite NanoSat-BR1 que foi lançado em Junho de 2014 e atualmente está no projeto do NanoSat-BR2 onde parte da carga útil é responsavel por analisar os efeitos da SAA em Circuitos Integrados fabricados em tecnologia nanométrica.

Informações coletadas do Lattes em 04/06/2019

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Computação

1999 - 2003

Universidade Federal do Rio Grande do Sul
Título: DESIGNING SINGLE EVENT UPSET MITIGATION TECHNIQUES FOR LARGE SRAM-based FPGA COMPONENTS
Ricardo Augusto da Luz Reis. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: circuito programável; técnicas de proteção contra radiação; tolerante a falhas.Grande área: Ciências Exatas e da TerraSetores de atividade: Assessoria Ou Consultoria de Arquitetura Ou Engenharia; Fabricação de Material Eletrônico Básico; Educação Superior.

Mestrado em Computação

1998 - 1999

Universidade Federal do Rio Grande do Sul
Título: Arquitetura Programável,Ano de Obtenção: 1999
Orientador: Ricardo Augusto da Luz Reis
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: arquitetura programável; FPGA; gate array.Grande área: Ciências Exatas e da TerraSetores de atividade: Fabricação de Aparelhos e Equipamentos de Telecomunicação.

Graduação em Engenharia Elétrica

1993 - 1997

Universidade Federal do Rio Grande do Sul
Título: Desenvolvimento e Implementação do Micro-controlador 8051 em FPGA
Orientador: Luigi Carro

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Espanhol

Compreende Razoavelmente, Lê Razoavelmente.

Francês

Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Outros / Área: Microeletrônica.

    Grande área: Outros / Área: Microeletrônica / Subárea: Teste e Tolerância a Falhas.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.

    Grande área: Engenharias / Área: Engenharia Aeroespacial / Subárea: Sistemas Aeroespaciais/Especialidade: Satélites e Outros Dispositivos Aeroespaciais.

    Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Automação Eletrônica de Processos Elétricos e Industriais.

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.

Seção coletada automaticamente pelo Escavador

Organização de eventos

Velazco, Raoul ; KASTENSMIDT, F. L. ; LIPOVETZKY, J. ; FOUILLAT, P. ; FERREYRA, P. A. . International School on the Effects of Radiation on Embedded Systems for Space Applications. 2014. (Congresso).

KASTENSMIDT, F. L. ; RECH, P. . FPGAs for Aerospace Applications (FASA). 2014. (Congresso).

VARGAS, F. ; ZORIAN, Y. ; KASTENSMIDT, F. L. ; Velazco, Raoul . Latin-America Test Workshop (LATW). 2014. (Congresso).

Reis, R. ; KASTENSMIDT, F. L. . IEEE Computer Society Annual Symposium on VLSI. 2013. (Congresso).

VARGAS, F. ; ZORIAN, Y. ; CHAMPAC, V. ; KASTENSMIDT, F. L. . Latin-America Test Workshop (LATW). 2011. (Congresso).

VELAZCO, R. ; GONCALEZ, O. L. ; KASTENSMIDT, F. L. ; FOUILLAT, P. ; POUGET, V. . International School on the Effects of Radiation on Embedded Systems for Space Applications. 2010. (Congresso).

KASTENSMIDT, F. L. ; COTA, E. . Escola de Microeletrônica. 2006. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

2017 NASA/ESA Conference on Adaptive Hardware and Systems (AHS 2017).Using APSoCs for Space Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Simpósio).

Biannual European ? Latin American Summer School on Design, Test and Reliability (Belas).Using Programmable SoC for Reliable Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Seminário).

15th IEEE Latin-­American Test Workshop. METHODOLOGY FOR ACHIEVING BEST TRADE-OFF OF AREA AND FAULT MASKING COVERAGE IN ATMR. 2014. (Congresso).

2014 IEEE Nuclear and Space Radiation Effects Conference. Laser Testing for Diagnosing SEU and SET in Virtex-5. 2014. (Congresso).

Military and Aerospace Programmable Logic Devices (MAPLD) Workshop. Fault Tolerant Techniques for Embedded Processors in FPGAs. 2014. (Congresso).

2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). Reducing TMR overhead by Combining Approximate Circuit, Transistor Topology and Input Permutations Approaches. 2013. (Congresso).

SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2013. (Seminário).

SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2012. (Seminário).

SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2011. (Seminário).

Analyzing the Effect of CMOS Process Variability on the SRAM cell.Latin-American Test Workshop. 2006. (Simpósio).

Computação Reconfigurável Aplicada na Tolerância à Falhas de Sistemas Digitais.Jornadas Sobre Sistemas Reconfiguráveis. 2006. (Seminário).

Evaluating One-Hot Encoding Finite State Machines for SEU Reliability in SRAM-based FPGAs.International On-line Testing Symposium. 2006. (Simpósio).

Evaluating SET Resilience with Duplicated Routing in SRAM-based FPGAs.Single Event Effect Symposium. 2006. (Seminário).

Evaluating Fault Coverage of Bulk Built-in Current Sensor for Soft Errors in Combinational and Sequential Logic.SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. 2005. (Seminário).

Improving Reliability of SRAM-Based Improving Reliability of SRAM-Based. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS. 2005. (Congresso).

Mapping the Virtex Customization Bits with JBits Classes for Selective Bitstream Fault Injection.Latin-American Test Workshop. 2005. (Simpósio).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Thiago Both

Wirth, GilsonBALEN, TIAGOGONCALEZ, O. L.KASTENSMIDT, F. L.. Análise dos Efeitos de Dose Total Ionizante em Transistores CMOS Tecnologia 0,35 um. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Helen de Souza Franck

REIS, RicardoKASTENSMIDT, F. L.. Avaliação de Atraso, Consumo e Proteção de Somadores Tolerantes a Falhas. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Aluno: Bruno de Abreu Silva

KASTENSMIDT, F. L.; SILVA, J. L. E.. Gerenciamento de tags na arquitetura ChopCflow - uma maquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado em Ciências da Computação) - Universidade de São Paulo.

Aluno: Marcelo Grandi Mandelli

KASTENSMIDT, F. L.; MORAES, Fernando G; CALAZANS, N.. Mapeamento Dinâmico de Aplicações para MPSOCS Homogêneos. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Fabio Luís Livi Ramos

BAMPI, S.;KASTENSMIDT, F. L.. Arquitetura para o Algoritmo CAVLC de Codificação de Entropia segundo o padrão H.264/AVC. 2010. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Raul Vieira Amaral

WIRTH, G.KASTENSMIDT, F. L.GONCALEZ, O. L.. Metodologia de Análise e da Variabilidade em FPGAs. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Ulisses Lyra dos Santos

WIRTH, G.KASTENSMIDT, F. L.. O efeito de dose e corrente de fuga em um Amplificador Operacional CMOS -130nm- de dois estágios utilizando o simulador Hspice. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Chris Dennis Tomás Horna

KASTENSMIDT, F. L.REIS, Ricardo. Arquiteturas para um Dispositivo de Demarcação Ethernet. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Claudio Machado Diniz

BAMPI, S.;KASTENSMIDT, F. L.. Arquitetura de Hardware Dedicada para a Predição Intra-Quadro em Codificadores do Padrão H.264/AVC de Compressão de Vídeo. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Jefferson Luiz Bosa

KASTENSMIDT, F. L.LUBASZEWSKI, M.. Sistema Embarcado para a Manutenção Inteligente de Atuadores Elétricos. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Bruno Zatt

KASTENSMIDT, F. L.; BAMPI, S.. Modelagem de Hardware para Codificação de Vídeo e Arquitetura de Compensação de Movimento Segundo o Padrão H.264/AVC. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcelo Schiavon Porto

KASTENSMIDT, F. L.; BAMPI, S.. Arquiteturas de Hardware de Baixo Custo e Alto Desempenho para a Estimação de Movimento em Vídeos HDTV. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Roger Endrigo Carvalho Porto

KASTENSMIDT, F. L.; BAMPI, S.. Desenvolvimento Arquitetural para Estimação de Movimento de Blocos de Tamanhos Variáveis Segundo Padrão H.264/acv de Comprressão de Vídeo Digital. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Carlos Roberto Moratelli

LUBASZEWSKI, M.COTA, E.KASTENSMIDT, F. L.. Tecnicas para o Projeto de Hardware Criptográfico Tolerantes a Falhas. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduardo Luis Rhod

CARRO, LuigiKASTENSMIDT, F. L.. A LOW-SER EFFICIENT CORE PROCESSOR ARCHITECTURE FOR FUTURE TECHNOLOGIES. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Felipe Ribeiro Schneider

REIS, A.; RIBAS, R.;KASTENSMIDT, F. L.. Building Transistor-Level Networks Following the Lower on the Number of Stacked Switches. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Lucas Brusamarello

KASTENSMIDT, F. L.WIRTH, G.REIS, Ricardo. Statistical Yield Analysis at Electrical Level Using Error Propagation and Numerical Derivatives. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Tiago Balen

KASTENSMIDT, F. L.; FABRIS, E.; CALVANO, J. V.;LUBASZEWSKI, M.. Teste de Dispositivos Analógicos Programáveis (FPAAs). 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Joao Claudio Soares Otero

KASTENSMIDT, F. L.; ARAUJO, G.; LAGES, W. F.; WAGNER, F.. Javarray: uma Arquitetura Reconfiguravel para o Aumento de Performance e Economia de Energia de Aplicacoes Embarcadas baseadas em Java. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Adriano Kaminski Sanches

Marques, E.;KASTENSMIDT, F. L.; Roda, V.. Implementação de um Sistema de Arquivos para uma Plataforma de Computação Reconfigurável. 2006. Dissertação (Mestrado em Ciências da Computação e Matemática Computacional) - Universidade de São Paulo.

Aluno: Cristina Meinhardt

KASTENSMIDT, F. L.REIS, Ricardo. Geração de Leiautes Regulares Baseados em Matrizes de Células. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Glauco Borges Valim dos Santos

KASTENSMIDT, F. L.REIS, Ricardo. Area Routing in Digital Integrated Circuits. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Renato Ubiratan Reis Mocho

KASTENSMIDT, F. L.; RIBAS, R.. Circuitos Assíncronos na Plataforma FPGA. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Antonio Quadros Andrade Júnior

KASTENSMIDT, F. L.LUBASZEWSKI, M.CARRO, LuigiSusin, A.; CALVANO, J. V.. Planejamento de Teste de Sistemas Baseados em Núcleos de Hardware de Sinal Misto Usando BIST. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Vinicius Pazutti Correia

KASTENSMIDT, F. L.; REIS, A.; RIBAS, R.; JOHANN, Marcelo. Mapeamento Tecnologico para Bibliotecas Virtuais Simetricas e Assimetricas com Minimizacao da Profundidade Logica do Circuito. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Gustavo Vieira Pereira

KASTENSMIDT, F. L.LUBASZEWSKI, M.; CALVANO, J. V.. Teste da Rede de Interconexão de Field Programmable Analog Arrays. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Erik Schuler

KASTENSMIDT, F. L.CARRO, Luigi; BAMPI, S.;Susin, A.; PETRAGLIA, A.. Uma Inferface para o Aumento da Faixa de Freqüências de Operação de FPAAS. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Claudio Carvalho de Menezes

KASTENSMIDT, F. L.; MENEZES, C. C.;GUNTZEL, JoséLUBASZEWSKI, M.REIS, Ricardo. Geracao Automatica de Leiaute Atraves de Matrizes de Celulas NAND-MARTELO. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristiano Lazzari

KASTENSMIDT, F. L.LAZZARI, Cristiano; MORAES, Fernando G; JOHANN, Marcelo;REIS, Ricardo. Geracao Automatica de Leiautes de Circuitos CMOS Estaticos Visando Dimimuicao de Atraso e Consumo. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Antônio Lopes Filho

DAMORE, R.;KASTENSMIDT, F. L.. Uma solução para compressão de imagens de sensoriamento remoto baseada em FPGA COTS. 2013. Tese (Doutorado em ITA) - Instituto Tecnológico de Aeronáutica.

Aluno: Vagner Santos da Rosa

KASTENSMIDT, F. L.; BAMPI, S.. Arquiteturas de Hardware Dedicadas para Codificadores de Vídeo H.264 - Filtragem de Efeitos de Bloco e Codificação Aritmética Binária Adaptativa a Contexto. 2010. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Felipe de Souza Marques

KASTENSMIDT, F. L.; REIS, A.. Technology Mapping for Virtual Libraries Base on DAGs. 2008.

Aluno: Alexandre de Morais Amory

KASTENSMIDT, F. L.LUBASZEWSKI, M.. Test Logic and Scheduling for Testing Mesh-Based Best-Effort Networks-on-Chip. 2007.

Aluno: Daniel Munari Vilchez Palomino

KASTENSMIDT, F. L.Susin, Altamiro; RIBAS, R.. Gerenciamento de Temperatura de Circuitos Integrados em Tempo de Execução. 2014. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Gracieli Posser

Reis, R.; WILKE, G.;Wirth, GilsonKASTENSMIDT, F. L.. A Systematic Approach for Analyzing and Optimizing Cell-Internal Signal Electromigration. 2014. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Vinícius Callegaro

BAMPI, S.; JOHANN, Marcelo;KASTENSMIDT, F. L.. Ferramentas de CAD para circuitos integrados. 2013. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristina Meinhardt

KASTENSMIDT, F. L.REIS, Ricardo. Projeto Físico de Circuitos Integrados. 2009. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Monica Magalhaes Pereira

KASTENSMIDT, F. L.CARRO, Luigi. Arquitetura de Sistemas Embarcados. 2009. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Cristiano Lazzari

KASTENSMIDT, F. L.REIS, Ricardo. Transistor-Level Automatic Layout Generation of Hardened and Structure and Secure Circuits. 2007. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Aluno: Erik Schuler

KASTENSMIDT, F. L.LUBASZEWSKI, M.. Three Different Techniques to Cope with Radiation Effects and Component Variability in Future Technologies. 2007. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Erik Schuler

KASTENSMIDT, F. L.CARRO, Luigi; PEREIRA, C. E.;LUBASZEWSKI, M.. Circuitos Digitais e Analógicos Tolerantes a Falhas utilizando Moduladores Sigma-Delta. 2005. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

Aluno: Adão Antonio de Souza Júnior

KASTENSMIDT, F. L.Susin, A.; PETRAGLIA, A.;CARRO, Luigi. Projeto de Sistemas de Aquisição Analógica Altamente Digitais Usando Generalized Parallel Statistical Samplers. 2004. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rodrigo Mariano Cornes

KASTENSMIDT, F. L.; REIS, A.;REIS, Ricardo. Identificação de Instâncias de Células Equivalentes através de Chaves Unicas. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Thiago Moutran Araki

JOHANN, Marcelo;KASTENSMIDT, F. L.; REIS, A.. Geração Automática de Leiautes Simbólicos. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Gustavo Neuberger

KASTENSMIDT, F. L.LUBASZEWSKI, M.REIS, Ricardo. Desenvolvimento de um gerador otimizado de núcleos de codigo de correção de erros Reed-Solomon. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul.

KASTENSMIDT, F. L.. Latin America Workshop (LATW). 2014. Universidade Estadual do Rio Grande do Sul.

KASTENSMIDT, F. L.. Revisão de artigo para a revista IEEE Transactions on Computers. 2014. IEEE Transactions on Computers.

KASTENSMIDT, F. L.. Conselho Curador da UERGS. 2004. Universidade Estadual do Rio Grande do Sul.

KASTENSMIDT, F. L.REIS, Ricardo; LISBOA, C. L.. Salão de Iniciação Cientifica para alunos de graduação. 2003. Universidade Federal do Rio Grande do Sul.

KASTENSMIDT, F. L.. Revisão de artigo para a revista IEEE Transaction on Nuclear Science. 2003. IEEE Transaction on Nuclear Science.

KASTENSMIDT, F. L.; RIBAS, R.;GUNTZEL, José. Salão de Iniciação Científica para alunos de graduação. 2002. Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Marcelo Soares Lubaszewski

LUBASZEWSKI, M.; VELAZCO, Raoul; BECKER, J.; FOUILLAT, P.. Designing Single Event Upset Mitigation Techniques for Large SRAM-based FPGA Components. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Vilson Petry

Redes Neurais em FPGAs; Início: 2018; Dissertação (Mestrado profissional em Microeletrônica) - Universidade Federal do Rio Grande do Sul; (Orientador);

Fabio Benevenuti

Circuitos Seguros a Ataque em Arquiteturas Multiprocessadas Programáveis; Início: 2017; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul; (Orientador);

Ádria Barros de Oliveira

Fault Tolerance in Enbedded Processors; Início: 2017; Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Augusto Wankler Hoppe

Fault Tolerance in Hardware-Software Co-design Programmable Platforms; Início: 2016; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul; (Orientador);

Gennaro Severino Rodrigues

Tolerancia a Falhas em Software em Arquiteturas Multicore; Início: 2016; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

André Flores dos Santos

Analisando o Efeito do Uso de Redundância na Síntese de Alto Nível sob Falhas Transientes em FPGA Programado por SRAM; 2017; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Luiz Gustavo Casagrande

Soft Error Analysis With and Without Operating System; 2016; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Vicente Bueno Carvalho

Desenvolvimento e Teste de um Monitor de Barramento I2C para Proteção Contra Falhas Transientes; 2016; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Alexandra Lackmann Zimpeck

Timing vulnerability factor analysis in master-slave D flip-flops; 2016; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

Luis Alberto Contreras Benites

Desenvolvimento de uma Metodologia para inserção automatica de redundancia em circuitos integrados; 2016; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Ádria Barros de Oliveira

Lockstep Techniques in ARM dual-core in Zynq Devices; 2016; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Werner Maurício Nedel

Analise dos Efeitos de Falhas Transientes no Conjunto de Banco de Registradores em Unidades Gráficas de Processamento; 2015; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Filipe de Aguiar Geissler

METODOLOGIA DE INJEÇÃO DE FALHAS BASEADA EM EMULAÇÃO DE PROCESSADORES; 2014; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Antonio Felipe Costa de Almeida

Investigating Techniques to Reduce Soft Error Rate under Single-Event-induced Charge Sharing; 2014; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Iuri Albandes Cunha Gomes

Uso de Redundância Modular Tripla Aproximada para Tolerância à Falhas em Circuitos Digitais; 2014; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

José Eduardo Pereira de Souza

Proposta de filtragem adaptativa de pulsos transientes para proteção de circuitos integrados sob efeito da radiação; 2013; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Lorenzo Petroli

Avaliação de um modelo para integridade de sinais em circuitos eletrônicos complexos; 2012; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Eduardo Chielle

CFT-tool : ferramenta configurável para aplicação de técnicas de detecção de falhas em processadores por software; 2012; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Samuel Nascimento Pagliarini

VEasy: a Tool Suite Towards the Functional Verification Challenges; 2011; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Anelise Lemke Kologeski

Combinação de Estratégias para Tolerar Falhas em Interconexões e Aumentar o Rendimento na Produção de Redes Intra-Chip; 2011; Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Walter Enrique Calienes Bartra

Ferramentas para simulação de falhas transientes; 2011; Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

JOSÉ RODRIGO FURLANETTO DE AZAMBUJA

Análise de Técnicas de Tolerância a Falhas Baseadas em Software para a Proteção de Microprocessadores; 2010; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Caroline Concatto

Coping with permanent faults in NoCs by using adaptive strategies based on router design-level and routing algorithm-level; 2009; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Thiago Rocha de Assis

Analysis of Transistors Sizing and folding Effectivness to Mitigate Soft Errors; 2009; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

Jean Carlo Hamerski

Desenvolvimento de uma arquitetura parametrizável para processamento da pilha TCP/IP em hardware; 2008; Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Arthur Pereira Frantz

Designing Fault Tolerant NOCs to Improve Reliability on SOCs; 2007; Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Lucas Antunes Tambara

Analyzing the Impact of Radiation-induced Failures in All Programmable System-on-Chip Devices; 2017; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Eduardo Chielle

Selective Software-Implemented Hardware Fault Tolerance Techniques to Detect Soft Errors in Processors with Reduced Overhead; 2016; Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul,; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Anelise Lemke Kologeski

so de Monitoramento de Tráfego para Tolerar Múltiplas Falhas em Redes Intra-Chip 3D; 2015; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Jorge Lucio Tonfat Seclen

Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs; 2015; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

Jimmy Fernando Tarrillo Olano

Exploring Multiple Modular Redundancy for Masking Accumulated Faults in SRAM-based FPGAs; 2014; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Raúl Darío Chipana Quispe

SINGLE EVENT TRANSIENT EFFECTS IN CLOCK DISTRIBUTION NETWORKS; 2014; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Iuri Albandes Cunha Gomes

Uso de TMR Aproximado em Circuitos Complexos para Aplicações Espaciais; 2014; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

José Rodrigo Azambuja

Designing and Evaluating Hybrid Techniques to Detect Transient Faults in Processors Embedded in FPGAs; 2013; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Rodrigo Possamai Bastos

Transient-fault robust systems exploiting quasi-delay insensitive asynchronous circuits; 2010; Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Fernanda Gusmão de Lima Kastensmidt;

Felipe Restrepo Calle

2014; Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Fernanda Gusmão de Lima Kastensmidt;

Raul Sérgio Barth

Design and Implementation of a Flight Recommendation Engine; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Maurício Altieri Scarpato

Coupled Voltage-Frequency Control for Power Management in System-on-Chip; 2013; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Luigi Vaz Ferreira

Detecting Transient Faults in the Configurable Reconfigurable Core Architecture Without False Error Signals; 2013; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Conrado Pilotto

A Fault Injection Platform Based on Dynamic Partial Reconfiguration; 2012; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Pedro Rogério Vieira de Almeida

LinkAdaptação de uma rede NoC de comunicação síncrona para assíncrona; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Robert Willian Dettenborn

LinkExploiting EDA tools for the analysis and protection of integrated circuits against radiation-induced single event transients; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Alberto Wiltgen Junior

Projeto do processamento digital de TAG RFID adequado à norma ISO/IEC 18000-2; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

MARCOS ALVES LEITÃO

Implementação de um Servidor OPC UA em Linguagem C# para Comunicação com Dispositivos através do Protocolo Modbus/Ethernet em Tempo Real; 2010; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Mauricio Santos Condessa

Uma análise de como a diversidade do hardware afeta a susceptibilidade a SEU e SET em circuitos tolerantes a falhas; 2009; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Carmela Noro Grando

High flexible encoder architecture for IEEE WiMax 802; 16e and IEEE WiFi 802; 11 LDPC codes; 2009; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Lorenzo Petroli

Uma ferramenta de síntese e mapeamento para circuitos tolerantes à radiação; 2008; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Gustavo Neuberger

Desenvolvimento de um gerador e otimizador de nucleos de codigo de correção de erros Reed-Solomon; 2003; 101 f; Trabalho de Conclusão de Curso; (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Gennaro Severino Rodrigues

Técnicas de Tolerancia a Falhas em Processadores; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Maurício Altieri Scarpato

Injetor de Falhas usando ModelSim; 2013; Iniciação Científica; (Graduando em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Paulo André Haacke

Técnicas de Tolerancia a Falhas em Software; 2013; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

LUCAS ROSA

Desenvolvimento de Injetor de falhas; 2010; Iniciação Científica; (Graduando em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Fernando Souza

Pós-Compilador para Inserção de Instruções Redundantes no Processador MIPS; 2010; Iniciação Científica; (Graduando em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

João Paullo Vieira de Almeida

Detecção de Falhas Transientes; 2010; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Pedro Almeida

Injeção de Falhas em Redes-intra-Chip; 2009; Iniciação Científica; (Graduando em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Pedro Rogério Vieira de Almeida

Técnicas de Tolerancia em NoC; 2008; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Caio Kinzel Filho

Desenvolvimento de um IP para controle de PS/2; 2005; Iniciação Científica; (Graduando em Engenharia em Sistemas Digitais) - Universidade Estadual do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Carmela Grando

Projeto Brazil-IP - Desenvolvimento de um chip TCP/IP; 2005; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Jean Espindola

Projeto Brazil-IP - Desenvolvimento de um chip TCP/IP; 2005; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Maico Cassel

Projeto de Circuitos e Redes Intra Chip Tolerantes a Radiação; 2005; Iniciação Científica; (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Vinícius de Souza Dutra

Estudo de Tecnicas de Tolerancia a Falhas em Circuitos Programáveis visando Alto Desempenho; 2003; 0 f; Iniciação Científica; (Graduando em Engenharia em Sistemas Digitais) - Universidade Estadual do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

João Wagner Lopes de Oliveira

Desenvolvimento de Tecnicas Tolerantes a Radiação visando Baixo Consumo; 2003; 0 f; Iniciação Científica; (Graduando em Engenharia em Sistemas Digitais) - Universidade Estadual do Rio Grande do Sul; Orientador: Fernanda Gusmão de Lima Kastensmidt;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Antonio Felipe Costa de Almeida

Projeto e Teste de Elementos de Memória Robustos a Radiação; Início: 2011; Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul; (Orientador);

Ricardo Augusto da Luz Reis

Designing Single Event Upset Mitigation Techniques for Large SRAM-Based FPGA Components; 2003; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Ricardo Augusto da Luz Reis;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • TAMBARA, LUCAS ANTUNES ; Kastensmidt, Fernanda Lima ; RECH, PAOLO ; LINS, FILIPE ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; SILVEIRA, MARCILEI A. G. . Reliability-Performance Analysis of Hardware and Software Co-Designs in SRAM-based APSoCs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2018.

  • DE OLIVEIRA, ADRIA BARROS ; RODRIGUES, GENNARO SEVERINO ; Kastensmidt, Fernanda Lima ; ADDED, NEMITALA ; MACCHIONE, EDUARDO L. A. ; AGUIAR, VITOR A. P. ; MEDINA, NILBERTO H. ; SILVEIRA, MARCILEI A. G. . Lockstep Dual-Core ARM A9: Implementation and Resilience Analysis under Heavy Ion Induced Soft Errors. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2018.

  • ZIMPECK, A.L. ; MEINHARDT, C. ; ARTOLA, L. ; HUBERT, G. ; KASTENSMIDT, F.L. ; REIS, R.A.L. . Impact of different transistor arrangements on gate variability. MICROELECTRONICS RELIABILITY , v. 88-90, p. 111-115, 2018.

  • ALBANDES, I. ; SERRANO-CASES, A. ; MARTINS, M. ; MARTÍNEZ-ÁLVAREZ, A. ; CUENCA-ASENSI, S. ; KASTENSMIDT, F.L. . Design of approximate-TMR using approximate library and heuristic approaches. MICROELECTRONICS RELIABILITY , v. 88-90, p. 898-902, 2018.

  • TAMBARA, LUCAS ANTUNES ; Tonfat, Jorge ; SANTOS, ANDRE ; Lima Kastensmidt, Fernanda ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; SILVEIRA, MARCILEI A. G. . Analyzing Reliability and Performance Trade-offs of HLS-based Designs in SRAM-based FPGAs under Soft Errors. IEEE Transactions on Nuclear Science , v. 1, p. 1-1, 2017.

  • SARTOR, ANDERSON L. ; LORENZON, ARTHUR F. ; CARRO, Luigi ; Kastensmidt, Fernanda ; WONG, STEPHAN ; BECK, ANTONIO C. S. . Exploiting Idle Hardware to Provide Low Overhead Fault Tolerance for VLIW Processors. ACM Journal on Emerging Technologies in Computing Systems , v. 13, p. 1-21, 2017.

  • Tonfat, Jorge ; TAMBARA, LUCAS ; Santos, André ; Kastensmidt, Fernanda Lima . Soft Error Susceptibility Analysis Methodology of HLS Designs in SRAM-based FPGAs. MICROPROCESSORS AND MICROSYSTEMS , v. 1, p. 1-8, 2017.

  • DE AGUIAR, Y.Q. ; ARTOLA, L. ; HUBERT, G. ; MEINHARDT, C. ; KASTENSMIDT, F.L. ; REIS, R.A.L. . Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology. MICROELECTRONICS RELIABILITY , v. 74, p. 1, 2017.

  • RODRIGUES, GENNARO ; ROSA, FELIPE ; DE OLIVEIRA, ADRIA ; Lima Kastensmidt, Fernanda ; OST, LUCIANO ; REIS, Ricardo . Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2017.

  • LINS, FILIPE ; TAMBARA, LUCAS ; Lima Kastensmidt, Fernanda ; RECH, PAOLO . Register File Criticality and Compiler Optimization Effects on Embedded Microprocessors Reliability. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2017.

  • TAMBARA, L.A. ; CHIELLE, E. ; KASTENSMIDT, F.L. ; TSILIGIANNIS, G. ; DANZECA, S. ; BRUGGER, M. ; MASI, A. . Analyzing the impact of radiation-induced failures in flash-based APSoC with and without fault tolerance techniques at CERN environment. MICROELECTRONICS RELIABILITY , v. 1, p. 1-4, 2017.

  • GONÇALVES, MARCIO ; SAQUETTI, MATEUS ; Kastensmidt, Fernanda ; AZAMBUJA, JOSE RODRIGO . A low-level software-based fault tolerance approach to detect SEUs in GPUs' register files. MICROELECTRONICS RELIABILITY , v. 1, p. 1-6, 2017.

  • Tonfat, Jorge ; Kastensmidt, Fernanda Lima ; ARTOLA, LAURENT ; HUBERT, GUILLAUME ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; MACCHIONE, EDUARDO L. A. ; SILVEIRA, MARCILEI A. G. . Analyzing the Influence of the Angles of Incidence and Rotation on MBU Events Induced by Low LET Heavy Ions in a 28-nm SRAM-based FPGA. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2017.

  • LIBANO, F. ; RECH, P. ; TAMBARA, L. ; TONFAT, J. ; Kastensmidt, F. . On the Reliability of Linear Regression and Pattern Recognition Feed-Forward Artificial Neural Networks in FPGAs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE , v. 1, p. 1-1, 2017.

  • TAMBARA, LUCAS ANTUNES ; RECH, PAOLO ; Chielle, Eduardo ; Tonfat, Jorge ; Kastensmidt, Fernanda Lima . Analyzing the Impact of Radiation-Induced Failures in Programmable SoCs. IEEE Transactions on Nuclear Science , v. 1, p. 1-8, 2016.

  • Chielle, Eduardo ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; Tonfat, Jorge ; MACCHIONE, EDUARDO ; AGUIRRE, FERNANDO ; ADDED, NEMITALA ; MEDINA, NILBERTO ; AGUIAR, VITOR ; SILVEIRA, MARCILEI A. G. ; OST, LUCIANO ; REIS, Ricardo ; CUENCA-ASENSI, SERGIO ; Kastensmidt, Fernanda L. . Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques. IEEE Transactions on Nuclear Science , v. 1, p. 1-9, 2016.

  • RESTREPO-CALLE, FELIPE ; CUENCA-ASENSI, SERGIO ; MARTÍNEZ-ÁLVAREZ, ANTONIO ; Chielle, Eduardo ; Kastensmidt, Fernanda Lima . Application-Based Analysis of Register File Criticality for Reliability Assessment in Embedded Microprocessors. Journal of Electronic Testing , v. 1, p. 1, 2015.

  • GOMES, IURI A.C. ; MARTINS, MAYLER G.A. ; REIS, ANDRÉ I. ; Kastensmidt, Fernanda Lima . Exploring the use of approximate TMR to mask transient faults in logic with low area overhead. Microelectronics and Reliability , v. 55, p. 2072-2076, 2015.

  • ROSA, F.R. ; BRUM, R.M. ; WIRTH, G. ; Kastensmidt, F. ; OST, L. ; Reis, R. . Impact of dynamic voltage scaling and thermal factors on SRAM reliability. Microelectronics and Reliability , v. 55, p. 1486-1490, 2015.

  • Chielle, Eduardo ; RODRIGUES, G. ; Kastensmidt, F. L. ; CUENCA-ASENSI, S. ; TAMBARA, L. ; RECH, P. ; QUINN, H. . S-SETA: Selective Software-Only Error-Detection Technique Using Assertions. IEEE Transactions on Nuclear Science , p. 1-8, 2015.

  • CHENET, CRISTIANO P. ; TAMBARA, LUCAS A. ; DE BORGES, GABRIEL M. ; Kastensmidt, Fernanda ; LUBASZEWSKI, MARCELO S. ; Balen, Tiago R. . Exploring design diversity redundancy to improve resilience in mixed-signal systems. Microelectronics and Reliability , v. 55, p. 1-12, 2015.

  • Tonfat, Jorge ; Lima Kastensmidt, Fernanda ; RECH, PAOLO ; REIS, Ricardo ; QUINN, HEATHER M. . Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. IEEE Transactions on Nuclear Science , v. 62, p. 3080-3087, 2015.

  • QUINN, HEATHER ; ROBINSON, WILLIAM H. ; RECH, PAOLO ; AGUIRRE, MIGUEL ; BARNARD, ARNO ; DESOGUS, MARCO ; Entrena, Luis ; GARCIA-VALDERAS, MARIO ; GUERTIN, STEVEN M. ; KAELI, DAVID ; Kastensmidt, Fernanda Lima ; KIDDIE, BRADLEY T. ; SANCHEZ-CLEMENTE, ANTONIO ; REORDA, MATTEO SONZA ; STERPONE, LUCA ; WIRTHLIN, MICHAEL . Using Benchmarks for Radiation Testing of Microprocessors and FPGAs. IEEE Transactions on Nuclear Science , v. 62, p. 2547-2554, 2015.

  • Azambuja, José Rodrigo ; BROWN, GUSTAVO ; Kastensmidt, Fernanda Lima ; CARRO, Luigi . Algorithm transformation methods to reduce the overhead of software-based fault tolerance techniques. Microelectronics and Reliability , v. 54, p. 1050-1055, 2014.

  • TARRILLO, JIMMY ; Kastensmidt, Fernanda Lima ; RECH, P. ; FROST, C. ; VALDERRAMA, C. . Neutron Cross-Section of N-Modular Redundancy Technique in SRAM-Based FPGAs. IEEE Transactions on Nuclear Science , v. 61, p. 1558-1566, 2014.

  • Kastensmidt, Fernanda ; Tonfat, Jorge ; BOTH, T. ; RECH, PAOLO ; Wirth, Gilson ; Reis, R. ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, C. . Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs. Microelectronics and Reliability , p. 1, 2014.

  • Kastensmidt, F. L. ; TAMBARA, LUCAS ; BOBROVSKY, D. V. ; PECHENKIN, A. A. ; NIKIFOROV, A. Y. . Laser Testing Methodology for Diagnosing Diverse Soft Errors in a Nanoscale SRAM-Based FPGA. IEEE Transactions on Nuclear Science , p. 1-1, 2014.

  • Azambuja, José Rodrigo ; Altieri, Mauricio ; Kastensmidt, Fernanda Lima ; Becker, Jürgen . HETA: Hybrid Error-Detection Technique Using Assertions. IEEE Transactions on Nuclear Science , v. 60, p. 1-8, 2013.

  • CHIELLE, E. ; AZAMBUJA, J. R. ; Barth, Raul Sergio ; Almeida, Felipe ; KASTENSMIDT, F. L. . Evaluating Selective Redundancy in Data-Flow Software-Based Techniques. IEEE Transactions on Nuclear Science , v. 60, p. 1-8, 2013.

  • Azambuja, José Rodrigo ; NAZAR, G. ; RECH, P. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; FAIRBANKS, T. ; QUINN, H. . Evaluating Neutron Induced SEE in SRAM-Based FPGA Protected by Hardware- and Software-Based Fault Tolerant Techniques. IEEE Transactions on Nuclear Science , v. 60, p. 4243-4250, 2013.

  • Azambuja, José Rodrigo ; Pagliarini, Samuel ; Altieri, Mauricio ; Kastensmidt, Fernanda Lima ; Hubner, Michael ; Becker, Jürgen ; Foucard, Gilles ; Velazco, Raoul . A Fault Tolerant Approach to Detect Transient Faults in Microprocessors Based on a Non-Intrusive Reconfigurable Hardware. IEEE Transactions on Nuclear Science , v. 59, p. 1117-1124, 2012.

  • Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San ; Pagliarini, Samuel ; Almeida, Felipe ; Kastensmidt, Fernanda . Constrained Placement Methodology for Reducing SER Under Single-Event-Induced Charge Sharing Effects. IEEE Transactions on Nuclear Science , v. 99, p. 1-1, 2012.

  • Azambuja, José Rodrigo ; Lapolli, Ângelo ; Rosa, Lucas ; Kastensmidt, Fernanda Lima . . IEEE Transactions on Nuclear Science , p. 1, 2011.

  • KASTENSMIDT, F. L. ; CHIPANA, R. ; GONCALEZ, O. L. ; Junior, E. ; VAZ, R. G. . TID in Flash-based FPGA: Power Supply-current Rise and Logic Function Mapping Effects in Propagation-delay Degradation. IEEE Transactions on Nuclear Science , v. PP, p. 1-8, 2011.

  • AZAMBUJA, J. R. ; PAGLIARINI, S. ; ROSA, L. ; KASTENSMIDT, F. L. . Exploring the Limitations of Software-based Techniques in SEE Fault Coverage. Journal of Electronic Testing , v. 1, p. 1-10, 2011.

  • CONCATTO, C. ; Almeida, João ; Fachini, Guilherme ; HERVE, M. ; KASTENSMIDT, F. L. ; COTA, E. ; LUBASZEWSKI, M. . Improving the yield of NoC-based systems through fault diagnosis and adaptive routing. Journal of Parallel and Distributed Computing (Print) , v. 71, p. 664-674, 2011.

  • LAZZARI, Cristiano ; WIRTH, G. ; KASTENSMIDT, F. L. ; Anghel, L. ; REIS, Ricardo . Asymmetric Transistor Sizing Targeting Radiation-Hardened Circuits. Journal of Electrical Engineering (Timi?oara) , v. 93, p. 1-8, 2011.

  • Matos, Debora ; Concatto, Caroline ; Kologeski, Anelise ; CARRO, Luigi ; Kreutz, Marcio ; Kastensmidt, Fernanda ; Susin, Altamiro . A NOC closed-loop performance monitor and adapter. Microprocessors and Microsystems , p. 1-10, 2011.

  • TARRILLO, J. ; AZAMBUJA, J. R. ; KASTENSMIDT, F. L. ; Junior, E. ; VAZ, R. G. ; GONCALEZ, O. L. . Analyzing the Effects of TID in an Embedded System Running in a Flash-Based FPGA. IEEE Transactions on Nuclear Science , v. 58, p. 2855-2862, 2011.

  • Pagliarini, Samuel ; Kastensmidt, Fernanda ; Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San . . IEEE Transactions on Nuclear Science , v. 58, p. 1-8, 2011.

  • STERPONE, L. ; Battezzati, N. ; KASTENSMIDT, F. L. ; CHIPANA, R. . An Analytical Model of the Propagation Induced Pulse Broadening (PIPB) Effects on Single Event Transient in Flash-Based FPGAs. IEEE Transactions on Nuclear Science , v. 58, p. 2333-2340, 2011.

  • Bastos, R.P. ; SICARD, G. ; RENAUDIN, M. ; Reis, R. ; KASTENSMIDT, F. L. . Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies. Microelectronics and Reliability , v. 50, p. 1241-1246, 2010.

  • Matos, Débora ; Concatto, Caroline ; Kreutz, Márcio ; CARRO, Luigi ; Susin, Altamiro ; KASTENSMIDT, F. L. . . IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print) , p. 1-14, 2010.

  • Balen, Tiago R. ; Leite, Franco ; Kastensmidt, Fernanda Lima ; Lubaszewski, Marcelo . . IEEE Transactions on Nuclear Science , v. 56, p. 1950-1957, 2009.

  • BASTOS, R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Design of a soft-error robust microprocessor. Microelectronics Journal , v. 40, p. 1062-1068, 2009.

  • WIRTH, G. ; VIEIRA, Michele ; HENES NETO, E. C. ; KASTENSMIDT, F. L. . Modeling the sensitivity of CMOS circuits to radiation induced single event transients. Microelectronics and Reliability , v. 48, p. 29-36, 2008.

  • KASTENSMIDT, F. L. ; HENES NETO, E. C. ; WIRTH, G. . Mitigating Soft Errors in SRAM Address Decoders Using Built-In Current Sensors. Journal of Electronic Testing , v. 1, p. 1-10, 2008.

  • PETROLI, L. ; LISBOA, C. L. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Majority Logic Mapping for Soft Error Dependability. Journal of Electronic Testing , v. 24, p. 83-92, 2008.

  • KASTENSMIDT, F. L. ; Neto, Egas Henes ; Wirth, Gilson . . IEEE Transactions on Nuclear Science , v. 55, p. 2281-2288, 2008.

  • Cota, Érika ; Kastensmidt, Fernanda Lima ; Cassel, Maico ; Hervé, Marcos ; Almeida, Pedro ; Meirelles, Paulo ; Amory, Alexandre ; Lubaszewski, Marcelo . . I.E.E.E. Transactions on Computers (Print) , v. 57, p. 1202-1215, 2008.

  • Wirth, Gilson ; Kastensmidt, Fernanda L ; Ribeiro, Ivandro ; Kastensmidt, Fernanda Lima . . IEEE Transactions on Nuclear Science , v. 55, p. 2928-2935, 2008.

  • WIRTH, G. ; VIEIRA, Michele ; KASTENSMIDT, F. L. . Accurate and Computer Efficient Modeling of Single Event Transients in CMOS Circuits. IEE Proceedings. Circuits, Devices and Systems , v. 1, p. 137-142, 2007.

  • REORDA, M. ; STERPONE, L. ; Violante, M. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Evaluating different solutions to design fault tolerant systems with SRAM-based FPGAs. Journal of Electronic Testing , v. 23, p. 47-54, 2007.

  • FRANTZ, A. P. ; CASSEL, M. ; KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi . Crosstalk and SEU-Aware Networks on Chips. IEEE Design and Test of Computers , v. 24, p. 340-350, 2007.

  • EGAS NETO, ; VIEIRA, Michele ; RIBEIRO, I. ; WIRTH, G. ; KASTENSMIDT, F. L. . Using Bulk Built-in Current Sensors in Combinational and Sequential Logic to Detect Soft Errors. IEEE Micro , IEEE Computer Society, v. 26, p. 10-18, 2006.

  • KASTENSMIDT, F. L. ; KINZEL FILHO, C. ; CARRO, Luigi . Improving Reliability of SRAM Based FPGAs by Inserting Redundant Routing. IEEE Transactions on Nuclear Science , New York, v. 53, n.4, p. 2060-2068, 2006.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; REIS, Ricardo . An Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories. IEEE Design and Test of Computers , USA, v. 22, n.1, p. 50-58, 2005.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, Ricardo . Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM. Revista de Informática Teórica e Aplicada , Porto Alegre, v. XII, n.1, p. 47-60, 2005.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, Ricardo ; Hentschke, R. . Designing Fault-tolerant Techniques for SRAM-based FPGAs. IEEE Design & Test of Computers (Print) , USA, v. 21, n.6, p. 552-562, 2004.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . A Multiple Bit Upset Tolerant SRAM Memory. ACM Transactions on Design Automation of Electronic Systems , New York, v. 8, n.4, p. 577-590, 2003.

  • KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi ; REIS, Ricardo ; VELAZCO, R. . Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults. Journal of Electronic Testing , MA, USA, v. 17, n.2, p. 149-161, 2001.

  • Kastensmidt, F. L. ; RECH, P. (Org.) . FPGAs and Parallel Architectures for Aerospace Applications. 1. ed. New York: Springer International Publishing Switzerland, 2016. v. 1. 325p .

  • Azambuja, José Rodrigo ; Kastensmidt, Fernanda ; Becker, Jürgen . Hybrid Fault Tolerance Techniques to Detect Transient Faults in Embedded Processors. 1. ed. New York: Springer International Publishing, 2014. v. 1. 94p .

  • PAGLIARINI, S. ; Kastensmidt, Fernanda Lima . VEasy: a Tool Suite for Teaching Functional Verification: Teaching the principles of Functional Verification in an intuitive way. 1. ed. Saarbrücken: LAP LAMBERT Academic Publishing, 2012. v. 1. 120p .

  • Kastensmidt, Fernanda Gusmão de Lima ; CARRO, Luigi ; REIS, Ricardo . Fault-Tolerance Techniques for SRAM-based FPGAs. 1. ed. New York/Boston: Springer Publishers, 2006. 180p .

  • KASTENSMIDT, F. L. ; REIS, Ricardo (Org.) . XIII UFRGS Microelectronics Seminar. Porto Alegre: UFRGS, 1998. v. 200. 198p .

  • Hoppe, Augusto W. ; Kastensmidt, Fernanda Lima ; Becker, Jürgen . Control Flow Analysis for Embedded Multi-core Hybrid Systems. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 485-496.

  • RODRIGUES, GENNARO S. ; de Oliveira, Ádria Barros ; Kastensmidt, Fernanda Lima ; BOSIO, ALBERTO . Analyzing the Use of Taylor Series Approximation in Hardware and Embedded Software for Good Cost-Accuracy Tradeoffs. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 647-658.

  • Benevenuti, Fabio ; Kastensmidt, Fernanda Lima . Analyzing AXI Streaming Interface for Hardware Acceleration in AP-SoC Under Soft Errors. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 243-254.

  • de Oliveira, Ádria Barros ; TAMBARA, LUCAS ANTUNES ; Kastensmidt, Fernanda Lima . Exploring Performance Overhead Versus Soft Error Detection in Lockstep Dual-Core ARM Cortex-A9 Processor Embedded into Xilinx Zynq APSoC. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2017, v. 1, p. 189-201.

  • dos Santos, André Flores ; TAMBARA, LUCAS ANTUNES ; Benevenuti, Fabio ; Tonfat, Jorge ; Kastensmidt, Fernanda Lima . Applying TMR in Hardware Accelerators Generated by High-Level Synthesis Design Flow for Mitigating Multiple Bit Upsets in SRAM-Based FPGAs. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2017, v. 1, p. 202-213.

  • Tonfat, Jorge ; TAMBARA, LUCAS ; Santos, André ; Kastensmidt, Fernanda . Method to Analyze the Susceptibility of HLS Designs in SRAM-Based FPGAs Under Soft Errors. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2016, v. 1, p. 132-143.

  • Chielle, Eduardo ; Kastensmidt, Fernanda Lima ; CUENCA-ASENSI, SERGIO . Overhead Reduction in Data-Flow Software-Based Fault Tolerance Techniques. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 279-291.

  • TAMBARA, LUCAS A. ; LUBASZEWSKI, MARCELO S. ; Balen, Tiago R. ; RECH, PAOLO ; Kastensmidt, Fernanda L. ; FROST, CHRISTOPHER . Neutron-Induced Single Event Effect in Mixed-Signal Flash-Based FPGA. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 201-216.

  • Tonfat, Jorge ; TARRILLO, JIMMY ; TAMBARA, LUCAS ; Kastensmidt, Fernanda Lima ; REIS, Ricardo . Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 135-151.

  • TAMBARA, LUCAS A. ; TARRILLO, JIMMY ; Kastensmidt, Fernanda L. ; STERPONE, LUCA . Fault-Tolerant Manager Core for Dynamic Partial Reconfiguration in FPGAs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 121-133.

  • TARRILLO, JIMMY ; Kastensmidt, Fernanda Lima . Power Analysis in nMR Systems in SRAM-Based FPGAs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 103-119.

  • Kastensmidt, Fernanda ; RECH, PAOLO . Radiation Effects and Fault Tolerance Techniques for FPGAs and GPUs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 3-17.

  • TAMBARA, LUCAS A. ; Almeida, Felipe ; RECH, PAOLO ; Kastensmidt, Fernanda L. ; Bruni, Giovanni ; FROST, CHRISTOPHER . Measuring Failure Probability of Coarse and Fine Grain TMR Schemes in SRAM-based FPGAs Under Neutron-Induced Effects. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2015, v. , p. 331-338.

  • Kastensmidt, Fernanda ; REIS, Ricardo . Soft Error Rate and Fault Tolerance Techniques for FPGAs. Circuit Design for Reliability. 1ed.: Springer New York, 2015, v. 1, p. 207-221.

  • Kologeski, Anelise ; Concatto, Caroline ; Kastensmidt, Fernanda Lima ; CARRO, Luigi . Fault-Tolerant Techniques to Manage Yield and Power Constraints in Network-on-Chip Interconnections. IFIP Advances in Information and Communication Technology. 1ed.: Springer Berlin Heidelberg, 2013, v. , p. 144-161.

  • Kastensmidt, Fernanda Lima ; REIS, Ricardo . Fault Tolerance in Programmable Circuits. In: Ricardo Reis, Raoul Velazco, Pascal Fouillat. (Org.). Radiation Effects on Embedded Systems. 1ed.New York: Springer Netherlands, 2007, v. , p. 161-181.

  • KASTENSMIDT, F. L. . SEE Mitigation Strategies for Digital Circuit Design Applicable to ASIC and FPGAs. In: Hugh Barnaby. (Org.). IEEE NSREC Short Course. 1ed.Los Alamos: IEEE, 2007, v. , p. 1-75.

  • KASTENSMIDT, F. L. ; DAVILA, E. R. ; MORAES, M. C. ; LUBASZEWSKI, M. ; REIS, Ricardo . Using Built-in Current Sensor in Field Programmable Gate Arrays. In: Moreno Ordonez; Edward David; Jorge Luiz Silva. (Org.). Computação Reconfigurável : Experiências e Perspectivas. Marília: Fundação de Ensino Eurípedes Soares da Rocha, 2000, v. , p. -.

  • KASTENSMIDT, F. L. ; GUNTZEL, José . Componentes Programáveis. In: Ricardo Reis, Gilberto Marchioro, Jose Guntzel. (Org.). Escola de Microeletronica da SBC-Sul. Porto Alegre: Instituto de Informatica da UFRGS, 2000, v. 2, p. -.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G . Efficient Layout Style for Three-metal CMOS Macro-cells. In: Ricardo Reis; Luc Claesen. (Org.). VLSI: Integrated Systems on Silicon. London: Chapman & Hall, 1997, v. , p. 415-426.

  • RODRIGUES, GENNARO S. ; Kastensmidt, Fernanda L. ; POUGET, VINCENT ; BOSIO, ALBERTO . Exploring the inherent fault tolerance of successive approximation algorithms under laser fault injection. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6.

  • BENITES, LUIS ALBERTO CONTRERAS ; Kastensmidt, Fernanda Lima . Automated design flow for applying Triple Modular Redundancy (TMR) in complex digital circuits. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-4.

  • ALBANDES, I. ; SERRANO-CASES, A. ; SANCHEZ-CLEMENTE, A.J. ; MARTINS, M. ; MARTINEZ-ALVAREZ, A. ; CUENCA-ASENSI, S. ; Kastensmidt, F. L. . Improving approximate-TMR using multi-objective optimization genetic algorithm. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6.

  • Benevenuti, Fabio ; Kastensmidt, Fernanda Lima . Reliability evaluation on interfacing with AXI and AXI-S on Xilinx Zynq-7000 AP-SoC. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6.

  • LOPES, ISRAEL C. ; Benevenuti, Fabio ; Kastensmidt, Fernanda Lima ; SUSIN, ALTAMIRO A. ; RECH, PAOLO . Reliability analysis on case-study traffic sign convolutional neural network on APSoC. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6.

  • RODRIGUES, GENNARO S. ; Kastensmidt, Fernanda L. ; POUGET, VINCENT ; BOSIO, ALBERTO . Performances VS Reliability: how to exploit Approximate Computing for Safety-Critical applications. In: 2018 IEEE 24th International Symposium on OnLine Testing And Robust System Design (IOLTS), 2018, Platja d'Aro. 2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS), 2018. v. 1. p. 291-295.

  • RODRIGUES, GENNARO SEVERINO ; BARROS DE OLIVEIRA, ADRIA ; BOSIO, ALBERTO ; Kastensmidt, Fernanda Lima ; PIGNATON DE FREITAS, EDISON . ARFT: An Approximative Redundant Technique for Fault Tolerance. In: 2018 Conference on Design of Circuits and Integrated Systems (DCIS), 2018, Lyon. 2018 Conference on Design of Circuits and Integrated Systems (DCIS), 2018. p. 1.

  • RODRIGUES, GENNARO S. ; Kastensmidt, Fernanda Lima . Evaluating the behavior of successive approximation algorithms under soft errors. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1.

  • Benevenuti, Fabio ; Kastensmidt, Fernanda Lima . Evaluation of fault attack detection on SRAM-based FPGAs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1.

  • LOPES, ISRAEL C. ; Kastensmidt, Fernanda Lima ; SUSIN, ALTAMIRO AMADEU . SEU susceptibility analysis of a feedforward neural network implemented in a SRAM-based FPGA. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

  • CARVALHO, VICENTE ; Kastensmidt, Fernanda Lima . Enhancing I2C robustness to soft errors. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. v. 1. p. 1.

  • FLORES DOS SANTOS, ANDRE ; TAMBARA, LUCAS ANTUNES ; Kastensmidt, Fernanda Lima . Evaluating the efficiency of using TMR in the high-level synthesis design flow of SRAM-based FPGA. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1.

  • DE OLIVEIRA, ADRIA BARROS ; TAMBARA, LUCAS ANTUNES ; Kastensmidt, Fernanda Lima . Applying lockstep in dual-core ARM Cortex-A9 to mitigate radiation-induced soft errors. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1.

  • RODRIGUES, GENNARO S. ; ROSA, FELIPE ; Kastensmidt, Fernanda L. ; REIS, Ricardo ; OST, LUCIANO . Investigating parallel TMR approaches and thread disposability in Linux. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 393-396.

  • AGUIAR, Y. Q. ; Kastensmidt, F. L. ; MEINHARDT, C. ; REIS, R. A. L. . SET response of FinFET-based majority voter circuits under work-function fluctuation. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 282-285.

  • DE OLIVEIRA, ADRIA BARROS ; RODRIGUES, G. ; Kastensmidt, F. L. . Analyzing lockstep dual-core ARM cortex-A9 soft error mitigation in FreeRTOS applications. In: Integrated Circuits and Systems Design (SBCCI), 2017 30th Symposium on, 2017, Fortaleza. Proceedings of Integrated Circuits and Systems Design (SBCCI), 2017 30th Symposium on, 2017. v. 1. p. 1-6.

  • Chielle, Eduardo ; DU, BOYANG ; Kastensmidt, Fernanda L. ; CUENCA-ASENSI, SERGIO ; STERPONE, LUCA ; REORDA, MATTEO SONZA . Hybrid soft error mitigation techniques for COTS processor-based systems. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS). p. 99.

  • Kologeski, Anelise ; ZANUZ, HENRIQUE COLAO ; Kastensmidt, Fernanda . Using traffic monitoring to tolerate multiple faults in 3D NoCs. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS). p. 63.

  • NEDEL, WERNER ; Kastensmidt, Fernanda Lima ; AZAMBUJA, JOSE RODRIGO . Evaluating the effects of single event upsets in soft-core GPGPUs. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 93.

  • CASAGRANDE, LUIZ GUSTAVO ; Kastensmidt, Fernanda Lima . Soft error analysis in embedded software developed with & without operating system. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 147.

  • TARRILLO, JIMMY ; Tonfat, Jorge ; TAMBARA, LUCAS ; Kastensmidt, Fernanda Lima ; REIS, Ricardo . Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1.

  • GOMES, IURI A. C. ; MARTINS, MAYLER ; REIS, ANDRE ; Kastensmidt, Fernanda Lima . Using only redundant modules with approximate logic to reduce drastically area overhead in TMR. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1.

  • RESTREPO-CALLE, FELIPE ; CUENCA-ASENSI, SERGIO ; MARTÍNEZ-ALVAREZ, ANTONIO ; Kastensmidt, Fernanda Lima . Considerations on application of selective hardening based on software fault tolerance techniques. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1.

  • Tonfat, Jorge ; Kastensmidt, Fernanda ; REIS, Ricardo . Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs. In: 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015, Montreal. 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015. p. 1.

  • ZIMPECK, ALEXANDRA L. ; Kastensmidt, Fernanda Lima ; REIS, Ricardo . Analyzing the Impact of Frequency and Diverse Path Delays in the Time Vulnerability Factor of Master-Slave D Flip-Flops. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 521.

  • LO, THIAGO BERTICELLI ; Kastensmidt, Fernanda Lima ; BECK, ANTONIO CARLOS SCHNEIDER . Using Configurable Bit-Width Voters to Mask Multiple Errors in Integrated Circuits. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 533.

  • SARTOR, ANDERSON L. ; LORENZON, ARTHUR F. ; CARRO, Luigi ; Kastensmidt, Fernanda ; WONG, STEPHAN ; BECK, ANTONIO C. S. . A Novel Phase-Based Low Overhead Fault Tolerance Approach for VLIW Processors. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 485.

  • ROSA, FELIPE ; Kastensmidt, Fernanda ; REIS, Ricardo ; OST, LUCIANO . A fast and scalable fault injection framework to evaluate multi/many-core soft error reliability. In: 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015, Amherst. 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015. p. 211.

  • TAMBARA, LUCAS ANTUNES ; Kastensmidt, Fernanda Lima ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; MACCHIONE, EDUARDO L. A. ; SILVEIRA, MARCILEI A. G. . Heavy Ions Induced Single Event Upsets Testing of the 28 nm Xilinx Zynq-7000 All Programmable SoC. In: 2015 IEEE Radiation Effects Data Workshop (REDW), 2015, Boston. 2015 IEEE Radiation Effects Data Workshop (REDW), 2015. p. 1.

  • GOMES, IURI A. C. ; MARTINS, MAYLER ; Kastensmidt, Fernanda Lima ; REIS, ANDRE ; RIBAS, RENATO ; NOVALES, SYLVAIN P. . Methodology for achieving best trade-off of area and fault masking coverage in ATMR. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6.

  • DE AGUIAR GEISSLER, FILIPE ; Kastensmidt, Fernanda Lima ; Souza, Jose Eduardo Pereira . Soft error injection methodology based on QEMU software platform. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6.

  • NEDEL, WERNER ; Kastensmidt, Fernanda ; AZAMBUJA, JOSE RODRIGO . Implementation and experimental evaluation of a CUDA core under single event effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6.

  • RESTREPO-CALLE, F. ; CUENCA-ASENSI, S. ; MARTINEZ-ALVAREZ, A. ; CHIELLE, E. ; Kastensmidt, F. . Efficient metric for register file criticality in processor-based systems. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6.

  • Kologeski, Anelise ; Kastensmidt, Fernanda Lima ; LAPOTRE, VIANNEY ; GAMATIE, ABDOULAYE ; SASSATELLI, GILLES ; TODRI-SANIAL, AIDA . Performance exploration of partially connected 3D NoCs under manufacturing variability. In: 2014 IEEE 12th International New Circuits and Systems Conference (NEWCAS), 2014, Trois-Rivieres. 2014 IEEE 12th International New Circuits and Systems Conference (NEWCAS). v. 1. p. 61-6.

  • Chipana, Raul ; Kastensmidt, Fernanda Lima . SET Susceptibility Analysis of Clock Tree and Clock Mesh Topologies. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 559-6.

  • Chielle, Eduardo ; AZAMBUJA, JOSE R. ; Kastensmidt, F. L. . Evaluating Software-Based Fault Detection Techniques Applied at Different Programming Language Abstraction Levels,. In: 10th IEEE Workshop on Silicon Errors in Logic - System Effects, 2014, Palo Alto. The 10th IEEE Workshop on Silicon Errors in Logic - System Effects (SELSE) Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6.

  • Kastensmidt, F. L. ; TAMBARA, LUCAS A. ; BOBROVSKY, D. ; PECHENKIN, A. ; NIKIFOROV, A. . Laser Testing for Diagnosing SEU and SET in Virtex-5. In: 2014 IEEE Nuclear and Space Radiation Effects Conference, 2014, Paris. 2014 IEEE Nuclear and Space Radiation Effects Conference Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6.

  • TAMBARA, LUCAS A. ; Almeida, Felipe ; RECH, P. ; Kastensmidt, F. L. ; BRUNI, G. ; FROST, C. ; QUINN, H. . Evaluating the Robustness of TMR Schemes with Different Levels of Granularity in SRAM-Based FPGAs under Neutron-Induced Effects. In: 2014 IEEE Nuclear and Space Radiation Effects Conference, 2014, Paris. 2014 IEEE Nuclear and Space Radiation Effects Conference Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6.

  • TARRILLO, JIMMY ; ESCOBAR, FERNANDO A. ; Kastensmidt, Fernanda Lima ; VALDERRAMA, CARLOS . Dynamic partial reconfiguration manager. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

  • Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; BOTH, THIAGO ; RECH, PAOLO ; Wirth, Gilson ; REIS, Ricardo ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, CHRISTOPHER . Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs. In: 2014 19th IEEE European Test Symposium (ETS), 2014, Paderborn. 2014 19th IEEE European Test Symposium (ETS), 2014. p. 1.

  • TARRILLO, JIMMY ; Kastensmidt, Fernanda Lima . Estimating power consumption of multiple modular redundant designs in SRAM-based FPGAs for high dependable applications. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014. p. 1.

  • LO, THIAGO BERTICELLI ; Kastensmidt, Fernanda Lima ; BECK, ANTONIO CARLOS SCHNEIDER . Towards an adaptable bit-width NMR voter for multiple error masking. In: 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014, Amsterdam. 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014. p. 258.

  • Chielle, Eduardo ; Kastensmidt, Fernanda Lima ; CUENCA-ASENSI, SERGIO . Tuning software-based fault-tolerance techniques for power optimization. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014. p. 1.

  • TAMBARA, LUCAS A. ; Kastensmidt, Fernanda Lima ; RECH, PAOLO ; FROST, CHRISTOPHER . Decreasing FIT with diverse triple modular redundancy in SRAM-based FPGAs. In: 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014, Amsterdam. 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014. p. 153.

  • TAMBARA, LUCAS A. ; TONFAT, JORGE L. ; REIS, Ricardo ; Kastensmidt, Fernanda L. ; PEREIRA, EVALDO C. F. ; VAZ, RAFAEL G. ; GONCALEZ, ODAIR L. . Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1.

  • Tonfat, Jorge ; AZAMBUJA, JOSE RODRIGO ; NAZAR, GABRIEL ; RECH, PAOLO ; Kastensmidt, Fernanda Lima ; CARRO, Luigi ; REIS, Ricardo ; BENFICA, JULIANO ; VARGAS, FABIAN ; BEZERRA, EDUARDO ; FROST, CHRISTOPHER . Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective. In: 2014 19th International MixedSignals, Sensors and Systems Test Workshop (IMS3TW), 2014, Porto Alegre. 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop Proceedings, 2014. p. 1-6.

  • BRUNI, G. ; RECH, P. ; TAMBARA, L. ; NAZAR, G. L. ; Kastensmidt, F. L. ; Reis, R. ; PACCAGNELL, A. . Power dissipation effects on 28nm FPGA-based System on Chips neutron sensitivity. In: 2014 22nd International Conference on Very Large Scale Integration (VLSISoC), 2014, Playa del Carmen. 2014 22nd International Conference on Very Large Scale Integration (VLSI-SoC), 2014. p. 1.

  • Chielle, Eduardo ; AZAMBUJA, JOSE R. ; BARTH, RAUL S. ; Kastensmidt, Fernanda L. . Improving error detection with selective redundancy in software-based techniques. In: 2013 14th Latin American Test Workshop LATW, 2013, Cordoba. 2013 14th Latin American Test Workshop - LATW. v. 1. p. 1-6.

  • GUARESCHI, WILLIAM ; AZAMBUJA, JOSE ; Kastensmidt, Fernanda ; REIS, Ricardo ; DURAO, OTAVIO ; SCHUCH, NELSON ; DESSBESEL, GUSTAVO . Configurable test bed design for nanosats to qualify commercial and customized integrated circuits. In: 2013 IEEE Aerospace Conference, 2013, Big Sky. 2013 IEEE Aerospace Conference. v. 1. p. 1-7.

  • TARRILLO, JIMMY ; Tonfat, Jorge ; Kastensmidt, Fernanda ; REIS, Ricardo ; BRUGUIER, FLORENT ; BOURREE, MORGAN ; BENOIT, PASCAL ; TORRES, LIONEL . Using electromagnetic emanations for variability characterization in Flash-based FPGAs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 109-6.

  • TAMBARA, LUCAS ; Kastensmidt, Fernanda ; RECH, PAOLO ; BALEN, TIAGO ; Lubaszewski, Marcelo . Neutron-induced single event effects analysis in a SAR-ADC architecture embedded in a mixed-signal SoC. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 188-6.

  • AZAMBUJA, JOSE RODRIGO ; BROWN, GUSTAVO ; Kastensmidt, Fernanda Lima ; CARRO, Luigi . Algorithm transformation methods to reduce software-only fault tolerance techniques' overhead. In: 2013 IEEE 19th International OnLine Testing Symposium (IOLTS), 2013, Chania. 2013 IEEE 19th International On-Line Testing Symposium (IOLTS). v. 1. p. 1-6.

  • AZAMBUJA, JOSE R. ; NAZAR, G. ; RECH, P. ; CARRO, Luigi ; Kastensmidt, Fernanda Lima ; FAIRBANKS, T. . Combining Hardware- and Software-Based Techniques to Detect and Diagnose Neutron Induced Single Event Effects in SRAM-Based FPGA. In: IEEE Nuclear and Space Radiation Effects Conference, 2013, San Francisco. 2013 Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2013. v. 1. p. 1-4.

  • GOMES, IURI A. C. ; KASTENSMIDT, FERNANDA G. L. . Reducing TMR overhead by combining approximate circuit, transistor topology and input permutation approaches. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6.

  • Kologeski, Anelise ; Concatto, Caroline ; Matos, Debora ; GREHS, DANIEL ; MOTTA, TIAGO ; Almeida, Felipe ; Kastensmidt, Fernanda Lima ; Susin, Altamiro ; REIS, Ricardo . Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 125-4.

  • Chielle, Eduardo ; Barth, Raul Sergio ; Lapolli, Angelo Cardoso ; Kastensmidt, Fernanda Lima . Configurable tool to protect processors against SEE by software-based detection techniques. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012.

  • BARTRA, W. E. C. ; Kastensmidt, Fernanda Lima ; Reis, R. . Simulation of SET faults in a voltage controlled oscillator. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW).

  • Souza, Jose Eduardo Pereira ; Kastensmidt, Fernanda Lima . Applying adaptive temporal filtering for SET mitigation based on the propagation-delay of every logical path. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012.

  • Chipana, Raul ; Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; REIS, Ricardo . SET susceptibility estimation of clock tree networks from layout extraction. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012.

  • Kologeski, Anelise ; Concatto, Caroline ; Kastensmidt, Fernanda Lima ; CARRO, Luigi . ATARDS: An adaptive fault-tolerant strategy to cope with massive defects in Network-on-Chip interconnections. In: 2012 IEEE/IFIP 20th International Conference on VLSI and SystemonChip (VLSISoC), 2012, Santa Cruz. 2012 IEEE/IFIP 20th International Conference on VLSI and System-on-Chip (VLSI-SoC), 2012.

  • TAMBARA, LUCAS A. ; Kastensmidt, Fernanda Lima ; JUNIOR, EVALDO C. P. F. ; GONÇALEZ, ODAIR L. ; Balen, Tiago R. ; DE AGUIRRE, PAULO C. C. ; ARRUEGO, IGNACIO ; LUBASZEWSKI, MARCELO S. . TID in a Mixed-Signal System-on-Chip: Analog Components Analysis and Clock Frequency Influence in Propagation-Delay Degradation. In: 2012 IEEE Radiation Effects Data Workshop (in conjunction with NSREC 2012), 2012, Miami. 2012 IEEE Radiation Effects Data Workshop, 2012. p. 1-6.

  • Chipana, Raul ; Chielle, Eduardo ; Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; REIS, Ricardo . Soft-Error Probability Due to SET in Clock Tree Networks. In: 2012 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2012, Amherst. 2012 IEEE Computer Society Annual Symposium on VLSI, 2012. p. 1-6.

  • TARRILLO, JIMMY ; Chipana, Raul ; Chielle, Eduardo ; Kastensmidt, Fernanda Lima . Designing and analyzing a SpaceWire router IP for soft errors detection. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.

  • AZAMBUJA, JOSE RODRIGO ; LAPOLLI, ANGELO ; Altieri, Mauricio ; Kastensmidt, Fernanda Lima . Evaluating the efficiency of data-flow software-based techniques to detect SEEs in microprocessors. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.

  • PAGLIARINI, SAMUEL NASCIMENTO ; HAACKE, PAULO ANDRE ; Kastensmidt, Fernanda Lima . Evaluating coverage collection using the VEasy functional verification tool suite. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.

  • AZAMBUJA, J. R. ; TARRILLO, J. ; Junior, E. ; GONCALEZ, O. L. ; KASTENSMIDT, F. L. . Analyzing the Effects of TID in an Embedded System Running into a Flash-Based FPGA. In: IEEE Nuclear and Space Radiation Effects Conference, 2011, Las Vegas. 2011 IEEE Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2011.

  • PAGLIARINI, S. ; KASTENSMIDT, F. L. ; ENTRENA, L. ; LINDOSO, A. ; MILLAN, E. S. . Analyzing the Impact of Single-Event-Induced Charge Sharing in Complex Circuits. In: IEEE Nuclear and Space Radiation Effects Conference, 2011, Las Vegas. 2011 IEEE Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2011.

  • Kologeski, Anelise ; Concatto, Caroline ; CARRO, Luigi ; Kastensmidt, Fernanda Lima . Improving Reliability in NoCs by Application-Specific Mapping Combined with Adaptive Fault-Tolerant Method in the Links. In: 2011 16th IEEE European Test Symposium (ETS), 2011, Trondheim. 2011 Sixteenth IEEE European Test Symposium. p. 123.

  • KOLOGESKI, A. ; CONCATTO, C. ; KASTENSMIDT, F. L. ; CARRO, Luigi . AdNoC Case-Study for Mpeg4 Benchmark: Improving Performance and Saving Energy with an Adaptive NOC. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design (SBCCI). New York: ACM, 2011. p. 1-6.

  • AZAMBUJA, J. R. ; PAGLIARINI, S. ; SCARPATO, M. ; HUBNER, M. ; KASTENSMIDT, F. L. . Using Dynamic Partial Reconfiguration to Detect SEEs in Microprocessors through Non-Intrusive Hybrid Technique. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design (SBCCI). New York: ACM, 2011. p. 1-6.

  • TARRILLO, JIMMY ; Altieri, Mauricio ; Kastensmidt, Fernanda Lima . Improving error detection capability of a SpaceWire router IP. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 501.

  • NIKNAHAD, MAHTAB ; SANDER, OLIVER ; CARRO, Luigi ; AZAMBUJA, JOSE RODRIGO ; BECKER, JUERGEN ; Kastensmidt, Fernanda Lima . Using Quadded logic in nanoPLAs to aggressively increase circuit yield. In: 2011 16th NorthEast Asia Symposium on Nano, Information Technology and Reliability (NASNIT), 2011, Macao. The 16th North-East Asia Symposium on Nano, Information Technology and Reliability, 2011. p. 180.

  • AZAMBUJA, JOSE RODRIGO ; Pagliarini, Samuel ; Altieri, Mauricio ; Kastensmidt, Fernanda Lima ; Hubner, Michael ; BECKER, JURGEN ; Foucard, Gilles ; Velazco, Raoul . Non-intrusive reconfigurable HW/SW fault tolerance approach to detect transient faults in microprocessor systems. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 643.

  • PAGLIARINI, SAMUEL NASCIMENTO ; Kastensmidt, Fernanda Lima . VEasy: A tool suite for teaching VLSI functional verification. In: 2011 IEEE International Conference on Microelectronic Systems Education (MSE), 2011, San Diego. 2011 IEEE International Conference on Microelectronic Systems Education, 2011. p. 94.

  • Chipana, Raul ; Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; REIS, Ricardo ; GUTHAUS, MATTHEW . SET susceptibility analysis in buffered tree clock distribution networks. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 256.

  • Concatto, Caroline ; Kologeski, Anelise ; CARRO, Luigi ; Kastensmidt, Fernanda ; PALERMO, GIANLUCA ; SILVANO, CRISTINA . Two-levels of adaptive buffer for virtual channel router in NoCs. In: 2011 IEEE/IFIP 19th International Conference on VLSI and SystemonChip (VLSISoC), 2011, Kowloon. 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip, 2011. p. 302.

  • Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San ; Pagliarini, Samuel ; Kastensmidt, Fernanda . Constrained placement methodology for reducing SER under single-event-induced charge sharing effects. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 132.

  • Kologeski, Anelise ; Concatto, Caroline ; CARRO, Luigi ; Kastensmidt, Fernanda Lima . Adaptive approach to tolerate multiple faulty links in Network-on-Chip. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1.

  • AZAMBUJA, J. R. ; SOUSA, F. ; ROSA, L. ; KASTENSMIDT, F. L. . Evaluating the Efficiency of Software-only Techniques to Detect SEU and SET in Microprocessors. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems. New York: ACM, 2010.

  • HERVE, M. ; ALMEIDA, P. ; KASTENSMIDT, F. L. ; Cota, Érika ; LUBASZEWSKI, M. . Concurrent Test of Network-on-Chip Interconnects and Routers. In: Latin-American Test Workshop (LATW), 2010, Punta del Leste. 11 Latin-American Test Workshop (LATW). Los Alamos: IEEE, 2010.

  • AZAMBUJA, J. R. ; SOUSA, F. ; ROSA, L. ; KASTENSMIDT, F. L. . The Limitations of Software Signature and Basic Block Sizing in Soft Error Fault Coverage. In: Latin-American Test Workshop (LATW), 2010, Punta del Leste. 11 Latin-American Test Workshop (LATW). Los Alamos: IEEE, 2010. p. 1.

  • BASTOS, R. ; SICARD, G. ; KASTENSMIDT, F. L. ; RENAUDIN, M. ; REIS, Ricardo . Evaluating transient-fault effects on traditional C-element's implementations. In: 2010 IEEE 16th International On-Line Testing Symposium (IOLTS), 2010, Corfu. 2010 IEEE 16th International On-Line Testing Symposium (IOLTS). Los Alamos: IEEE, 2010. p. 35-40.

  • Matos, Débora ; CONCATTO, C. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. ; KREUTZ, M. . Monitor-adapter coupling for NOC performance tuning. In: 2010 International Conference on Embedded Computer Systems (SAMOS), 2010, Samos. 2010 International Conference on Embedded Computer Systems (SAMOS). Los Alamos: IEEE, 2010. p. 93.

  • BOTELHO, M. ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. ; COTA, E. ; CARRO, Luigi . A broad strategy to detect crosstalk faults in network-on-chip interconnects. In: 2010 18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC), 2010, Madrid. 2010 18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC). Los Alamos: IEEE, 2010. p. 1.

  • BRAGA, M. ; COTA, E. ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. . Efficiently using data splitting and retransmission to tolerate faults in networks-on-chip interconnects. In: Proceedings of 2010 IEEE International Symposium on Circuits and Systems (ISCAS), 2010, Paris. Proceedings of 2010 IEEE International Symposium on Circuits and Systems (ISCAS). los Alamos: IEEE, 2010.

  • MATTOS, D. ; CONCATTO, C. ; KOLOGESKI, A. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. ; KREUTZ, M. . Monitor-adapter coupling for NOC performance tuning. In: Proceedings of the 2010 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS 2010), 2010, Samos. Proceedings of the 2010 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS 2010). Los Alamos: IEEE, 2010.

  • HERVE, M. ; COTA, E. ; Kastensmidt, Fernanda Lima ; LUBASZEWSKI, M. . NoC Interconnection Functional Testing: Using Boundary-Scan to Reduce the Overall Testing Time. In: IEEE Latin-American Test Workshop, 2009, Buzios. Proceedings of IEEE Latin-American Test Workshop. Los Alamitos: IEEE, 2009. p. 1-6.

  • Assis, T. ; KASTENSMIDT, F. L. ; WIRTH, G. ; REIS, Ricardo . Measuring the effectiveness of symmetric and asymmetric transistor sizing for Single Event Transient mitigation in CMOS 90nm technologies. In: 10th Latin American Test Workshop, 2009. 10th Latin American Test Workshop. Los Alamitos: IEEE. p. 1-6.

  • AMARAL, A. ; MARTINS, C. ; KASTENSMIDT, F. L. . Reducing reconfiguration times of FPGA-based systems using Multi-Level Reconfiguration. In: 5th Southern Conference on Programmable Logic, 2009. 5th Southern Conference on Programmable Logic. Los Alamitos: IEEE, 2009. p. 217-222.

  • HERVE, M. ; COTA, E. ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. . Diagnosis of interconnect shorts in mesh NoCs. In: 3rd ACM/IEEE International Symposium onNetworks-on-Chip, 2009, San Jose. 3rd ACM/IEEE International Symposium onNetworks-on-Chip. Los Alamitos: IEEE, 2009. p. 256-265.

  • CONCATTO, C. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. ; KREUTZ, M. . NoC Power Optimization Using a Reconfigurable Router. In: IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa. IEEE Computer Society Annual Symposium on VLSI. Los Alamitos: IEEE, 2009. p. 235-240.

  • ABATE, F. ; STERPONE, L. ; Violante, M. ; KASTENSMIDT, F. L. . A study of the Single Event Effects impact on functional mapping within Flash-based FPGAs. In: Design, Automation & Test in Europe Conference & Exhibition (DATE), 2009, Nice. Design, Automation & Test in Europe Conference & Exhibition (DATE). Los Alamitos: IEEE, 2009. p. 1226-1229.

  • CONCATTO, C. ; ALMEIDA, P. ; KASTENSMIDT, F. L. ; COTA, E. ; LUBASZEWSKI, M. ; HERVE, M. . Improving yield of torus nocs through fault-diagnosis-and-repair of interconnect faults. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 61-66.

  • AZAMBUJA, J. R. ; SOUSA, F. ; ROSA, L. ; KASTENSMIDT, F. L. . Evaluating large grain TMR and selective partial reconfiguration for soft error mitigation in SRAM-based FPGAs. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 101-106.

  • BASTOS, R. ; MONNET, Y. ; SICARD, G. ; KASTENSMIDT, F. L. ; RENAUDIN, M. ; REIS, Ricardo . Comparing transient-fault effects on synchronous and on asynchronous circuits. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 29-34.

  • MATTOS, D. ; CONCATTO, C. ; KOLOGESKI, A. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. ; KREUTZ, M. . Adaptive router architecture based on traffic behavior observability. In: Network on Chip Architectures, NoCArc, 2009, New York. Network on Chip Architectures, 2009. NoCArc 2009. 2nd International Workshop on. Los Alamos: IEEE, 2009. p. 17-22.

  • CONCATTO, C. ; MATTOS, D. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. ; COTA, E. ; KREUTZ, M. . Fault tolerant mechanism to improve yield in NoCs using a reconfigurable router. In: Symposium on Integrated Circuits and System Design, 2009, Natal. Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York: ACM, 2009.

  • MATTOS, D. ; CONCATTO, C. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; Susin, A. . The Need for Reconfigurable Routers in Networks-on-Chip. In: Workshop on Reconfigurable Computing: Architectures, Tools and Applications, 2009, karlsruhe. Proceedings of the 5th International Workshop on Reconfigurable Computing: Architectures, Tools and Applications. New York: ACM, 2009. p. 275-280.

  • LISBOA, C. L. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Analyzing the Effect of Soft Error Rate in the Granularity of Recomputation-based Techniques. In: Workshop on Radiation Effects and Fault Tolerance in Nanometer Technologies, 2008, Ischia. Proceedings of Computing Frontiers Conference, 2008.

  • LAZZARI, Cristiano ; Assis, T. ; KASTENSMIDT, F. L. ; WIRTH, G. ; Anghel, L. ; REIS, Ricardo . SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. In: European Test Symposium (ETS), 2008, Lago Maggiore. Proceedings of European Test Symposium (ETS), 2008.

  • WIRTH, G. ; RIBEIRO, I. ; KASTENSMIDT, F. L. . Single Event Transients in Logic Circuits ? Evidence for Load Induced Pulse Broadening. In: IEEE Nuclear and Space Radiation Effects Conference (NSREC), 2008, Phoenix. Proceedings of Nuclear and Space Radiation Effects Conference, 2008.

  • LAZZARI, Cristiano ; Assis, T. ; KASTENSMIDT, F. L. ; WIRTH, G. ; REIS, Ricardo ; Anghel, L. . An Analysis and Design Technique to Reduce SET Sensitivity in Combinational Integrated Circuits. In: IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration, 2008, Rhodes. FIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration. Los Alamitos: IEEE, 2008.

  • Assis, T. ; Kastensmidt, Fernanda Lima ; WIRTH, G. ; REIS, Ricardo . Analysis of Single Event Effects for Different Angles and Impact Regions at a NMOS 90 nm 3D Device. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. DECIDE- Second International Workshop onn Dependable Circuit Design, 2008.

  • WIRTH, G. ; RIBEIRO, I. ; Kastensmidt, Fernanda Lima . Single Event Transients in Logic Circuits - Evidence for Load Induced Pulse Broadening. In: IEEE Nuclear and Space Radiation Effects Conference (NSREC), 2008, Tucson. Proceedings of IEEE Nuclear and Space Radiation Effects Conference (NSREC). Piscataway: IEEE, 2008.

  • RIBEIRO, I. ; WIRTH, G. ; Kastensmidt, Fernanda Lima . Modeling the Effects of Broadening and Degradation of Single Event Transient Pulses in Integrated Circuits. In: 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS, 2008, Jyvãskylã. Proceedings of 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS. Piscataway: IEEE, 2008.

  • Pilotto, Conrado ; AZAMBUJA, J. R. ; KASTENSMIDT, F. L. . Synchronizing triple modular redundant designs in dynamic partial reconfiguration applications. In: Synchronizing triple modular redundant designs in dynamic partial reconfiguration applications, 2008, Gramado. Proceedings of SBCCI, 2008. p. 199-204.

  • Balen, T. ; LEITE, F. ; Kastensmidt, Fernanda Lima ; LUBASZEWSKI, M. . A Self-Checking Scheme to Mitigate Single-Event Upset Effects in SRAM-based FPAAs. In: Radiation Effects on Components and Systems Workshop, 2008, Jyvaskyla. Proceedings of 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS, 2008.

  • Freitas, H. ; Colombo, D. ; KASTENSMIDT, F. L. ; Navaux, P. . Evaluating Network-on-Chip for Homogeneous Embedded Multiprocessors in FPGAs. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2007, New Orleans. IEEE International Symposium on Circuits and Systems (ISCAS), 2007. p. 3776-3779.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; REIS, Ricardo ; WIRTH, G. ; Pacha, C. ; Berderlow, R. . Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. In: Latin Test America Workshop (LATW), 2007, Cusco. Latin Test America Workshop (LATW), 2007. p. 105-108.

  • Balen, T. ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. ; Renovell, M. . A Self-recovering Scheme to Mitigate Single Event Upset Effects in SRAM-based Field Programmable Analog Arrays. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI (ISVLSI). Los Alamitos: IEEE, 2007. v. 1. p. 192-197.

  • HENES NETO, E. C. ; KASTENSMIDT, F. L. ; WIRTH, G. . A Built-In Current Sensor for High Speed Soft Errors Detection Robust to Process and Temperature Variations. In: Symposium On Integrated Circuits And Systems Design (SBCCI), 2007, Rio de Janeiro. Symposium On Integrated Circuits And Systems Design (SBCCI), 2007. p. 190-195.

  • PETROLI, L. ; LISBOA, C. L. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Using Majority Logic to Cope with Long Duration Transient Faults. In: Symposium On Integrated Circuits And Systems Design (SBCCI), 2007, Rio de Janeiro. Symposium On Integrated Circuits And Systems Design (SBCCI), 2007. v. 1. p. 354-359.

  • COTA, E. ; KASTENSMIDT, F. L. ; CASSEL, M. ; LUBASZEWSKI, M. ; MEIRELLES, P. ; Amory, A. . Redefining and Testing Interconnect Faults in Mesh NoCs. In: International Test Confenrece (ITC), 2007, Santa Clara. International Test Conference Proceedings. Los Alamos: IEEE, 2007. p. 1-10.

  • LISBOA, C. L. ; KASTENSMIDT, F. L. ; HENES NETO, E. C. ; WIRTH, G. ; CARRO, Luigi . Using Built-in Sensors to Cope with Long Duration Transient Faults in Future Technologies. In: International Test Conference (ITC), 2007, Santa Clara. International Test Conference Proceedings. Los Alamos: IEEE, 2007. p. 1-10.

  • HAMERSKI, J. C. ; Reckziegel, E. ; KASTENSMIDT, F. L. . An HW/SW architecture for implementation of high-throughput Internet services on TCP/IP. In: VLSI-SOC Conference, 2007, Atlanta. VLSI-SOC Conference Proceedings, 2007. p. 212-217.

  • HENES NETO, E. C. ; KASTENSMIDT, F. L. ; WIRTH, G. . Tbulk-BICS: A Built-In Current Sensor Robust to Process and Temperature Variations for SET Detection. In: EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS), 2007, Deauville. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS) Proceedings. Los Alamos: IEEE, 2007.

  • KASTENSMIDT, F. L. . Designing a Customizable Sequential Circuit for SET Diagnosis in FPGA platforms under Radiation and Laser Testing. In: DECIDE, 2007, Buenos Aireis. DECIDE Proceedings. Los Alamos: IEEE, 2007.

  • LAZZARI, Cristiano ; Assis, T. ; KASTENSMIDT, F. L. ; Anghel, L. ; REIS, Ricardo . Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. In: DECIDE, 2007, Buenos Aires. DECIDE Proceedings. Los Alamos: IEEE, 2007.

  • Balen, T. ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. ; Renovell, M. . Single Event Upset in SRAM-based Field Programmable Analog Arrays: Effects and Mitigation. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007. p. 192-197.

  • NEUBERGER, Gustavo ; Kastensmidt, Fernanda ; REIS, Ricardo ; Wirth, Gilson ; BREDERLOW, RALF ; PACHA, CHRISTIAN . Statistical analysis of systematic and random variability of flip-flop race immunity in 130nm and 90nm CMOS technologies. In: 2007 IFIP International Conference on Very Large Scale Integration, 2007, Atlanta. 2007 IFIP International Conference on Very Large Scale Integration. p. 78-83.

  • WIRTH, G. ; VIEIRA, Michele ; HENES NETO, E. C. ; KASTENSMIDT, F. L. . Evaluating the Sensitivity of CMOS Circuits to Single Event Transients. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 95-100.

  • ROLT, J. ; WIRTH, G. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Analyzing the Effect of CMOS Process Variability on the SRAM cell. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 89-94.

  • HENES NETO, E. C. ; WIRTH, G. ; KASTENSMIDT, F. L. . Using Bulk Built-In Current Sensors to Detect Transient Faults in SRAM Memory Architectures. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 61-66.

  • FRANTZ, Arthur Pereira ; KASTENSMIDT, F. L. . SEU Effects Evaluation on a NoC Router Architecture. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 117-122.

  • NEVES, C. ; HENES NETO, E. C. ; RIBEIRO, I. ; WIRTH, G. ; KASTENSMIDT, F. L. ; GUNTZEL, José . Automatic Evaluation of Single Event Transient Propagation in CMOS Logic Circuits Based on Topological Timing Analysis. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 49-54.

  • BASTOS, R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Design of a Robust 8-bit Microprocessor to Soft Single Event Effects. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 137-142.

  • NEVES, C. ; HENES NETO, E. C. ; RIBEIRO, I. ; WIRTH, G. ; KASTENSMIDT, F. L. ; GUNTZEL, José . Avoiding Circuit Simulation for the Analysis of Single Event Transient Propagation in Combinational Circuits. In: European Test Symposium (ETS), 2006, Southampton. 11th IEEE European Test Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 46-51.

  • CASSEL, M. ; KASTENSMIDT, F. L. . Evaluating One-Hot Encoding Finite State Machines for SEU Reliability in SRAM-based FPGAs. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 139-144.

  • KASTENSMIDT, F. L. ; HENES NETO, E. C. ; CARRO, Luigi ; WIRTH, G. . Evaluating SET Resilience with Duplicated Routing in SRAM-based FPGAs. In: Single Event Effect Symposium (SEE), 2006, Long Beach. Fifteenth Biannual Single Event Effects Symposium, 2006.

  • BASTOS, R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Design at High Level of a Robust 8-Bit Microprocessor to Soft Errors by Using Only Standard Gates. In: Symposium On Integrated Circuits And Systems Design, 2006, Ouro Preto. Symposium On Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 196-201.

  • FRANTZ, Arthur Pereira ; KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi . Evaluation of SEU and Crosstalk Effects in Network-on-Chip Switches. In: Symposium On Integrated Circuits And Systems Design, 2006. Symposium On Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 202-207.

  • FRANTZ, A. P. ; KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi . Dependable Network-on-Chip Router Able to Simultaneously Tolerate Soft Errors and Crosstalk. In: International Test Conference, 2006, San Jose. International Test Conference (ITC). Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 1-9.

  • WIRTH, G. ; RIBEIRO, I. ; VIEIRA, Michele ; KASTENSMIDT, F. L. . Single Event Transients in Dynamic Logic. In: Symposium on Integrated Circuits And Systems Design, 2006, Ouro Preto. Symposium on Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 184-189.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; REIS, Ricardo ; WIRTH, G. . Statistical Characterization of Hold Time Violations in 130nm CMOS Technology. In: European Solid-State Circuits Conference (ESSCIRC), 2006, Montreux. 32nd European Solid-State Circuits Conference. Los Alamitos: IEEE Computer Society, 2006. v. 1.

  • MICHELS, A. ; PETROLI, L. ; LISBOA, C. L. ; KASTENSMIDT, F. L. ; CARRO, Luigi . SET Fault Tolerant Combinational Circuits Based on Majority Logic. In: IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2006, Washington. 21st IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT). Los Alamitos: IEEE Computer Society, 2006. v. 1.

  • WIRTH, G. ; VIERIA, M. ; HENES NETO, E. C. ; KASTENSMIDT, F. L. . Generation and Propagation of Single Event Transients in CMOS Circuits. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2006, Praga. IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Los Alamitos: IEEE Computer Society. v. 1. p. 196-201.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; STERPONE, L. ; REORDA, M. . On the Optimal Design of Triple Modular Redundancy Logic for SRAM-based FPGAs. In: Design Automation and Test in Europe (DATE), 2005, Munich. Proceedings of Design Automation and Test in Europe (DATE). New York: IEEE, 2005. v. 2. p. 1290-1295.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; WIRTH, G. ; REIS, Ricardo . Analyzing Transient Fault Effects in the Periphery Logic of SRAM Memories. In: IEEE Latin-American Test Workshop, 2005, Salvador. IEEE Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 46-50.

  • WIRTH, G. ; VIERIA, M. ; KASTENSMIDT, F. L. . Computer Efficient Modeling of SRAM cell Sensitivity to SEU. In: Latin-American Test Workshop, 2005, Salvador. Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 51-57.

  • KINZEL FILHO, C. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Mapping the Virtex Customization Bits with JBits Classes for Selective Bitstream Fault Injection. In: IEEE Latin-American Test Workshop, 2005, Salvador. IEEE Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 97-102.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; REIS, Ricardo . TOC-BISR: A Self-Repair Scheme for Memories in Embedded Systems. In: International Embedded Systems Symposium, 2005, Manaus. International Embedded Systems Symposium. New York: Springer, 2005. v. 1. p. 157-168.

  • HENES NETO, E. C. ; VIERIA, M. ; KASTENSMIDT, F. L. ; WIRTH, G. . Evaluating Fault Coverage of Bulk Built-in Current Sensor for Soft Errors in Combinational and Sequential Logic. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005, Florianópolis. SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM, 2005. v. 1. p. 62-67.

  • VIERIA, M. ; HENES NETO, E. C. ; WIRTH, G. ; KASTENSMIDT, F. L. . Single Event Transients in Combinatorial Circuits. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005, Florianópolos. SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM, 2005. v. 1. p. 121-126.

  • KINZEL FILHO, C. ; KASTENSMIDT, F. L. ; CARRO, Luigi . Improving Reliability of SRAM-Based Improving Reliability of SRAM-Based. In: EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS), 2005, D?AGDE. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS). New York: IEEE, 2005. v. 1. p. 100-105.

  • BASTOS, R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Designing Low-Power Embedded Software for Mass-Produced Microprocessor by Using a Loop Table in On-Chip Memory. In: International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2005. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). New York: Springer, 2005. v. 1. p. 59-68.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, Ricardo . Designing and Testing Fault-Tolerant Techniques for SRAM-based FPGAs. In: Computer Frontiers Conference Proceedings, 2004, Ischia. 2004 Computer Frontiers Conference. New York: ACM PRESS, 2004. v. 1.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; REIS, Ricardo . Improving the Use of Reed-Solomon Codes to Increase Fault-Tolerance in Very-Deep Sub-Micron Integrated Circuits. In: IEEE Latin American Test Workshop, 2004, Cartagena. IEEE Latin American Test Workshop. New York: IEEE Computer Society, 2004. v. 1. p. 56-59.

  • KASTENSMIDT, F. L. ; REIS, Ricardo ; GUNTZEL, José . Physical Design Methodologies for Performance Predictability and Manufacturability. In: ACM Computer Frontiers Conference, 2004, Ischia. ACM Computer Frontiers Conference Proceedings. New York: ACM Press, 2004. v. 1.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; REIS, Ricardo . Improving fault tolerance to radiation effects in integrated systems. In: Workshop de Testes e Tolerância a Falhas (WTF), 2004, Gramado. Workshop de Testes e Tolerância a Falhas. Porto Alegre: Instituto de Informatica da UFRGS, 2004. v. 1. p. 115-126.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Reducing Pin and area overhead in fault-tolerant FPGA-based designs. In: ACM/Sigda International Symposium on Field-Programmable Gate Arrays, 2003, Monterey. ACM/Sigda International Symposium on Field-Programmable Gate Arrays (11. : 2003 : Monterey). New York: ACM, 2003.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Designing Fault Tolerant Systems into SRAM-based FPGAs. In: ACM/SIGDA Design Automation Conference, 2003, Anaheim. ACM/SIGDA Design Automation Conference (DAC). New York: ACM, 2003. p. 650-655.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003. p. 112-117.

  • NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . A Multiple Bit Upset Tolerant SRAM Memory. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003. p. 118-123.

  • LAZZARI, Cristiano ; PANATO, Alex ; NEUBERGER, Gustavo ; KASTENSMIDT, F. L. ; REIS, Ricardo . Designing a Fault Tolerant AES-Rijndael Soft IP Core. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; VELAZCO, R. ; REIS, Ricardo . Injecting Multiple Upsets in a SEU tolerant 8051 Micro-controller. In: Latin American Test Workshop, 2002, Uruguai. Latin American Test Workshop. Amissville: IEEE Computer Society, 2002. p. 120-125.

  • Hentschke, R. ; MARQUES, F. ; KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo ; Susin, A. . Analyzing area and performance penalty of protecting different digital modules with hamming code and triple modular redundancy. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2002, Porto Alegre. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2002. p. 95-100.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REZGUI, S. ; VELAZCO, R. ; REIS, Ricardo . On the use of VHDL simulation and emulation to derive error rates. In: European Conference on Radiation and its Effects on Componentes and Systems, 2001, Grenoble. European Conference on Radiation and its Effects on Componentes and Systems (6. : 2001 : Grenoble), 2001.

  • KASTENSMIDT, F. L. ; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; REIS, Ricardo . A Fault injection analysis of virtex FPGA TMR design methodology. In: European Conference on Radiation and its Effects on Componentes and Systems, 2001, Grenoble. European Conference on Radiation and its Effects on Componentes and Systems (6. : 2001 : Grenoble), 2001.

  • CARMICHAEL, C. ; FULLER, E. ; FABULA, J. ; KASTENSMIDT, F. L. . Proton Testing of SEU Mitigation Methods for the Virtex FPGA. In: Military and Aerospace programmable Logic Devices Conference, 2001, Maryland. Military and Aerospace programmable Logic Devices Conference, 2001.

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; GUNTZEL, José ; DAVILA, E. R. ; CARRO, Luigi ; REIS, Ricardo . Designing a mask programmable matrix for sequential circuits. In: International Conference on Very Large Scale Integration, 2000, Lisboa. IFIP International Conference on Very Large Scale Integration. Boston: Kluwer, 1999. p. 439-446.

  • KASTENSMIDT, F. L. ; REZGUI, S. ; CARRO, Luigi ; VELAZCO, R. ; REIS, Ricardo . Designing and testing a radiation hardened 8051-like micro-controller. In: Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000, Maryland. Military and Aerospace Applications of Programmable Devices and Technologies International Conference (2000 : Laurel)., 2000.

  • KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi ; LUBASZEWSKI, M. ; REIS, Ricardo ; VELAZCO, R. ; REZGUI, S. . Designing a radiation hardened 8051-like micro-controller. In: Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2000. p. 255-260.

  • KASTENSMIDT, F. L. ; DAVILA, E. R. ; MORAES, M. C. ; LUBASZEWSKI, M. ; REIS, Ricardo . A Self-Testing Mask Programmable Matrix using Built-in Current Sensing. In: IEEE Latin American Test Workshop, 2000, Rio de Janeiro. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2000. p. 15-19.

  • COTA, E. ; BAMPI, S. ; KASTENSMIDT, F. L. ; ROCHOL, J. ; SERRA, T. G. ; BARCELOS, M. B. ; FRAGOSO, J. L. ; FERREIRA, F. K. ; COSTA, E. A. C. ; REIS, Ricardo . Lawai : uma alternativa para a interligacao lan's a grande distancia. In: Workshop Iberchip, 1999, Lima. Workshop Iberchip. Lima: Hozlo S.R.L., 1999. p. 325-333.

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; GUNTZEL, José ; CARRO, Luigi ; REIS, Ricardo . Designing Masked Programmable ULGS for MPGAs. In: Workshop Iberchip, 1999, Lima. Workshop Iberchip. Lima: Hozlo S.R.L.], 1999. p. 91-99.

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; GUNTZEL, José ; CARRO, Luigi ; REIS, Ricardo . A Tool For Analysis Of Universal Logic Gates Functionality. In: A Tool For Analysis Of Universal Logic Gates Functionality, 1999, Natal. A Tool For Analysis Of Universal Logic Gates Functionality. Los Alamitos: IEEE Computer Society, 1999. p. 184-187.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; GUNTZEL, José ; JOHANN, Marcelo ; REIS, Ricardo . Improving logic density of qcl masterslices by using universal logic gates. In: Brazilian Symposium on Integrated Circuit Design, 1998, Buzios. Brazilian Symposium on Integrated Circuit Design (11. : 1998, sept. 30-oct. 3 : Armacao de Buzios, Brj).. Los Alamitos: IEEE Computer Society, 1998. p. 204-207.

  • KASTENSMIDT, F. L. ; GUNTZEL, José ; JOHANN, Marcelo ; CARRO, Luigi ; REIS, Ricardo . On The Applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures. In: Workshop Iberchip, 1998, Mar del Plata. Workshop Iberchip. Mar del Plata: Universidad Nacional de La Plata, 1998. p. 110-119.

  • BENITES, LUIS ALBERTO CONTRERAS ; Kastensmidt, Fernanda Lima . Fault injection methodology for single event effects on clock-gated ASICs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1-4.

  • TAMBARA, LUCAS ANTUNES ; RECH, PAOLO ; Chielle, Eduardo ; Kastensmidt, Fernanda Lima . Analyzing the Failure Impact of Using Hard- and Soft-Cores in All Programmable SoC under Neutron-Induced Upsets. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1.

  • TAMBARA, LUCAS ANTUNES ; AKHMETOV, ALEXEY ; BOBROVSKY, DMITRIY V. ; Kastensmidt, Fernanda Lima . On the Characterization of Embedded Memories of Zynq-7000 All Programmable SoC under Single Event Upsets Induced by Heavy Ions and Protons. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1.

  • Chielle, Eduardo ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; Kastensmidt, Fernanda L. ; REIS, Ricardo ; CUENCA-ASENSI, SERGIO . Reliability on ARM Processors against Soft Errors by a Purely Software Approach. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, Ricardo . Evaluating Fault Coverage of Concurrent Error Detection Techniques for Arithmetic Circuits in SRAM-based FPGAs. In: South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. South Symposium on Microelectronics (SIM). Novo Hamburgo: Feevale, 2003. p. 195-198.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Analyzing SEU Mitigation Techniques for SRAM-based FPGAs. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 51-54.

  • KASTENSMIDT, F. L. ; NEUBERGER, Gustavo ; REIS, Ricardo . Designing a Reed-Solomon Core Optimized for Area and Performance. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 69-72.

  • KASTENSMIDT, F. L. ; PANATO, Alex ; LAZZARI, Cristiano ; NEUBERGER, Gustavo ; REIS, Ricardo . Testing a Rijndael VHDL Description to Single Event Upsets. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 25-28.

  • KASTENSMIDT, F. L. ; COTA, E. ; CARRO, Luigi ; LUBASZEWSKI, M. ; REIS, Ricardo ; VELAZCO, R. ; REZGUI, S. . SEU hardned 8051-like micro-controller. In: UFRGS Microeletronics Seminar, 2000, Torres. UFRGS Microeletronics Seminar. Porto Alegre: Instituto de Informática, 2000. p. 25-28.

  • DAVILA, E. R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Edif to blif converter. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999.

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; GUNTZEL, José ; CARRO, Luigi ; REIS, Ricardo . Programa_de_tv Tool. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999. p. 91-94.

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; GUNTZEL, José ; CARRO, Luigi ; REIS, Ricardo . Maragata. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999. p. 55-62.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; GUNTZEL, José ; JOHANN, Marcelo ; REIS, Ricardo . Area gain using universal logic gates. In: UFRGS Microelectronics Seminar, 1998, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1998. p. 139-142.

  • KASTENSMIDT, F. L. ; GUNTZEL, José ; JOHANN, Marcelo ; CARRO, Luigi ; REIS, Ricardo . On The Applicability of Universal Logic Gates to Design Masked Programmable Gate Array. In: UFRGS Microelectronics Seminar, 1998, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1998. p. 133-138.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Parasitic Capacitance Evaluation. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1997. p. 17-20.

  • KASTENSMIDT, F. L. ; CASSALES, Angela ; MORAES, Fernando G ; REIS, Ricardo . An Efficient Layout Style For Three-Metal Macro-Cells And Two-Metal Macro-Cells Comparison. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1997. p. 49-54.

  • KASTENSMIDT, F. L. ; SILVA, Luiz Gilmar ; CARRO, Luigi ; REIS, Ricardo . Synthesis of the Fpga Version Of 8051. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1997. p. 115-120.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Interface Gdt-Tropic. In: UFRGS Microelectronics Seminar, 1996, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1996. p. 21-24.

  • RODRIGUES, GENNARO SEVERINO ; Kastensmidt, Fernanda Lima . Soft error analysis at sequential and parallel applications in ARM Cortex-A9 dual-core. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 179.

  • FRANTZ, A. P. ; CASSEL, M. ; KASTENSMIDT, F. L. ; CARRO, Luigi ; COTA, E. . Avoiding Router Crash Faults in NoCs at Design Level. In: DATE07 Workshop on Network on Chips, 2007, Nice. DATE07 Workshop on Network on Chips, 2007.

  • COTA, E. ; CARRO, Luigi ; KASTENSMIDT, F. L. ; LUBASZEWSKI, M. . NOC-based Testing and Fault Tolerance on NoCs. In: IEEE VLSI Test Symposium (VTS), 2007, Berkeley. IEEE VLSI Test Symposium (VTS), 2007. p. 477-478.

  • BASTOS, R. ; KASTENSMIDT, F. L. ; REIS, Ricardo . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 195-196.

  • FRANTZ, Arthur Pereira ; CARRO, Luigi ; COTA, E. ; KASTENSMIDT, F. L. . Evaluating SEU and Crosstalk Effects in Network-on-Chip Routers. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 191-192.

  • KASTENSMIDT, F. L. ; DUTRA, Vinicius de Souza ; OLIVEIRA, João Wagner Lopes de . Desenvolvimento de um Conversor Binário/Bcd Eficiente em Termos de Área, Desempenho e Potência. In: Salão de Iniciação Cientifica da UFRGS, 2004, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 2004.

  • KASTENSMIDT, F. L. ; OLIVEIRA, João Wagner Lopes de ; DUTRA, Vinicius de Souza . Prototipação de Sistemas Digitais e Análise dos Custos de Potência, Desempenho e Área na Placa Digilab2e - Xilinx. In: Salão de Iniciação Cientifica da UFRGS, 2004, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 2004.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Designing Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: IFIP International Conference on Very Large Scale Integration of System on Chip (VLSI-SOC), 2003, Darmstadt. IFIP International Conference on Very Large Scale Integration of System on Chip (VLSI-SOC). Darmstadt: Technische Universitat Darmstadt, 2003. p. 452.

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; VELAZCO, R. ; REIS, Ricardo . Injecting multiple upsets in a SEU tolerant 8051 micro-controller. In: IEEE International On-Line Testing Workshop, 2002, Isle of Bendor. IEEE International On-Line Testing Workshop. Los Alamitos: IEEE Computer Society, 2002. p. 194.

  • KASTENSMIDT, F. L. ; BARCELOS, M. B. ; ROCHOL, J. ; BAMPI, S. ; REIS, Ricardo . A Frame stream controller IP. In: IEEE International Symposium on Circuits and Systems, 2000, Geneva. IEEE International Symposium on Circuits and Systems, 2000. p. 721.

  • KASTENSMIDT, F. L. ; SERPA, Andre ; REIS, Ricardo . Desenvolvimento de um Conversor para Viabilizar a Sintese de Circuitos Integrados aPartir de uma Descricao VHDL. In: Salão de Iniciação Cientifica da UFRGS, 1998, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1998. p. 70.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Avaliador de Capacitancias Parasitas em Circuitos Integrados. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 149.

  • KASTENSMIDT, F. L. ; CASSALES, Angela ; MORAES, Fernando G ; REIS, Ricardo . Comparacao da Sintese de Layout com Duas eTres Camadas de Metal. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 127.

  • KASTENSMIDT, F. L. ; SILVA, Luiz Gilmar ; CARRO, Luigi . Sintese do Microcontrolador 8051 em Fpga. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 148.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Tropic : Um Estilo de Layout para Alto Desempenho Eletrico. In: Salão de Iniciação Cientifica da UFRGS, 1996, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1996. p. 35.

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Obtencao do Layout de Circuitos de Logica Aleatoria Atraves de Ferramentas da Microeletronica. In: Salão de Iniciação Cientifica da UFRGS, 1995, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1995. p. 18-19.

  • KASTENSMIDT, F. L. ; LOPES, Artur Oscar . Teorema da Aproximacao de Weierstrass. In: Salão de Iniciação Cientifica da UFRGS, 1994, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1994. p. 52.

  • Kastensmidt, F. . Using Programmable SoC for Reliable Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Apresentação de Trabalho/Conferência ou palestra).

  • Kastensmidt, F. . Using APSoCs for Space Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, FERNANDA G. L. . Fault Tolerant Techniques for Embedded Processors in FPGAs. 2014. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, FERNANDA G. L. . SEE effects and Mitigation Techniques for FPGAs. 2013. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, FERNANDA G. L. . SEE effects and Mitigation Techniques for FPGAs. 2012. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, FERNANDA G. L. . SEE effects and Mitigation Techniques for FPGAs. 2011. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, F. L. . SEE effects and Mitigation Techniques for FPGAs. 2010. (Apresentação de Trabalho/Outra).

  • KASTENSMIDT, F. L. . SEE effects and Mitigation Techniques for FPGAs. 2009. (Apresentação de Trabalho/Outra).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Ph.D. Forum (DAC): Designing Fault Tolerant Systems into SRAM-based FPGAs. 2003. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, F. L. ; CARRO, Luigi ; REIS, Ricardo . Ph.D. Forum (VLSI): Designing Single Event Upset Mitigation Techniques for SRAM-Based FPGAs. 2003. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Univeristy Booth DATE: Designing a Masked Programmable Gate Array (MARAGATA) - The complete matrix. 2000. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, F. L. ; JOHANN, Marcelo ; REIS, Ricardo . University Booth DAC: Designing a Masked Programmable Gate Array (MARAGATA) - ULGs and routing. 1999. (Apresentação de Trabalho/Conferência ou palestra).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Designing Single Event Upset Mitigation Techniques for Large SRAM-based FPGAs. Porto Algre: PPGC, 2003 (Tese de Doutorado).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Projeto com Matrizes de Células Lógicas Programáveis. Porto Alegre: PPGC, 1999 (Dissertacao de Mestrado).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Dispositivos Programáveis. Porto Alegre: PPGC, 1999 (Trabalho Individual).

  • KASTENSMIDT, F. L. ; REIS, Ricardo . Technology Mapping for Programmable Logic Blocks. Porto Alegre: PPGC, 1999 (Trabalho Individual).

  • KASTENSMIDT, F. L. ; MORAES, Fernando G ; REIS, Ricardo . Sintese de ASICs com a Metodologia TRANCA. Porto Alegre: PPGC, 1995 (Trabalho Individual).

Seção coletada automaticamente pelo Escavador

Outras produções

KASTENSMIDT, F. L. ; JOHANN, Marcelo ; REIS, Ricardo ; GUNTZEL, José . Programa de TV. 1999.

KASTENSMIDT, F. L. ; REIS, Ricardo . Fault Tolerance in Programmable Circuits. 2005. (Curso de curta duração ministrado/Extensão).

KASTENSMIDT, F. L. . Estudo de Caso: Projeto de uma Porta Lógica. 2004. (Curso de curta duração ministrado/Extensão).

KASTENSMIDT, F. L. . Estudo de Caso: Projeto de uma Porta Lógica. 2003. (Curso de curta duração ministrado/Extensão).

KASTENSMIDT, F. L. . Xilinx Booth in RADECS. 2001. (Participação no estante da empresa Xilinx em conferencia internacional).

KASTENSMIDT, F. L. ; CARMICHAEL, C. . Xilinx Booth in NSREC. 2001. (Participação no estante da empresa Xilinx em conferencia internacional).

KASTENSMIDT, F. L. . Arquiteturas Programaveis. 1999. (Curso de curta duração ministrado/Extensão).

KASTENSMIDT, F. L. . Concurso Público de Títulos e Provas para Provimento de Cargo na Classe de Professor ADJUNTO DE. 2004 (Aprovação em Terceiro Lugar no Concurso Público de Títulos e Provas da UFRGS) .

KASTENSMIDT, F. L. . EDITAL DE PROCESSO SELETIVO Nº 03/2003 para Professor na Universidade Estadual do Rio Grande do Sul (UERGS). 2004 (Aprovação em Terceiro Lugar em Processo Seletivo Estadual) .

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2015 - Atual

    Projeto da Carga Util do Cubesat - NanoSAT-BR2, Descrição: Desenvolvimento na carga util do cubesat Nanosat-BR2 para medir o efeito da Anomalia Magnatica do Atlantico Sul (SAA) em circuitos integrados fabricados em dimensões nanométricas.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Doutorado: (3) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Chielle, Eduardo - Integrante / Tonfat, Jorge - Integrante / TAMBARA, LUCAS A. - Integrante / Otavio Durão - Integrante / Nelson Jorge Schuch - Integrante.

  • 2014 - Atual

    Projeto, Desenvolvimento e Teste de Circuitos e Sensores Micro e Nano métricos Tolerantes a Radiação, Descrição: Projeto de intercambio entre PGMICRO e National Research Nuclear University (MEPHI). , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / TAMBARA, LUCAS - Integrante., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Cooperação.

  • 2014 - Atual

    Técnicas para alta confiabilidade e reparo eficiente de FPGAs em ambientes aeroespaciais, Projeto certificado pelo(a) coordenador(a) Luigi Carro em 12/09/2014., Descrição: Assim, neste projeto propõe-se a investigação de novas técnicas para prover alta confiabilidade a FPGAs expostos a intensos fluxos radioativos, visando a habilitar seu uso em aplicações aeroespaciais. Destacamos em especial a necessidade de técnicas capazes de efetuar a detecção e o diagnóstico preciso dos diferentes tipos de falhas que podem afetar esses dispositivos. Dessa forma, pode-se fazer o reparo de forma mais rápida e eficiente, aumentando a confiabilidade e a vida útil do sistema e aliando as vantagens oferecidas por FPGAs com as necessidades de confiabilidade encontradas no nicho aeroespacial. (CT_Aeroespacial). , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (4) / Doutorado: (5) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Luigi Carro - Coordenador / Gabriel Nazar - Integrante / RECH, PAOLO - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2013 - 2015

    Projeto Carga Util do CubeSat - NanoSAT-BR1, Descrição: Desenvolvimento de parte da carga útil do satelite NanoSAT-BR1 em parceria com o INPE e a UFSM.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (2) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Ricardo Reis - Integrante / Tonfat, Jorge - Integrante / TAMBARA, LUCAS A. - Integrante / William Guareschi - Integrante / Otavio Durão - Integrante / AZAMBUJA, JOSE RODRIGO - Integrante / SCHUCH, NELSON - Integrante.

  • 2013 - Atual

    Desenvolvendo Técnicas Hibridas de Tolerância a Falhas em Processadores Embarcados, Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (3) / Doutorado: (2) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Luigi Carro - Integrante / Antonio Carlos Beck Filho - Integrante., Financiador(es): CAPES - Centro Anhanguera de Promoção e Educação Social - Cooperação.

  • 2012 - Atual

    Desenvolvimento de Sistemas Tolerantes a Radiação e Qualificação para Uso Aeroespacial, Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (6) Doutorado: (3) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Wirth, Gilson - Integrante / Odair Lelis Gonçalez - Integrante / BALEN, TIAGO - Integrante., Financiador(es): CAPES - Centro Anhanguera de Promoção e Educação Social - Cooperação.

  • 2011 - 2013

    Qualificação de Circuitos Programáveis sob Dose de Radiação Acumulada para Aplicações Espaciais em Baixa Órbita, Descrição: O objetivo deste projeto é qualificar circuitos integrados como FPGAs e processadores sob radiação desenvolvendo uma metodologia de teste e verificação para estabelecer o uso de componentes comerciais em aplicações espaciais. Programa Pesquisador Gaucho - Edital Fapergs 06/2010. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (3) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador., Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.

  • 2011 - 2013

    Desenvolvimento de Técnicas de Tolerância a Falhas Transientes de Sistemas Embarcados em Plataformas Reconfiguráveis para Aplicações em nano Satélites e Qualificação sob Radiação, Descrição: Universal - CNPq. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (4) / Doutorado: (4) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Odair Lelis Gonçalez - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2010 - 2012

    Falhas de efeito transiente em FPGAs configuráveis por tecnologia SRAM, Flash e EEPROM e FPAAs configráveis por SRAM: Modelagem, Teste e Tolerância, Descrição: Faz-se necessário estudar em detalhe o efeito da radiação na arquitetura de FPGAs e FPAA desenvolver mecanismos para o teste de circuitos sintetizados nos mesmos; e após, propor uma nova arquitetura de FPGA tolerante a falhas transientes ou técnicas de tolerância conforme aplicação alvo. Com este projeto espera-se gerar resultados inovadores e de importância para a área. Atualmente ainda não há em grande quantidade na literatura um estudo detalhado sobre os efeitos transientes da radiação nas células de programação SRAM, EEPROM e FLASH nos FPGAs e FPAA programados por SRAM e nem uma metodologia de teste e verificação do efeito destas falhas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (4) Doutorado: (2) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Wirth, Gilson - Integrante / Reis, R. - Integrante., Financiador(es): Agência Espacial Brasileira - Auxílio financeiro.

  • 2009 - 2011

    Falhas de Efeito Transiente em FPGA configuráveis por tecnologia Flash e EEPROM: Modelagem, Teste e Tolerância, Descrição: O objetivo deste projeto é verificar o efeito de falhas transientes em FPGAs, desenvolver técnicas de proteção a essas falhas, testar, validar, modelar as falhas nestes circuitos e comparar resultados entre os modelos e os experimentos praticos. O projeto tem como objetivo viabilizar o uso de circuitos comerciais com tecnicas de proteção em nivel de arquitetura para aplicações espaciais. Edital Jovem Pesquisador - CNPq - 06/2008. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (3) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2005 - 2007

    SISTOL - Sistemas Computacionais Tolerantes a Flutuações no Comportamento de seus Componentes, Descrição: O objetivo do projeto é estudar e desenvolver novas técnicas de tolerância a falhas para circuitos digitais a fim de garantir o correto funcionamento de sistemas digitais operando em ambientes espaciais ou em aplicações de alta confiabilidade. As tecnicas desenvolvidas devem apresentar aumento na confiabilidade, bom desempenho e baixo consumo de energia. As tecnicas podem ser aplicadas para circuitos de aplicações especificas e para circuitos programáveis. Esse projeto visa tambem difundir o conhecimento de circuitos tolerantes a radiação para aplicações espacais e qualificar mais alunos para essa área.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (3) / Mestrado profissional: (0) / Doutorado: (0) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Ricardo Reis - Coordenador / Sergio Bampi - Integrante / Marcelo Johann - Integrante / Gilson Wirth - Integrante / Egas Neto - Integrante / Lorenzo Petroli - Integrante / Thiago Assis - Integrante / Érico Sawabe - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro., Número de produções C, T & A: 19

  • 2003 - 2005

    Micro e Nanoeletrônica, Descrição: A tecnologia de fabricação CMOS de semicondutores está periodicamente rompendo limites em termos de redução nas dimensões dos transistores, na tensão de alimentação, aumento de velocidade de processamento e de densidade lógica. Devido a essa evolução da tecnologia, os circuitos estão tornando-se cada vez mais vulneráveis a ruídos internos e externos, provenientes do acoplamento de sinais e da radiação presente não apenas no espaço, mas também na atmosfera terrestre. Uma questão fundamental nas tecnologias sub-micrométricas atuais e futuras é o desafio de desenvolver circuitos integrados confiáveis com número cada vez maior de dispositivos, onde estes são, individualmente, cada vez mais susceptíveis a erros no funcionamento. O grupo da UERGS/Guaíba pretende contribuir com o estudo e modelagem das flutuações, bem como com o desenvolvimento de metodologias de projeto visando tolerância a falhas. Estes modelos e metodologias de projeto serão então integrados com as ferramentas de CAD e metodologias de projeto de Sistemas Computacionais Integrados em Chips desenvolvidos no âmbito deste projeto.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Gustavo Neuberger - Integrante / Gilson Wirth - Coordenador / Eduardo Ceretta Moreira - Integrante / Reginaldo da Nóbrega Tavares - Integrante / Vinicius de Souza Dutra - Integrante / João Wagner Lopes de Oliveira - Integrante., Número de orientações: 1

  • 1995 - 2005

    Concepcão de Circuitos Integrados, Descrição: O projeto abrange as seguintes areas: Arquitetura de Microcircuitos e Microsistemas, CAD de Circuitos VLSI, CAD e Projeto de Circuitos Digitais, Caracterização Elétrica de Dispositivos, Programação Time em Circuitos Integrados, Projeto de Circuitos Digitais e Analogicos e Teste de Circuitos Integrados.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (8) / Especialização: (0) / Mestrado acadêmico: (15) / Mestrado profissional: (0) / Doutorado: (10) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Ricardo Reis - Coordenador / Sergio Bampi - Integrante / Gustavo Neuberger - Integrante / Alex Panato - Integrante / Tatiana Gadelha Serra - Integrante.

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

  • 2011 - 2014

    Projeto de Carga Útil do Satélite NanoSat-BR1, Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . , Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.

Seção coletada automaticamente pelo Escavador

Prêmios

2008

Best Paper LATW 2007 - "Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm nd 90nm CMOS Technologies". Autores: G. Neuberger, F. Kastensmidt, G. Wirth e R. Reis, Test Technology Technical Council (TTTC).

Histórico profissional

Seção coletada automaticamente pelo Escavador

Endereço profissional

  • Universidade Federal do Rio Grande do Sul, Instituto de Informática. , Av. Bento Gonçalves, 9500 - Campus do Vale - Bloco IV, Agronomia, 91501-970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064, Telefone: (51) 33087036, Fax: (51) 33087308, URL da Homepage:

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2015 - Atual

    Universidade Federal do Rio Grande do Sul

    Vínculo: Servidor Público, Enquadramento Funcional: Coordenador do PGMICRO, Carga horária: 12

  • 2013 - Atual

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Professor Associado, Regime: Dedicação exclusiva.

  • 2014 - 2015

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Membro da Comissão de Pesquisa (COMPESQ), Carga horária: 2

  • 2013 - 2015

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Coordenador Substituto do PGMICRO, Carga horária: 8

    Outras informações:
    Vice-coordenador do Programa de Pós-Graduação em Microeletrônica

  • 2005 - 2013

    Universidade Federal do Rio Grande do Sul

    Vínculo: , Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva.

  • 2003 - 2005

    Universidade Federal do Rio Grande do Sul

    Vínculo: Colaborador, Enquadramento Funcional: Pesquisador, Carga horária: 8

  • 1999 - 2003

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista de Doutorado, Enquadramento Funcional: Aluno Doutorado, Carga horária: 40

  • 1997 - 1999

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista de Mestrado, Enquadramento Funcional: Aluno Mestrado, Carga horária: 40

  • 1995 - 1997

    Universidade Federal do Rio Grande do Sul

    Vínculo: Bolsista Iniciação Cientifica, Enquadramento Funcional: bolsista de IC, Carga horária: 20

    Atividades

    • 04/2015

      Direção e administração, Instituto de Informática, .,Cargo ou função, Coordenador do Programa de Pós-Graduação em Microeletronica (PGMICRO).

    • 03/2005

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

    • 03/2005

      Ensino, Engenharia da Computação, Nível: Graduação,Disciplinas ministradas, Tecnicas Digitais para Computação, Tecnicas Digitais para Computação - laboratorio

    • 03/2005

      Ensino, Computação, Nível: Pós-Graduação,Disciplinas ministradas, CMP238 - Projeto e Teste de um Sistema VLSI

    • 10/2003

      Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.,Linhas de pesquisa

  • 2008 - 2008

    Université Bordeaux 1 Sciences et Technologies

    Vínculo: Professor Visitante, Enquadramento Funcional: Professor/Pesquisador visitante

    Outras informações:
    Missão de pesquisa ao laboratório IMS na Universidade de Bordeaux em Janeiro e Fevereiro de 2008.

  • 2003 - 2005

    Universidade Estadual do Rio Grande do Sul

    Vínculo: Professor, Enquadramento Funcional: Professor, Carga horária: 40

    Atividades

    • 07/2004 - 02/2005

      Conselhos, Comissões e Consultoria, Conselho Curador, .,Cargo ou função, membro do Conselho Curador da UERGS.

    • 03/2003 - 02/2005

      Pesquisa e desenvolvimento , Engenharia em Sistemas Digitais, .,Linhas de pesquisa

    • 02/2003 - 12/2004

      Ensino, Engenharia em Sistemas Digitais, Nível: Graduação,Disciplinas ministradas, Circuitos Eletricos, Arquitetura e Organização de Computadores II, Laboratorio II, Sistemas Digitais, Técnicas Digitais

  • 2002 - 2003

    Faculdades Integradas do Instituto Ritter dos Reis

    Vínculo: Professor, Enquadramento Funcional: Professor, Carga horária: 4

    Outras informações:
    Disciplina: Organização de Computadores

    Atividades

    • 03/2002 - 01/2003

      Ensino, Sistema de Informação, Nível: Graduação,Disciplinas ministradas, Organização de Computadores

  • 2001 - 2001

    Xilinx Inc.

    Vínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 40

    Outras informações:
    Estagio de doutorado sanduiche

    Atividades

    • 02/2001 - 11/2001

      Estágios , High reliability group, .,Estágio realizado, Desenvolvimento e pesquisa de novas técnicas de proteção de FPGAs contra radiação.

  • 2000 - 2000

    Institut National Polytechique de Grenoble

    Vínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 40

    Outras informações:
    Estagio no doutorado sanduiche

    Atividades

    • 03/2000 - 09/2000

      Estágios , TIMA, .,Estágio realizado, Circuitos tolerantes a radiação.