Mariano Majolo

Engenheiro Eletricista/Eletrônico. Mestre em Engenharia Elétrica - Instrumentação Eletroeletrônica/Engenharia Biomédica (UFRGS), graduado em Engenharia Elétrica (Universidade Federal do Rio Grande do Sul - UFRGS) e pós-graduado MBA em Gestão de Projetos (Universidade do Vale do Rio dos Sinos - UNISINOS). Inglês fluente. 8 anos de experiência na indústria (Digitel S.A. e Digistar Telecomunicações) com liderança, desenvolvimento de lógica programável, hardware e software. Familiarizado com ambiente de Pesquisa e Desenvolvimento e processos de P&D. Experiência com projetos acadêmicos na área de eletromiografia (Laboratório de Instrumentação Eletro-Eletrônica - IEE UFRGS) e televisão digital (Projetos em Áudio e Vídeo - PRAV UFRGS e UNISINOS).

Informações coletadas do Lattes em 01/10/2022

Acadêmico

Formação acadêmica

Mestrado em Engenharia Elétrica

2017 - 2019

Universidade Federal do Rio Grande do Sul
Título: Máquina de vetores de suporte embarcada em hardware para classificação de sinais mioelétricos,Ano de Obtenção: 2019
Alexandre Balbinot.Palavras-chave: EMG; FPGA; SVM; Classificação de Movimentos.Grande área: EngenhariasGrande Área: Engenharias / Área: Engenharia Biomédica / Subárea: Engenharia Médica / Especialidade: Tecnologia de Próteses.

Especialização em MBA em Gestão de Projetos

2013 - 2014

Universidade do Vale do Rio dos Sinos
Título: CRIAÇÃO DE NOVOS PRODUTOS A PARTIR DA PLATAFORMA PRISMA N
Orientador: Prof. Ronald Weber Kirst, MS Eng., PMP

Graduação em Engenharia Elétrica

2006 - 2011

Universidade Federal do Rio Grande do Sul
Título: ARQUITETURA DOS MÓDULOS DE TRANSFORMADAS E DE QUANTIZAÇÃO DE UM CODIFICADOR DE VÍDEO H.264
Orientador: Altamiro Amadeu Susin
Bolsista do(a): Financiadora de Estudos e Projetos, FINEP, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.

Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação/Especialidade: Instrumentação Eletrônica.

Grande área: Engenharias / Área: Engenharia Biomédica.

Participação em eventos

XXVI Congresso Brasileiro de Engenharia Biomédica. Proposal of a Hardware SVM Implementation for Fast sEMG Classification. 2018. (Congresso).

Salão de Iniciação Científica.Ensaios com materiais viscoelásticos. 2008. (Outra).

Produções bibliográficas

MAJOLO, MARIANO ; BALBINOT, ALEXANDRE . Proposal of a Hardware SVM Implementation for Fast sEMG Classification. IFMBE Proceedings. 1ed.Singapore: Springer Singapore, 2019, v. 70/2, p. 381-386.
TOSIN, MAURICIO C. ; MAJOLO, MARIANO ; CHEDID, RAISSAN ; CENE, VINICIUS H. ; BALBINOT, ALEXANDRE . sEMG feature selection and classification using SVM-RFE. In: 2017 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC), 2017, Jeju Island. 2017 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC), 2017. p. 390.
HUSEMANN, RONALDO ; MAJOLO, MARIANO ; ROESLER, VALTER ; LIMA, JOSE VALDENI ; SUSIN, ALTAMIRO AMADEU . Highly efficient forward two-dimensional DCT module architecture for H.264/SVC. In: 2010 21st IEEE International Symposium on Rapid System Prototyping (RSP), 2010, Fairfax. Proceedings of 2010 21st IEEE International Symposium on Rapid System Protyping. p. 1.
HUSEMANN, RONALDO ; MAJOLO, MARIANO ; SUSIN, ALTAMIRO ; ROESLER, VALTER ; LIMA, JOSE VALDENI . Highly Efficient Transforms Module Solution for a H.264/SVC Encoder. In: ISVLSI 2010 IEEE Computer Society Annual Symposium on VLSI, 2010, Lixouri. Proceedings IEEE Computer Society Annual Symposium on VLSI, 2010. p. 86.
HUSEMANN, RONALDO ; MAJOLO, MARIANO ; SUSIN, ALTAMIRO ; ROESLER, VALTER ; LIMA, JOSE VALDENI . New integrated architecture for H.264 Transform and Quantization hardware implementation. In: 53rd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2010, 2010, Seattle. Proceedingts 53rd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2010, 2010. p. 379.
HUSEMANN, RONALDO ; MAJOLO, MARIANO ; GUIMARAES, VICTOR ; SUSIN, ALTAMIRO ; ROESLER, VALTER ; LIMA, JOSE VALDENI . Hardware integrated quantization solution for improvement of computational H.264 encoder module. In: 18th IEEE/IFIP International Conference on VLSI and SystemsonChip (VLSISoC), 2010, Madrid. Proceedings 18th IEEE/IFIP International Conference on VLSI and Systems-on-Chip (VLSI-SoC), 2010. p. 316.
MAJOLO, M. ; CREUS, G. J. . Ensaios com materiais viscoelásticos. In: Salão de Iniciação Científica, 2008, Porto Alegre. Livro de Resumos, 2008.
MAJOLO, M. ; CREUS, G. J. . Ensaios com materiais viscoelásticos. 2008. (Apresentação de Trabalho/Outra).

Outras produções

MAJOLO, M. . Parecer de artigo científico - 1588. Congresso EMBC'18. 2018.

MAJOLO, M. . Parecer de artigo científico - 533. Congresso EMBC'18. 2018.

Projetos de desenvolvimento

2011 - Atual

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Situação: Em andamento; Natureza: Desenvolvimento.
2011 - Atual

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Situação: Em andamento; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.
2011 - 2013

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Descrição: Pesquisa e desenvovimento de equipamentos para atender ao padrão de TV Digital Brasileiro.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.
2011 - 2013

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Descrição: Pesquisa e desenvovimento de equipamentos para atender ao padrão de TV Digital Brasileiro.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.
2011 - 2013

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Descrição: Pesquisa e desenvovimento de equipamentos para atender ao padrão de TV Digital Brasileiro.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.
2011 - 2013

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Descrição: Pesquisa e desenvovimento de equipamentos para atender ao padrão de TV Digital Brasileiro.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.
2011 - 2013

Plataforma de Convergência Digital IPTV/TV Digital - DIGICONV, Descrição: Pesquisa e desenvovimento de equipamentos para atender ao padrão de TV Digital Brasileiro.. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Mariano Majolo - Integrante / Daniel Formolo - Coordenador / Luca Bochi Saldanha - Integrante.

Histórico profissional

Experiência profissional

2011 - 2018

Digitel

Vínculo: Colaborador, Enquadramento Funcional: Projetista de Desenvolvimento (HW e PLD), Carga horária: 44

Outras informações:
Especialista em tecnologias ópticas sendo responsável pelos projetos da linha de produtos WDM desde 2017: especificação dos produtos, funcionalidades, componentes e módulos ópticos; Líder da equipe de Lógica Programável do grupo de WDM desde 2013, responsável por especificação de FPGA e ASIC e definição de arquitetura de FPGA; Desenvolvedor de códigos VHDL (Protocolo OTN, MAC 10GbE) e C para Soft Processor uBlaze (controle de múltiplos periféricos I2C) desde 2011; Desenvolvedor de hardware desde 2016: elaboração de esquemáticos, escolha de componentes, depuração de protótipos e modificações de hardware; Experiência no desenvolvimento de Software Embarcado criando e modificando códigos C para testes de produto com Linux embarcado; Experiência no uso de linguagens de script para testes e automatizações (Batch, Tcl/Tk, LUA), utilização de sistema de versionamento (SVN) e sistemas de gerenciamento de projeto (Redmine e Microsoft Project); Experiência no treinamento de equipe em Telecomunicações e boas práticas no desenvolvimento de FPGA; Membro da equipe que desenvolveu a plataforma PRISMA-N, solução DWDM hot-swap modular com interfaces ópticas 10Gbps e capacidade total de 360Gbps.

Atividades

09/2010 - 03/2018
Pesquisa e desenvolvimento , P&D, .,Linhas de pesquisa

2011 - 2013

Universidade do Vale do Rio dos Sinos

Vínculo: Bolsista, Enquadramento Funcional: Projetista e desenvolvedor de Hardware e LP, Carga horária: 10

Outras informações:
Membro da equipe de Lógica Programável em projeto da UNISINOS com o objetivo de desenvolver um codificador H.264 (Padrão de Televisão Digital adotado pelo Brasil) em FPGA; Aprendizado da linguagem Verilog para reaproveitamento de código e utilização em conjunto com códigos VHDL; Experiência na determinação da arquitetura de hardware e lógica programável; Experiência no desenvolvimento de módulos de compressão de vídeo e imagem em FPGA.

Atividades

11/2011 - 05/2013
Pesquisa e desenvolvimento , Centro de Ciências Exatas e Tecnológicas, Área de Conhecimento e Aplicação de Eletrônica.,Linhas de pesquisa

2018 - Atual

Digistar Telecomunicações

Vínculo: Celetista, Enquadramento Funcional: Engenheiro Eletrônico, Carga horária: 44

Outras informações:
Responsável pelo desenvolvimento e manutenção de todos os projetos de Lógica Programável da empresa (PABX, IAD, GATEWAY), especificação de FPGA e SoC e definições pertinentes; Responsável pelo desenvolvimento e manutenção de drivers e features em kernel Linux embarcado (interface AXI, interface SPI, codificador/decodificador T.38, ...); Experiência no desenvolvimento de boot loader (U-Boot) e software em camada de aplicação; Experiência na revisão de esquemático, depuração de protótipos e modificações de hardware; Experiência no treinamento da equipe de produção quanto ao uso de Jiga de testes desenvolvido internamente; Membro da equipe que desenvolveu o AG-60 Plus, um Access Gateway com roteador integrado que permite a comunicação entre as tecnologias IP e TDM com capacidade de 60 canais de voz.

Atividades

05/2018
Pesquisa e desenvolvimento , Engenharia, .,Linhas de pesquisa