Márcio Eduardo Kreutz

Pós-doutorado

Idiomas

Áreas de atuação

Organização de eventos

Participação em eventos

Participação em bancas

Orientou

Produções bibliográficas

• SIQUEIRA, HADLEY ; Kreutz, Marcio . AccPRET: a proposal of a multicore architecture with reconfigurable accelerators and time predictability. THE JOURNAL OF SUPERCOMPUTING (DORDRECHT. ONLINE) , v. 81, p. 612, 2025.

• DA COSTA FILHO, PAULO EUGÊNIO ; MARQUES, LEONARDO AUGUSTO DE AQUINO ; LIMA, ISRAEL DA S. FELIX DE ; SOUSA, EWERTON LEANDRO DE ; KREUTZ, MÁRCIO EDUARDO ; NETO, AUGUSTO V. ; CUNHA, EDUARDO NOGUEIRA ; VIEIRA, DARIO . . Informatics-Basel , v. 12, p. 48, 2025.

• ALVES, ALEX C. R. ; SILVEIRA, LUIZ F. Q. ; KREUTZ, MÁRCIO E. ; DIAS, SAMAHERNI M. . A Parity-Based Dual Modular Redundancy Approach for the Reliability of Data Transmission in Nanosatellite’s Onboard Processing. IEEE Access , v. 12, p. 90815-90828, 2024.

• GOMES DE ARAUJO ROCHA, HIAGO MAYK ; SCHNEIDER BECK, ANTONIO CARLOS ; EDUARDO KREUTZ, MARCIO ; DINIZ MONTEIRO MAIA, SÍLVIA MARIA ; MAGALHÃES PEREIRA, MONICA . Using evolutionary metaheuristics to solve the mapping and routing problem in networks on chip. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS , v. 27, p. 1, 2023.

• SOUSA, EWERTON L. DE ; MARQUES, LEONARDO A. DE AQUINO ; LIMA, ISRAEL DA S. FELIX DE ; NEVES, ANA BEATRIZ M. ; CUNHA, EDUARDO NOGUEIRA ; KREUTZ, MÁRCIO EDUARDO ; NETO, AUGUSTO JOSÉ V. . Development a Low-Cost Wireless Smart Meter with Power Quality Measurement for Smart Grid Applications. SENSORS , v. 23, p. 7210, 2023.

• MARQUES, LEONARDO ; EUGÊNIO, PAULO ; BASTOS, LUCAS ; SANTOS, HUGO ; ROSÁRIO, DENIS ; NOGUEIRA, EDUARDO ; CERQUEIRA, EDUARDO ; KREUTZ, MÁRCIO ; NETO, AUGUSTO . Analysis of Electrical Signals by Machine Learning for Classification of Individualized Electronics on the Internet of Smart Grid Things (IoSGT) architecture. JOURNAL OF INTERNET SERVICES AND APPLICATIONS , v. 14, p. 124-135, 2023.

• BASTOS, LUCAS ; MARTINS, BRUNO ; SANTOS, HUGO ; MEDEIROS, IAGO ; EUGÊNIO, PAULO ; MARQUES, LEONARDO ; ROSÁRIO, DENIS ; NOGUEIRA, EDUARDO ; CERQUEIRA, EDUARDO ; KREUTZ, MÁRCIO ; NETO, AUGUSTO . Predictive Fraud Detection: An Intelligent Method for Internet of Smart Grid Things Systems. JOURNAL OF INTERNET SERVICES AND APPLICATIONS , v. 14, p. 160-176, 2023.

• OLIVEIRA, S. S. ; KREUTZ, MÁRCIO EDUARDO . Exploração de Espaço e Projeto Para Topologias Irregulares em Aplicações de Tempo Real. Brazilian Journal of Development , v. 6, p. 100937, 2021.

• SILVA, JEFFERSON ; KREUTZ, MÁRCIO EDUARDO ; PEREIRA, M. M. . Uma Ferramenta baseada em Inteligência Artificial para Exploração de Espaço de Projeto para Redes em Chip. Brazilian Journal of Development , v. 7, p. 1961-1980, 2021.

• NUNES, DENIS F. L. ; ARAUJO, S. R. F. ; KREUTZ, MÁRCIO EDUARDO . IPNoSys III: O Paradigma SDN em uma NoC Baseada em um Processador Não Convencional. Brazilan Journal of Development , v. 7, p. 2321-2341, 2021.

• OLIVEIRA, S. S. ; CARVALHO, BRUNO M. ; KREUTZ, M. . Network-on-Chip Irregular Topology Optimization for Real-Time and Non-Real-Time Applications. Micromachines , v. 12, p. 1196-1208, 2021.

• OLIVEIRA, S. S. ; KREUTZ, MARCIO E. . IRNoC: Uma Ferramenta de Simulação para Redes-em-Chip Irregulares. REVISTA DE SISTEMAS E COMPUTAÇÃO - RSC , v. 10, p. 189, 2020.

• OLIVEIRA, S. S. ; KREUTZ, MARCIO E. . Comparação de Desempenho entre Arbitragem Round-Robin e Arbitragem Round-Robin com Canais Virtuais em Redes-em-Chip. REVISTA DE SISTEMAS E COMPUTAÇÃO - RSC , v. 10, p. 183, 2020.

• KREUTZ, MÁRCIO E. ; MAIA, SÍLVIA M.D.M. ; SILVA, JEFFERSON ; MAGALH'ÃES, MONICA . A comparison between evolutionary and local search techniques applied to NoC design space exploration. INTERNATIONAL JOURNAL OF INNOVATIVE COMPUTING AND APPLICATIONS (PRINT) , v. 11, p. 193, 2020.

• SILVA, JEFFERSON ; KREUTZ, MÁRCIO ; PEREIRA, MONICA ; COSTA-ABREU, MARJORY DA . An investigation of latency prediction for NoC-based communication architectures using machine learning techniques. JOURNAL OF SUPERCOMPUTING , v. 75, p. 1-19, 2019.

• DA SILVA, EDUARDO A. ; KREUTZ, MÁRCIO E. ; ZEFERINO, CESAR A. . RedScarf: An Open-Source Multi-Platform Simulation Environment for Performance Evaluation of Networks-on-Chip. JOURNAL OF SYSTEMS ARCHITECTURE , v. 99, p. 101633-101648, 2019.

• SIQUEIRA, HADLEY MAGNO ; KREUTZ, MARCIO EDUARDO . A simultaneous multithreading processor architecture with predictable timing behavior. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS , v. 23, p. 1-18, 2019.

• ALVES DA SILVA, EDUARDO ; KREUTZ, MÁRCIO EDUARDO ; ZEFERINO, CESAR ALBENES . Experimental Data from the Simulation of On-Chip Communication Architectures using RedScarf Simulation Environment. DATA IN BRIEF , v. 1, p. 104725, 2019.

• OLIVEIRA, S. S. ; KREUTZ, M. E. . Comparação de Desempenho entre NoC e WINoCS usando Topologia Mesh. REVISTA DO CCEI , v. 24, p. 31-44, 2019.

• OLIVEIRA, S. S. ; PEREIRA, M. M. ; Kreutz, Marcio . Uma Nova Abordagem de Roteamento em NoCs Com Topologias Irregulares. REVISTA DO CCEI , v. 23, p. 79-92, 2018.

• SILVEIRA, M. M. ; Kreutz, Marcio ; MEDEIROS, A. L. ; MESQUITA, J. W. . PML: UMA LINGUAGEM PARA MODELAGEM E AVALIAÇÃO DOS PROCESSADORES. Revista de Sistemas e Computação - RSC , v. 5, p. 104-115, 2015.

• MEDEIROS, APARECIDA ; MEDEIROS, ANA LUISA ; KREUTZ, MÁRCIO EDUARDO . Exploração de paralelismo à nível de instruções e de tarefas em uma arquitetura de processamento não convencional. Revista Brasileira de Computação Aplicada , v. 7, p. 120-133, 2015.

• MATOS, Debora ; Concatto, Caroline ; KOLOGESKI, Anelise ; CARRO, Luigi ; KREUTZ, M. E. ; KASTENSMIDT, Fernanda ; Susin, Altamiro . A NOC closed-loop performance monitor and adapter. Microprocessors and Microsystems , v. 35, p. 1-10, 2011.

• ARAUJO, S. R. F. ; Ivan Saraiva Silva ; KREUTZ, M. E. . Packet-driven General Purpose Instruction Execution on Communication-based Architectures. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 5, p. 53-66, 2010.

• WEHRMEISTER, M. ; EDUARDO KREUTZ, MARCIO ; GOTZ, M. ; HENKLER, S. ; PIMENTEL, A. D. ; RETTBERG, A. . Anlysis, Estimations, and Applications of Embedded Systems. 1. ed. , 2023. 190p .

• HENKLER, S. ; Kreutz, Marcio ; WEHRMEISTER, M. ; GOTZ, M. ; RETTBERG, A. . Designing Modern Embedded Systems: Software, Hardware, and Applications. 1. ed. Springer Cham, 2023. 151p .

• BRISOLARA, Lisane ; KREUTZ, M. E. ; CARRO, Luigi . Behavioral Modeling for Embedded Systems and Technologies: Applications for Design and Implementation.. In: Luis Gomes; Joao M. Fernandes.. (Org.). Behavioral Modeling for Embedded Systems and Technologies: Applications for Design and Implementation.. : Hershey: IGI Global, 2009, v. , p. -.

• MATOS, Debora ; CONCATO, Caroline ; Kreutz, Marcio ; KASTENSMIDT, Fernanda ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Reconfigurable Routers for Low Power and High Performance. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, p. 1 - 14, 27 set. 2010.

• KREUTZ, M. E. ; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S³E²S. RITA - Revista de Informática Teórica e Aplicada, Porto Alegre, 05 set. 2001.

• OLIVEIRA, J. G. ; KREUTZ, MARCIO EDUARDO . The Blind Spots of Two-Factor Authentication Tools. In: Third International Conference on Innovations in Computing Research (ICR?24), 2024, Trabzon, Turkey. Proceedings of the Third International Conference on Innovations in Computing Research (ICR?24), 2024. p. 580-592.

• ALVES, A. ; SILVEIRA, L. ; DIAS, S. ; KREUTZ, MÁRCIO EDUARDO . Ptolemy II Framework as a Tool for Analyzing Attitude Control Algorithms For Nanosatellites. In: Joint 5th IAA Latin American CubeSat Workshop & 3rd IAA Latin American Symposium on Small Satellites, 2022, Brasilia. Joint 5th IAA Latin American CubeSat Workshop & 3rd IAA Latin American Symposium on Small Satellites, 2022.

• OLIVEIRA, S. S. ; SILVA, G. E. L. ; BEZERRA, A. F. R. ; KREUTZ, MÁRCIO EDUARDO ; CARVALHO, B. M. . Performance Comparison and Evaluation of Hybrid Wired-Wireless Networks-on-Chip. In: Iberchip, 2021. Iberchip.

• CARDOSO, E. B. G. ; AVELINO, A. A. F. ; PEREIRA, M. M. ; KREUTZ, MÁRCIO EDUARDO . Redes em Chip Irregulares para Tolerância a Falhas e Atendimento de Tempo Real. In: Iberchip, 2021, virtual. Iberchip.

• SALLES, A. C. ; KREUTZ, M. ; BARROS, L. . Multi-Layer Perceptron para Detecção de Faltas em Aerogeradores Baseados na Máquina de Indução com Rotor em Gaiola. In: SBAI 2021 - Simpósio Brasileiro de Automação Inteligente, 2021, Rio Grande, RS. SBAI 2021 - Simpósio Brasileiro de Automação Inteligente, 2021.

• OLIVEIRA, S. S. ; PEREIRA, M. M. ; CARVALHO, B. M. ; KREUTZ, MÁRCIO EDUARDO . Using Machine Learning to Estimate Latency and Delivered Packets in Hybrids NoCs. In: XI Brazilian Symposium on Computing Systems Engineering, 2021, Florianópolis. XI Brazilian Symposium on Computing Systems Engineering, 2021.

• OLIVEIRA, SAMUEL DA S. ; CANUTO, ANNE M. P. ; CARVALHO, BRUNO M. ; KREUTZ, MARCIO E. . Machine Learning Based Seismic Region Classification. In: 2020 International Joint Conference on Neural Networks (IJCNN), 2020, Glasgow. 2020 International Joint Conference on Neural Networks (IJCNN), 2020. p. 1.

• DE A. ROCHA, HIAGO MAYK G. ; BECK, ANTONIO CARLOS S. ; MAIA, SILVIA M. D. M. ; KREUTZ, MARCIO E. ; PEREIRA, MONICA M. . A Routing based Genetic Algorithm for Task Mapping on MPSoC. In: 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020, Florianopolis. 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020. p. 1.

• DA S. OLIVEIRA, SAMUEL ; LIMA, GUILHERME EGLE P. ; PEREIRA, MONICA M. ; KREUTZ, MARCIO E. ; CARVALHO, BRUNO M. . Mapping Wired Links in a Hybrid Wired-Wireless Network-on-Chip. In: 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020, Florianopolis. 2020 X Brazilian Symposium on Computing Systems Engineering (SBESC), 2020. p. 1.

• NUNES, DENIS F. L. ; FERNANDES, SILVIO R. ; KREUTZ, MARCIO E. . Optimizing an Architecture with Software Pipelining Strategies. In: 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSISoC), 2019, Cuzco. 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019. p. 299.

• SILVA, R. S. ; CRUZ, P. ; Kreutz, Marcio ; PEREIRA, M. M. . Communication Latency Evaluation on a Software-Defined Network-on-Chip. In: IX Brazilian Symposium on Computing Systems Engineering, 2019, Natal/RN. SBESC 2019, 2019.

• BEZERRA, G. ; CRUZ, P. ; PEREIRA, M. M. ; KREUTZ, MÁRCIO EDUARDO . Generation of Application Specific Fault Tolerant Irregular NoC Topologies Using Tabu Search. In: IX Brazilian Symposium on Computing Systems Engineering, 2019, Natal/RN. SBESC 2019, 2019.

• SIQUEIRA, H. M. C. ; Kreutz, Marcio . A Coarse-Grained Reconfigurable Architecture for a PRET Machine. In: SBESC, 2018, Salvador. VIII Brazilian Symposium on Computing Systems Engineering, 2018.

• SIQUEIRA, H. M. C. ; Kreutz, Marcio . A Simultaneous Multithreading Processor Architecture with Predictable Timing Behavior. In: SBESC, 2018, Salvador. VIII Brazilian Symposium on Computing Systems Engineering, 2018.

• MESQUITA, J. W. ; CRUZ, M. O. ; Kreutz, Marcio ; PEREIRA, M. M. . Design space exploration using UTNoCs and genetic algorithm. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. VI Brazilian Symposium on Computing Systems Engineering, 2016.

• Lopes, A. S. B. ; SANTOS, E. ; Kreutz, Marcio ; PEREIRA, M. M. . A Runtime Mapping Algorithm to Tolerate Permanent Faults in a CGRA. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. VI Brazilian Symposium on Computing Systems Engineering, 2016.

• CRUZ, M. O. ; PEREIRA, M. M. ; Kreutz, Marcio . Uma Arquitetura para Exploração de Paralelismo Multinível utilizando Roteadores Processantes. In: XXI Workshop Iberchip, 2015, Montevideo. XXI Workshop Iberchip, 2015.

• WALTER, S. ; RETTBERG, A. ; Kreutz, Marcio . Towards formalized model-based requirements for a seamless design approach in safety-critical systems. In: 6th IEEE Workshop on Self-Organizing Real-Time Systems, 2015, Auckland. 6th IEEE Workshop on Self-Organizing Real-Time Systems, 2015.

• MATOS, Debora ; PRASS, M. ; Kreutz, Marcio ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Performance Evaluation of Hierarchical NoC Topologies for Stacked 3D ICs. In: International Symposium on Circuits and Systems, 2015, Lisboa. International Symposium on Circuits and Systems, 2015.

• JATZKOWSKI, J. ; KREUTZ, M. E. ; RETTBERG, A. . Towards Hierarchical Scheduling of Dependent Systems with Hypervisor-based Virtualization. In: Electronic System Level Synthesis Conference, 2015, San Francisco. The 2015 Electronic System Level Synthesis Conference, 2015.

• Lopes, A. S. B. ; Kreutz, Marcio ; PEREIRA, M. M. . Suporte a Tolerância a Falhas para aumentar o desempenho de Redes em Chip. In: Workshop DIMAp 30 anos, 2015, Natal. Workshop DIMAp30anos, 2015.

• MESQUITA, J. W. ; CRUZ, M. O. ; PEREIRA, M. M. ; MEDEIROS, A. L. ; Kreutz, Marcio . Exploração de Espaço de Projeto utilizando LM-NoC com avaliação de algoritmos de roteamento. In: Workshop DIMAp 30 anos, 2015, Natal. Workshop DIMAp30anos, 2015.

• JATZKOWSKI, J. ; Kreutz, Marcio ; RETTBERG, A. . Hierarchical Multicore-Scheduling for Virtualization of Dependent Real-Time Systems.. In: International Embedded Systems Symposium, 2015, Foz do Iguaçú. The 5th IFIP International Embedded Systems Symposium, 2015.

• Lopes, A. S. B. ; Kreutz, Marcio ; PEREIRA, M. M. . Enabling NoC Performance Improvement using a Fault Tolerance Mechanism. In: SBESC - Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2015, Foz do Iguaçú. SBESC - Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2015.

• MATOS, Debora ; Kreutz, Marcio ; Reinbrecht, Cezar ; CARRO, L. ; Susin, Altamiro . Adaptive Multiple Switching Strategy Toward an Ideal NoC. In: IEEE International Symposium on Circuits and Systems - ISCAS, 2014, 2014, Melbourne. IEEE International Symposium on Circuits and Systems, 2014, 2014.

• SIQUEIRA, H. M. C. ; Edgard de Faria Correa ; Ivan Saraiva Silva ; KREUTZ, M. E. ; PEREIRA, M. M. . A VLIW Architecture with Memory Optimization. In: Workshop Iberchip, 2014, Santiago, Chile. XX Workshop Iberchip, 2014.

• MATOS, Debora ; Reinbrecht, Cezar ; KREUTZ, M. E. ; Palermo, Gianluca ; CARRO, Luigi ; Susin, Altamiro . Hierarchical and Multiple Switching NoC with Floorplan Based Adaptability. In: ARC - Applied Reconfigurable Computing, 2013, Los Angeles. Lecture Notes in Computer Science. Heidelberg: Springer Berlin, 2013. p. 179-184.

• VILELA, G. ; Edgard de Faria Correa ; Kreutz, Marcio . A LLVM based development environment for embedded systems software targeting the RISCO processor. In: SBESC 2012, 2012, Natal. Proceedings of Brazilian Symposium on Computing Systems Engineering, 2012.

• REINBRECHT, C. ; MATOS, D. ; CARRO, L. ; SUSIN, A. ; KREUTZ, M. . MINoC: Providing configurable high throughput interconnection for MPSoCs. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012. p. 1.

• SANTOS, I. O. ; Lopes, A. S. B. ; CARVALHO, B. M. ; Edgard de Faria Correa ; KREUTZ, M. E. . H.264/AVC Motion Estimation on FPGAs and GPUs: A Comparative Study. In: NORCHIP 2012 - The Nordic Microelectronics event, 2012, Copenhagen. NORCHIP 2012 - The Nordic Microelectronics event, 2012.

• GADELHA, M. ; ARAUJO, S. R. F. ; KREUTZ, M. E. ; Edgard de Faria Correa . A tool for developing IPNoSys programs using a high-level programming language. In: Workshop on Circuits and Systems Design, 2011, João Pessoa. Proceedings of WCAS'11, 2011.

• SIQUEIRA, H. M. C. ; Ivan Saraiva Silva ; KREUTZ, M. E. ; Edgard de Faria Correa . Memory Controller for Digital TV Decoders. In: Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2011, Florianópolis. SBESC Proceedings, 2011, 2011.

• KOLOGESKI, Anelise ; MATOS, Debora ; CONCATO, Caroline ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . un Time Adaptive Mechanism for Sustaining Performance with Fault Tolerance. In: NOCs 2010 (Diagnostic Services in Network-on-Chips - DSNoC), 2010, Grenoble. NoCs 2010, 2010.

• MATOS, Debora ; CONCATO, Caroline ; KOLOGESKI, Anelise ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro A . Monitor-Adapter Coupling for NOC Performance Tuning. In: International Conference on Embedded Computer Systems: Architectures, MOdeling and Simulation - SAMOS, 2010, 2010, Samos, Greece. SAMOS X, 2010.

• CRUZ, B. ; KREUTZ, M. E. ; Edgard de Faria Correa ; Ivan Saraiva Silva . Exploring Memory Organization in Virtual MP-SoC Platforms. In: 23rd Symposium on Integrated Circtuits and Systems Design, SBCCI 2010, 2010, São Paulo. Chip in Sampa, 2010.

• MATOS, Debora ; CONCATO, Caroline ; BRISOLARA, Lisane ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . The Need for Reconfigurable Routers in Networks-on-Chip.. In: Applied Reconfigurable Computing, ARC 2009., 2009, Karlsruhe. 5th international workshop, ARC 2009.. Berlin: Springer, 2009. v. 1. p. 275-280.

• CONCATO, Caroline ; MATOS, Debora ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . NoC Power Optimization Using a Reconfigurable Router.. In: EEE Computer Society Annual Symposium on VLSI - ISVLSI, 2009., 2009, Tampa, Florida. IEEE Computer Society Annual Symposium on VLSI, 2009., 2009.

• CONCATO, Caroline ; MATOS, Debora ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu ; COTA, Erika . Fault Tolerant Mechanism to Improve Yield in NoCs Using a Reconfigurable Router. In: SBCCI - Symposium on Integrated Circuits and System Design, 2009, Natal - RN. Chip on the Dunes, 2009. v. 1. p. 159-164.

• MATOS, Debora ; CONCATO, Caroline ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . Highly Efficient Reconfigurable Routers in NoCs. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration - VLSI-SoC, 2009, Florianópolis. 17th IFIP/IEEE International Conference on Very Large Scale Integration - VLSI-SoC, 2009.

• MATOS, Debora ; CONCATO, Caroline ; KOLOGESKI, Anelise ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . Adaptive Router Architecture Based on Traffic Behavior Observability. In: Network on Chip Architectures - NoCARC, 2009, New York. Second International Workshop on Network on Chip Architectures, 2009., 2009.

• AGUIAR, A. ; KIST, F. ; KREUTZ, M. E. ; FURTADO, J. C. ; SANTOS, R. R. ; SANTOS, T. G. . Síntese e Integração de um Agregado Reconfigurável Aplicado a um Algoritmo Genético Distribuído. In: XIII Workshop Iberchip, 2007, Lima, Peru. XIII Workshop Iberchip, 2007. v. 1. p. 221-224.

• AGUIAR, A. ; KREUTZ, M. E. ; SANTOS, R. R. ; SANTOS, T. G. . Design Flow of a dedicated Computer Cluster Customized for a Distributed Genetic Algorithm Applications. In: IEEE 18th International Conference on Application-specific Systems, Architectures and Processors, 2007, Montreal. IEEE International Conference on Application-specific Systems, Architectures and Processors. Los Alamitos: IEEE, 2007.

• ZEFERINO, Cesar ; BRUCH, Jaison Valmor ; PEREIRA, Thiago Felski ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. In: WPerformance2007, 2007, Rio de Janeiro. Anais do Congresso da Sociedade Brasileira de Computação. Porto Alegre: Sociedade Brasileira de Computação, 2007. p. 559-578.

• AGUIAR, A. ; BOTH, C. ; FREITAS, J. ; KREUTZ, M. E. ; SANTOS, T. G. ; SANTOS, R. R. . Implementação de Algoritmos Genéticos Paralelos Aplicados à Farmacos. In: XXVI CSBC - V WPerformance, 2006, Campo Grande. XXVI CSBC - V WPerformance, 2006.

• KREUTZ, M. E. ; SUSIN, Altamiro A . INTERFACE-BASED PROGRAMMING MODEL FOR NoC ARCHITECTURE EVALUATION. In: Iberchip, 2005, salvador. XI worshop iberchip, 2005. p. 23-26.

• CARDOSO, Rodrigo ; KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro A . Design Space Exploration on Heterogeneous Networks-on-Chip. In: ISCAS 2005, 2005, Kobe. ISCAS 2005, 2005.

• KREUTZ, M. E. ; MARCON, Cesar ; CALAZANS, Ney ; SUSIN, Altamiro A . Models for Embedded Application Mapping onto NoCs: Timing Analysis. In: RSP 2005, 2005, Montreal, 2005.

• KREUTZ, M. E. ; MARCON, César ; CARRO, Luigi ; WAGNER, Flávio ; SUSIN, Altamiro Amadeu . Design Space Exploration Comparing Homogeneous and Heterogeneous Network-on-Chip Architectures. In: 18th Symposium on Integrated Circuits and Systems Design - SBCCI 05, 2005, Florianópolis. Symposium on Integrated Circuits and Systems Design - CHIP ON THE ISLAND, 2005.

• ZEFERINO, Cesar ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . RASoC: A Router Soft-Core for Networks-on-Chip. In: Design, Automation and Test in Europe - Designer's Forum, 2004, Paris. Proceedings of DATE 04, 2004.

• INDRUSIAK, Leandro ; KREUTZ, M. E. ; REIS, Ricardo ; SUSIN, Altamiro Amadeu ; GLESNER, Manfred . UML-DRIVEN DESIGN SPACE DELIMITATION AND EXPLORATION: A CASE STUDY ON NETWORKS-ON-CHIP. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2004, Tatranská Lomnika - Slovakia. Proceedings. Bratislava: Institute of Informatics, 2004. p. 5-12.

• COTA, Erika ; KREUTZ, M. E. ; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu ; LUBASZEWSKI, Marcelo . The Impact of NoC Reuse on the Testing of Core-Based Systems. In: 21st International IEEE VLSI Test Symposium, 2003, Napa Valley - CA. Proceedings of VTS 2003. Los Alamitos: IEEE Press, 2003. p. 128-133.

• ZEFERINO, Cesar ; KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro A . A Study on Communication Issues for Systems-on-Chip. In: Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. 15th A Study on Communication Issues for Systems-on-Chip - Chip in the Pampa, 2002.

• MATTOS, J. ; KREUTZ, M. E. ; CARRO, Luigi . Low-Power Control Architecture for Embedded Processors. In: Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and System Design - Chip in the Pampa, 2002.

• KREUTZ, M. E. ; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Communication Architectures for System-on-Chip. In: sbcci, 2001, Pirenópolis, 2001.

• KREUTZ, M. E. ; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S³E²S. In: Iberchip, 2001, Montevideo, 2001.

• CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . System design and Synthesis for Multiple Behavior Applications. In: DATE, 2000, Paris, 2000.

• CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . A design methodology for embedded systems based on multiple processors. In: DIPES, 2000, Schloss Eringerfeld, 2000.

• WAGNER, Flávio ; KREUTZ, M. E. ; OYAMADA, M. ; CARRO, Luigi . Object-Oriented Modeling and Co-Simulation of Embedded Electronic Systems. In: VLSI, 1999, Lisboa, 1999.

• CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . System Synthesis and Processor Selection in the S3E2S Environment. In: SBCCI, 1999, Natal, 1999.

• KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Application Specific Synthesis from Simulation. In: SIM, 1998, Bento Gonçalves, 1998.

• KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Custom Microprocessor Synthesis with Alma. In: Iberchip, 1997, Cidade de Mexico, 1997.

• KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Síntese do processador MCS8051 dedicado com arquitetura pipeline. In: Iberchip, 1997, Cidade do Mexico, 1997.

• KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . System integration with dedicated processor for industrial applications. In: SICICA, 1997, Annecy, 1997.

• CARRO, Luigi ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . System Design Methodology with Dedicated Controllers and Compilers. In: SBCCI, 1997, Gramado, 1997.

• KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . C Compiler to ASIP 8051. In: SIM, 1997, Porto Alegre, 1997.

• MESQUITA, J. W. ; MEDEIROS, A. L. ; Kreutz, Marcio ; SILVEIRA, M. M. ; PEREIRA, M. M. . LM-NoC: Uma Linguagem de Modelagempara Redes em Chip. In: XXI Workshop Iberchip, 2015, Montevideo. XXI Workshop Iberchip, 2015.

• AGUIAR, A. ; BOTH, C. ; FREITAS, J. ; KREUTZ, M. E. ; SANTOS, T. G. ; SANTOS, R. R. . Integração de um Núcleo Femtojava com uma Pilha de Comunicação para a Concepção de um Cluster Baseado em FPGAs. In: ESCOLA REGIONAL DE ALTO DESEMPENHO, 2007, Porto Alegre. ESCOLA REGIONAL DE ALTO DESEMPENHO, 2007.

• KREUTZ, M. E. ; CARRO, Luigi ; MARCON, Cesar ; CALAZANS, Ney ; SUSIN, Altamiro A . Energy and Latency Evaluation of NoC Topologies. In: ISCAS 2005, 2005, Kobe. IEEE International Symposium on Circuits and Systems, 2005.

• ITO, S. ; MATOS, J. ; KREUTZ, M. E. ; CARRO, Luigi . Synthesizing Simulink Specifications. In: SIM, 2000, Torres, 2000.

Outras produções

Projetos de pesquisa

• 2023 - Atual

  Exploração de Paralelismo em Hardware para Aceleração de Processamento de Imagens e Aprendizado de Máquina., Descrição: Este projeto busca integrar a experiência do Pesquisador Visitante (Prof. Dr. Altamiro Amadeu Susin) ao grupo de pesquisa Laboratory of Embedded and Distributed Systems (LEDS) da Universidade do Vale do Itajaí para o desenvolvimento de uma plataforma MPSoC baseada no processador RISC-V e em aceleradores de hardware desenvolvidos especialmente para produzir soluções eficientes de alto desempenho para o processamento digital de imagens usando modelos de aprendizado de máquina. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (8) / Mestrado acadêmico: (4) / Doutorado: (4) . , Integrantes: Márcio Eduardo Kreutz - Integrante / SUSIN, A. - Integrante / ZEFERINO, CESAR A. - Coordenador / Felipe Viel - Integrante / Douglas Almeida dos Santos - Integrante / George de Borba Nader - Integrante / Bruna Henning Pereira - Integrante / Luiz Fernando Heidrich Duarte - Integrante / Leonardo Rebello Januário - Integrante / Anderson Ignacio da Silva - Integrante.

• 2023 - Atual

  Arquiteturas de Sistemas em Chip para Visão Computacional baseada em Aprendizado de Máquina, Descrição: As soluções atuais de visão computacional empregam técnicas e tecnologias de processamento de imagem e de aprendizado de máquina para extrair e interpretar informações de imagens capturadas por câmeras, mimetizando o sistema de visão humana. Contudo, o grande volume de dados gerados e os requisitos de desempenho para analisar essas imagens em tempo real demandam o uso de plataformas orientadas ao domínio de aplicação. Atualmente, existe uma grande diversidade de técnicas de aprendizado de máquina e de tecnologias e arquiteturas de hardware e software que devem ser investigadas para se avaliar sua aplicabilidade em sistemas de visão computacional. Considerando esse problema, este projeto busca identificar quais são as técnicas, tecnologias e arquiteturas mais eficientes para atender os requisitos específicos dessas aplicações por meio do desenvolvimento de uma plataforma SoC multiprocessada baseada em aprendizado de máquina e aceleradores em hardware para a implementação de soluções de visão computacional. O projeto envolve uma equipe multi-institucional com larga experiência em PD de arquiteturas avançadas, em especial para aplicações da área de processamento de imagem. Como resultado, espera-se disponibilizar uma plataforma de referência para desenvolvimento rápido de aplicações baseadas em visão computacional.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Ivan Saraiva Silva - Integrante / Susin, Altamiro - Integrante / Monica Magalhães Pereira - Integrante / Douglas Rossi de Melo - Integrante / ZEFERINO, CESAR A. - Coordenador / Christiane de Araújo Nobre - Integrante / Felipe Viel - Integrante / Bruna Henning Pereira - Integrante / Luiz Fernando Heidrich Duarte - Integrante / Anderson Ignacio da Silva - Integrante / George Borba de Nardes - Integrante / Alexsandro Cristóvão Bonatto - Integrante / Kelson Rômulo Teixeira Aires - Integrante / Filipe Fontinele de Almeida - Integrante / Júlio César da Silva Soares - Integrante / Paulo Fylippe Sell - Integrante / Wesley Grignani - Integrante / Thiago Haas Rausch - Integrante / Larissa de Sousa Gouvea - Integrante / Sydney Matheus de Souza - Integrante / Eduardo Ayr Pereira Orsi - Integrante / Bruno Jaciel de Mello - Integrante / João Heitor Zabel da Rocha - Integrante / Gabriel Bodenmüller - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2022 - Atual

  Arquiteturas para aceleração em hardware de modelos de aprendizagem de máquina, Descrição: Este projeto busca investigar arquiteturas e tecnologias para implementação de modelos de aprendizado de máquina em hardware. O projeto está estruturado em cinco eixos temáticos que incluem diferentes aplicações da vida real, bem como a investigação de soluções especializadas de redes de interconexão chaveada. O projeto será desenvolvido em colaboração com pesquisadores da Universidade do Vale do Itajaí - Univali e de outras universidades do Brasil, bem como com uma startup de tecnologia. O projeto é aderente às áreas tecnológicas prioritárias do Mistério da Ciência, Tecnologia e Inovações e aos objetivos da Estratégia Brasileira de Inteligência Artificial. Como resultados, espera-se consolidar uma linha de pesquisa emergente na Univali e contribuir por meio da publicação de artigos científicos, formação de recursos humanos qualificados e produção de inovação.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / SUSIN, A. - Integrante / Douglas Rossi de Melo - Integrante / ZEFERINO, CESAR A. - Coordenador / Eduardo Augusto Bezerra - Integrante / Felipe Viel - Integrante / George de Borba Nader - Integrante / Luiz Fernando Heidrich Duarte - Integrante / Leonardo Rebello Januário - Integrante / Anderson Ignacio da Silva - Integrante.

• 2020 - Atual

  Otimização de Redes em Chip definidas por Software, Descrição: A possibilidade de explorar o espaço de projeto das redes em chip abre o escopo para novos paradigmas, sendo estes advindos muitas vezes das redes de computadores ou de outros processos de comunicação. Diante da necessidade de explorar novos modelos de comunicação este projeto de pesquisa visa explorar o espaço de projeto das redes em chip definidas por software (SDNs, software defined networks) [1], propondo o desenvolvendo de uma arquitetura de comunicação baseada neste paradigma e de algoritmos para geração de rotas de comunicação otimizadas.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.

• 2020 - Atual

  EXPLORAÇÃO DE SOLUÇÕES DE CLASSIFICADORES DE IMAGENS HIPERESPECTRAIS BASEADAS EM REDES NEURAIS PARA ALCANÇAR ALTO DESEMPENHO., Descrição: Os recentes avanços na tecnologia de sensoriamento remoto hiperespectral proporcionaram o desenvolvimento de sensores com altíssima resolução, capazes de oferecer medidas radiométricas em bandas estreitas e contínuas, para cada pixel da imagem. Uma imagem hiperespectral é um conjunto de imagens dentro do mesmo objeto, onde cada uma pode ser representada por um comprimento de onda diferente. A exploração de imagens hiperespectrais é importante, pois é uma tecnologia utilizada em aplicações como mapeamento da vegetação, caracterização de poluição urbana, avaliação de áreas degradadas, agricultura de precisão, mapeamento geológico, exploração mineral, entre outras. Por possuírem uma quantidade significativa de informação, as imagens hiperespectrais trouxe uma nova dimensão para a classificação de imagens. Em razão destas questões, cresce os estudos sobre soluções que utiliza processamento paralelo para aumentar o tratamento dessas imagens. Assim, torna-se interessante o estudo e utilização de redes neurais na classificação de HSIs, já que elas são capazes de alcançar desempenho de estado da arte em diversas tarefas do processamento de imagem. Este trabalho insere-se nesse contexto e tem como foco o estudo e implementação de um classificador que seja capaz de fazer processo de classificação de HSIs em tempo real.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante / Christiane de Araújo Nobre - Integrante.

• 2019 - Atual

  Projeto de NoC-based MPSoCs com Aceleradores Reconfiguráveis, Projeto certificado pelo(a) coordenador(a) Monica Magalhães Pereira em 22/08/2023., Descrição: Durante as últimas décadas, a área de sistemas embarcados evoluiu significativamente. A crescente capacidade de integração de transistores em um único chip, dada pela Lei de Moore possibilitou o desenvolvimento de dispositivos com cada vez mais poder de processamento. Essa elevada quantidade de transistores atualmente disponíveis em uma pastilha de silício permitiu que diversos componentes pudessem ser integrados em um mesmo chip, surgindo assim os MPSoCs (Multiprocessor System on Chip). Os MPSoCs são compostos por, além de processadores, co-processadores, blocos de entrada e saída, blocos de memória e núcleos dedicados. O modo como os componentes do MPSoC estão conectados é um fator que afeta diretamente o desempenho do sistema como um todo. Este projeto visa criar uma metodologia de projeto que combine diferentes ferramentas de forma a permitir realizar exploração de espaço de projeto de MPSoCs baseados em NoCs que utilizam aceleradores reconfiguráveis para aumentar o desempenho dos sistemas. Dando assim a possibilidade do projetista otimizar características que realmente podem influenciar o projeto, uma vez que é possível observar como tais características afetam globalmente o sistema.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Monica Magalhães Pereira - Coordenador / Paulo Vitor Fernandes Andrade - Integrante.

• 2018 - Atual

  SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem, Descrição: Este projeto busca investigar alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Susin, Altamiro - Integrante / Eros Comunello - Integrante / Samuel da Silva Oliveira - Integrante / Wemerson Delcio Parreira - Integrante / Douglas Rossi de Melo - Integrante / Thiago Felski Pereira - Integrante / ZEFERINO, CESAR A. - Coordenador / Andre Francisco Ribeiro Bezerra - Integrante / Felipe Viel - Integrante / Lucas Martin Vero Pereira - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Andrei Franciso da Rosa - Integrante / Arthur Passos - Integrante / IIvan Jader Borschardt - Integrante / Douglas Almeida dos Santos - Integrante / Arielli Verri Lucca - Integrante / George de Borba Nader - Integrante / Bruna Henning Pereira - Integrante.

• 2017 - 2018

  Avaliação de arquiteturas de Redes-em-Chip através de ferramentas de apoio ao projetos dedicadas., Descrição: Sistemas multiprocessados em chip constituem-se de circuitos eletrônicos extremamente complexos em número de componentes e seus relacionamentos. Tais sistemas usualmente compreendem um conjunto de elementos de processamento e de comunicação, além de organização de memória. O projeto de tais sistemas constitui-se de uma tarefa multidisciplinar que envolve conhecimentos de linguagens, simulação, otimização entre outros. Um dos grandes desafios se refere a obtenção de modelos de arquiteturas otimizadas e em diferentes níveis de abstração. O presente projeto foca nesse quesito, propondo a criação de modelos de arquiteturas de comunicação em diferentes níveis de abstração, novos mecanismos de comunicação, em conjunto com a correspondente avaliação de desempenho visando a otimização.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / Cesar Zeferino - Integrante / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.

• 2017 - Atual

  Internet das coisas inteligente a serviço da sociedade, Descrição: Esse projeto visa propor diferentes sistemas embarcados que combinam inteligência artificial e tecnologias de comunicação da Internet das Coisas para automação, monitoramento e controle de tarefas nos campos de tecnologias assistivas. O principal foco do projeto é o desenvolvimento de soluções que auxiliem grupos vulneráveis como pessoas com deficiências; idosos; mulheres; crianças e adolescentes.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador / Marcos Oliveira da Cruz - Integrante.

• 2016 - Atual

  Proposta e implementação de aceleradores reconfiguráveis para Sistemas Multiprocessados em um Único Chip, Descrição: Esse projeto visa a proposta e implementação de aceleradores reconfiguráveis para serem acoplados aos cores de um sistema multiprocessado em um único chip (MPSoC - multiprocessor system on chip) com o objetivo de aumentar desempenho de sistemas heterogêneos. Para atender o aspecto de heterogeneidade, em que os núcleos do sistema multiprocessado são de diferentes tipos, os aceleradores são reconfiguráveis e cada acelerador possui um modelo diferente e, é especializado em acelerar diferentes domínios de aplicações. A aceleração de código combina exploração de ILP (instruction level parallelism) de diferentes formas, como software pipeline, paralelismo espacial, bem como, TLP (thread level parallelism). Além de desempenho, aspectos como área e potência também são considerados no projeto proposto.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Monica Magalhães Pereira - Coordenador.

• 2015 - 2020

  Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip, Descrição: Este projeto tem dois principais tópicos de pesquisa. O primeiro é relativo à pesquisa e utilização de arquiteturas reconfiguráveis que exploram diversos níveis de paralelismo. Com o intuito de estender a arquitetura reconfigurável para suportar as técnicas multiprocessamento. O segundo tópico de pesquisa deste projeto é avaliar a tolerância a falhas da arquitetura no âmbito das altas taxas de falhas previstas para tecnologias futuras. Para isto, o mecanismo de geração de configuração será apto a gerenciar os recursos com falha de forma a tolerar as falhas sem a necessidade de interromper o sistema dinâmico. A investigação da melhor estratégia de tolerância a falhas, levando em consideração a complexidade do modelo de interconexão, poderá ser realizada em paralelo com as outras atividades, de forma que estas cooperem entre si. Além disso, também devem ser analisadas técnicas de tolerância a falhas específicas para arquiteturas multiprocessadas.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.

• 2015 - 2016

  Aplicação de técnicas de tolerância a falhas em arquiteturas de Redes-em-Chip., Descrição: Este projeto visa aplicar diferentes técnicas de tolerâncias a falhas, visando a concepção de arquiteturas que, mesmo na presença de falhas, consigam atingir determinados níveis de funcionalidades.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante.

• 2014 - 2016

  Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas, Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Silvio Araújo - Integrante / Monica Magalhães Pereira - Coordenador / Ricardo Ferreira - Integrante.

• 2014 - 2015

  Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip, Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes (Kucher, 2000). Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque (Jantsch e Tenhunen, 2003). As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas (Zeferino, 2003). Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação (SBC 2010). Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.

• 2010 - 2012

  Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip, Descrição: Este projeto foca na otimização arquitetural de processadores dedicados, presentes em sistemas eletrônicos embarcados. Para tanto, análises sobre o comportamento de processamento e de comunicação de aplicações dedicadas serão realizadas e servirão como guia para a configuração de arquiteturas de processamento.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Edgard de Faria Correa - Integrante / Eriksson Silacier - Integrante.

• 2009 - 2013

  SoC-SBTVD: Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: Rede formada para desenvolver módulos de hardware para construção de um sistema integrado em FPGA para terminais de acesso do SBTVD. O projeto inclui os seguintes parceiros: UnB (Coordenação Geral - AAC Decoder), UFRN/UFPEL (Demux), UFRGS (Núcleo Processamento) e Unisinos (H.264 Decoder). A UFSC colabora na integração dos módulos.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Altamiro Amadeu Susin - Integrante / Sérgio Bampi - Integrante / Edgard de Faria Correa - Integrante / Ivan Saraiva Silva - Integrante / Luciano Agostini - Integrante.

• 2009 - 2012

  Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador.

• 2009 - 2012

  REDEH264 - Rede H.264 SBTVD, Descrição: A rede H.264 - fase 2 tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital).. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Altamiro A Susin - Coordenador / Ivan Saraiva Silva - Integrante.

• 2008 - 2013

  Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes - Namitec, Descrição: O Instituto Nacional de Ciência e Tecnologia, denominado NAMITEC, aborda o tema de microeletrônica e nanoeletrônica dentro da área de tecnologias de informação e comunicação. NAMITEC aborda o tema de forma ampla, incluindo aplicações de redes de sensores sem fio, projeto de circuitos integrados, desenvolvimento de ferramentas de auxílio a projeto - EDA, desenvolvimento de dispositivos semicondutores, sobretudo microssensores e materiais e técnicas para fabricação de dispositivos.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Altamiro Amadeu Susin - Integrante / Ricardo Jacobi - Integrante / Edgard de Faria Correa - Integrante / Jacobus Swart - Coordenador / Ivan Saraiva Silva - Integrante.

• 2008 - 2010

  Estudo e Aplicação de Técnicas de Redução de Potência em Redes-em-Chip - SoCIN-LP, Descrição: Este projeto propõe a associação de duas linhas de pesquisa: uma em metodologia de projeto baseada em redes intra-chip e outra em técnicas de baixa potência. Unindo estas duas linhas de investigação, propõe-se pesquisar Sistemas em Chip (SoC) baseados em Redes intra-chip (NoC) utilizando técnicas de baixa potência para reduçãodo consumo de energia (LP, Low Power). Estes termos estão presentes em todas as conferências atuais de microeletrônica e Tecnologia de Informação e Comunicação. Componentes de hardware reutilizáveis são denominados núcleos (cores) ou IPs (Intelectual Property blocks). Em um SoC, os múltiplos núcleos são interligados por uma arquitetura de comunicação, sendo que o tipo de arquitetura mais utilizado atualmente é baseado no barramento, pois trata-se de uma estrutura de interconexão reutilizável e com baixo custo de silício.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Eduardo Costa - Integrante / Sérgio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

• 2007 - 2009

  Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip, Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Tatiana Gadelha dos Santos - Integrante / Rafael Ramos dos Santos - Integrante / João Carlos Furtado - Integrante., Financiador(es): Universidade do Vale do Itajaí - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

Projetos de desenvolvimento

• 2016 - Atual

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - Atual

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - Atual

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

• 2016 - 2016

  AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

Prêmios