Márcio Eduardo Kreutz

Possui graduação em Ciência da Computação pela Universidade Regional do Noroeste do Estado do Rio Grande do Sul(1994), mestrado em Computação pela Universidade Federal do Rio Grande do Sul(1997), doutorado em Computação pela Universidade Federal do Rio Grande do Sul(2005) e pós-doutorado pela Carl von Ossietzky Universität Oldenburg(2015). Atualmente é Professor Adjunto da Universidade Federal do Rio Grande do Norte e da Universidade do Vale do Itajaí. Tem experiência na área de Ciência da Computação. Atuando principalmente nos seguintes temas:Projeto de Sistemas Digitais Complexos, Networks-on-Chip, Otimização de Componentes Arquiteturais.

Informações coletadas do Lattes em 25/06/2020

Acadêmico

Seção coletada automaticamente pelo Escavador

Formação acadêmica

Doutorado em Computação

2000 - 2005

Universidade Federal do Rio Grande do Sul
Título: Método para a Otimização de Plataformas Arquiteturais para Sistemas Multiprocessados Heterogêneos
Altamiro Amadeu Susin. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Projeto de Sistemas Digitais Complexos; Networks-on-Chip; Otimização de Componentes Arquiteturais.Grande área: Ciências Exatas e da Terra

Mestrado em Computação

1995 - 1997

Universidade Federal do Rio Grande do Sul
Título: Geração de Processador para Aplicação Específica,Ano de Obtenção: 1997
Orientador: Altamiro Amadeu Susin
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. Palavras-chave: Sistemas Dedicados; Ferramentas de Apoio ao Projeto; Aplicações Específicas; Arquiteturas de Processadores; Processadores com Conjunto de Instruções Otimizado.Grande área: Ciências Exatas e da Terra

Graduação em Ciência da Computação

1991 - 1994

Universidade Regional do Noroeste do Estado do Rio Grande do Sul
Título: Comunicação de Grupo no Sistema Operacional Amoeba
Orientador: Raul Ceretta
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Seção coletada automaticamente pelo Escavador

Pós-doutorado

2014 - 2015

Pós-Doutorado. , Carl von Ossietzky Universität Oldenburg, UNI/Oldenburg, Alemanha. , Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Projeto baseado em Modelos. , Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Métodos para projeto de Sistemas Embarcados.

Seção coletada automaticamente pelo Escavador

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Alemão

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.

Seção coletada automaticamente pelo Escavador

Áreas de atuação

    Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.

Seção coletada automaticamente pelo Escavador

Organização de eventos

Kreutz, Marcio ; PEIXOTO, F. . WCAS - Workshop on circuits and Systems. 2016. (Congresso).

Kreutz, Marcio ; RETTBERG, A. ; WEHRMEISTER, M. ; GOTZ, M. . IESS - International Embedded Systems Symposium. 2015. (Congresso).

Kreutz, Marcio ; KASTENSMIDT, Fernanda ; REIS, Ricardo ; PEREIRA, M. M. ; Edgard de Faria Correa . ISVLSI 2013 - IEEE Computer Society Annual Symposium on VLSI. 2013. (Congresso).

KREUTZ, M. E. ; ZEFERINO, Cesar ; Paulo Fabbro ; Oscar Gouveia . WCAS - Workshop on Circuits and System Design. 2013. (Congresso).

Kreutz, Marcio ; RETTBERG, A. ; GERSTLAUER, A. ; HINDERSCHEIT, J. ; MORAWIEC, A. . The 2013 Electronic System Level Synthesis Conference. 2013. (Congresso).

KREUTZ, M. E. ; WIRTH, G. ; HILLERINGMANN, U. ; GLOSEKOTTER, P. ; JOB, R. . 3RD SUMMER SCHOOL OF ADVANCED MICROSYSTEMS TECHNOLOGIES FOR SENSOR APPLICATIONS. 2013. (Outro).

Kreutz, Marcio ; Edgard de Faria Correa ; Ivan Saraiva Silva ; PEREIRA, M. M. . ESSE 2012 - Escola de Sistemas Embarcados. 2012. (Outro).

Kreutz, Marcio ; Edgard de Faria Correa ; ARAUJO, S. R. F. ; PEREIRA, M. M. ; SIQUEIRA, M. . EPOCA 2012 - Escola Potiguar de Computação e suas Aplicações. 2012. (Outro).

KREUTZ, M. E. ; ZEFERINO, Cesar ; BARROS, E. . WCAS 2012 - Workshop on Circuits and Systems. 2012. (Congresso).

KREUTZ, M. E. ; Edgard de Faria Correa . SBESC 2012. 2012. (Congresso).

KREUTZ, M. E. ; Ivan Saraiva Silva ; Edgard de Faria Correa ; PEREIRA, M. M. . Chip on the Dunes. 2009. (Congresso).

KREUTZ, M. E. ; WIRTH, G. ; HILLERINGMANN, U. ; GLOSEKOTTER, P. ; JOB, R. . 3RD SUMMER SCHOOL OF ADVANCED MICROSYSTEMS TECHNOLOGIES FOR SENSOR APPLICATIONS. 2013. (Outro).

KREUTZ, M. E. ; Ivan Saraiva Silva ; Edgard de Faria Correa ; PEREIRA, M. M. . Chip on the Dunes. 2009. (Congresso).

Seção coletada automaticamente pelo Escavador

Participação em eventos

VIII Brazilian Symposium on Computing Systems Engineering. 2018. (Simpósio).

12th International Symposium on Reconfigurable Communication-centric Systems-on-Chip. 2017. (Simpósio).

VII Brazilian Symposium on Computing Systems Engineering. 2017. (Simpósio).

Chip on the Moutains. 2016. (Congresso).

VI Brazilian Symposium on Computing Systems Engineering. Design space exploration using UTNoCs and genetic algorithm.. 2016. (Congresso).

10th International Symposium on Reconfigurable Communication-centric Systems-on-Chip. 2015. (Congresso).

International Embedded Systems Symposium. 2015. (Simpósio).

International Symposium on Circuits and Systems. Performance Evaluation of Hierarchical NoC Topologies for Stacked 3D ICs. 2015. (Congresso).

V Brazilian Symposium on Computing Systems Engineering. 2015. (Simpósio).

SBESC.An experimental evaluation of a combination of features on the IPNoSys.. 2013. (Simpósio).

Chip in Brasília. 2012. (Simpósio).

SBESC 2012.A LLVM based development environment for embedded systems software targeting the RISCO processor. 2012. (Simpósio).

ESSE-PI - Escola de Sistemas Embarcados do Piauí 2011.Projeto de Redes-em-Chip. 2011. (Oficina).

SBCCI - Symposium on Integrated Circuits and System Design. Fault Tolerant Mechanism to Improve Yield in NoCs Using a Reconfigurable Router. 2009. (Congresso).

SBCCI - Symposium on Integrated Circuits and System Design. 2008. (Congresso).

SBCCI, Symposium on Integrated Circuits and Systems Design. 2007. (Simpósio).

SBCCI 2006 - Symposium on Integrated Circuits and Systems Design. 2006. (Congresso).

DATE'05. DATE - Design and Automation in Europe. 2005. (Congresso).

Iberchip. Iberchip2005. 2005. (Congresso).

SBCCI. Symposium on Integrated Circuits and System Design. 2005. (Congresso).

.Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

SBCCI 02 Symposium on Integrated Circuits and Systems Design - Chip in the Pampa.Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

. Iberchip. 2001. (Congresso).

.Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

Iberchip. Iberchip. 2001. (Congresso).

SBCCI 01 - Symposium on Integrated Circuits and Systems Design.Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

.Symposium on Integrated Circuits and Systems Design. 1999. (Simpósio).

SBCCI 99 - Symposium on Integrated Circuits and Systems Design.Symposium on Integrated Circuits and Systems Design. 1999. (Simpósio).

Seção coletada automaticamente pelo Escavador

Participação em bancas

Aluno: Ivenilton Alexandre de Souza Moura

Ivan Saraiva SilvaKreutz, Marcio; MOURA, R. S.; VERAS, R.. Proposta, Validação e Avaliação Qualitativa de uma Arquitetura MPSoC Baseada Nos Elementos de Processamento de IPNoSys II. 2020. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

Aluno: Hiago Mayk Gomes de Araújo Rocha

PEREIRA, M. M.; MAIA, S. M. D. M.;Kreutz, Marcio. Problema de Mapeamento e Roteamento: Propostas de Otimização Bioinspiradas. 2019. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Jefferson Igor Duarte Silva

MATOS, DeboraPEREIRA, M. M.Kreutz, Marcio. An AI based Tool for Networks-on-Chip Design Space Exploration. 2018. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: SAMUEL DA SILVA OLIVEIRA

Brito, A. V.; GIRAO, G.;PEREIRA, M. M.Kreutz, Marcio. Otimização de Topologia Irregular Para Aplicações Tempo Real e Não Tempo Real em MP-SoCs Baseadas em Redes-em-Chip. 2018. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Eduardo Alves da Silva

Kreutz, Marcio; WANGHAM, M. S.; TEIVE, R. C. G.;ZEFERINO, Cesar. ESTUDO COMPARATIVO DO DESEMPENHO DE REDES-EM-CHIP BASEADO EM SIMULAÇÃO. 2017. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Marcos Oliveira da Cruz

PEREIRA, M. M.ARAUJO, S. R. F.Ivan Saraiva SilvaKreutz, Marcio. AccNoSys: Uma Arquitetura Adaptativa Aceleradora com Interconexão baseada em Rede em Chip.. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Dênis Freire Lopes Nunes

ARAUJO, S. R. F.; RAMOS, Karla; CASILLO, L.;Kreutz, Marcio. Extendendo a ISA da Ipnosys para Implementação de Software Pipelining. 2016. Dissertação (Mestrado em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

Aluno: Jônatas Carneiro dos Santos Ferreira

ALVEZ, K. R. T.; MOURA, R. S.;KREUTZ, M. E.Ivan Saraiva Silva. CLEM & OCEAN: Dois Compiladores OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

Aluno: ROSELI DA SILVEIRA UHLENDORF

TEIVE, R. C. G.; DAZZI, R. L. S.;Kreutz, MarcioZEFERINO, Cesar. MPSOC PARA AVALIAÇÃO DO DESEMPENHO DE UMA REDE-EM-CHIP EM FPGA. 2016. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Jaison Valmor Bruch

INDRUSIAK, LeandroKreutz, Marcio; TEIVE, R. C. G.; RAMIREZ, A. R. G.;ZEFERINO, Cesar. Mapeamento estático de tarefas de aplicações de tempo real em sistemas baseados em Rede-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Éderson Recalcatti

KREUTZ, M.; WANGHAM, M. S.; RAMIREZ, A. R. G.;ZEFERINO, Cesar. Uma Plataforma Virtual para experimentos de ataques de canal lateral em sistemas baseados em Rede-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: APARECIDA LOPES DE MEDEIROS

PEREIRA, M. M.Edgard de Faria Correa; Brito, A. V.;KREUTZ, M. E.. Implementação da Técnica de Software Pipelining na Rede em Chip Ipnosys. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: André Alessandro Stein

COMUNELLO, E.;ZEFERINO, Cesar; FERNANDES, A. M. R.; TEIVE, R. C. G.;KREUTZ, M.. Filtro de difusão anisotrópica em FPGA. 2014. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Max Miller da Silveira

KREUTZ, M. E.; VIDAL, J.; MUSICANTE, M.;SUSIN, Altamiro A. Linguagem de Domínio Específico para Modelagem e Avaliação de Processadores. 2013. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Antônio Denilson de Souza Oliveira

KREUTZ, M. E.; RIBEIRO, Claudia M. F.; RAMOS, Karla. Integrando Redes em Chip à Plataformas Multiprocessadas: Estudo de Caso Storm. 2013. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

Aluno: Carlos Augusto Ayres Carvalho

Cavalcanti, A. C.; Brito, A. V.;KREUTZ, M. E.. Lasic Process: um framework conceitual para integração de padrões de gestão ao desenvolvimento de projetos de propriedade intelectual de sistemas eletrônicos integrados em chips (IP-SoCs). 2012. Dissertação (Mestrado em Ciência da Informação) - Universidade Federal da Paraíba.

Aluno: Ramon Leonn Victor Medeiros

Brito, A. V.; LIma, J. A.;KREUTZ, M. E.. Uma ferramenta para geração de código VHDL a partir do modelo de atores utilizando o framework Ptolemy. 2012. Dissertação (Mestrado em Ciência da Informação) - Universidade Federal da Paraíba.

Aluno: Thiago Felski Pereira

ZEFERINO, CesarKreutz, Marcio; WANGHAM, M. S.; RAMIREZ, A. R. G.; TEIVE, R. C. G.. Mecanismos para Provimento de Tolerância a Faltas em uma Rede-em-Chip. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Douglas Rossi de Melo

ZEFERINO, CesarKreutz, Marcio; WANGHAM, M. S.; RAMIREZ, A. R. G.; TEIVE, R. C. G.. Interfaces de Comunicação para a Rede-em-Chip SoCIN. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: Alba Sandyra Bezerra Lopes

Ivan Saraiva Silva; Ricardo Jacobi;KREUTZ, M. E.Lopes, A. S. B.. Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de Memória para a Estimação de Movimento em Vídeos Digitais. 2011. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Dayanne Kelly Freire da Rocha Escale

Kreutz, MarcioIvan Saraiva Silva; RAMOS, Karla; RIBEIRO, Claudia M. F.. Uma Abordagem Formal para Modelagem de QoS em Redes em Chip. 2011. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

Aluno: Cristiano Rosa dos Santos

KREUTZ, M. E.; Eduardo Costa; Rolf Fredi Molz;FURTADO, J. C.. Redução do Consumo de Potência de Circuitos Integrados Utilizando Esquemas de Codificação em Conjunto com a Ferramenta Orion. 2010. Dissertação (Mestrado em Sistemas e Processos Industriais) - Universidade de Santa Cruz do Sul.

Aluno: Tadeu Ferreira Oliveira

Ivan Saraiva Silva; Ricardo Jacobi;KREUTZ, M. E.. Sistema Operacional e Biblioteca de Funções para Plaformas MP-SoC: um estudo de caso para Simuladores de Reservatório. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: José de Acnhieta Gomes dos Santos

Ivan Saraiva Silva; RAMOS, Karla;KREUTZ, M. E.; RIBEIRO, Claudia M. F.. Arquitetura Hardware/Software de um núcleo NCAP Segundo o Padrão IEEE 1451.1: Uma Prova de Conceito. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Bruno Cruz de Oliveira

KREUTZ, M. E.Ivan Saraiva SilvaSUSIN, Altamiro Amadeu. simulação de reservatórios de petróleo em ambiente MP-SoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Marcelo Daniel Berejuck

KREUTZ, M. E.ZEFERINO, Cesar. rede intra-chip com qualidade de serviços para uso em telecomunicações. 2009. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Aluno: WALDSON PATRICIO DO NASCIMENTO LEANDRO

CARVALHO, B. M.KREUTZ, MÁRCIO EDUARDO; SANTOS, S. R.; CAVALCANTE NETO, J. B.; FIGUEROLA, W. B.. Processamento e Visualização Interartiva de dados Geológicos e Geofísicos em Tempo-Real usando GPUs e Estruturas de Dados. 2019. Tese (Doutorado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Rodrigo Cadore Cataldo

MARCON, CesarSusin, Altamiro; MARTIN, K.; DIGUE, J.;Kreutz, Marcio; BEZERRA, E. A.; ZORZO, A. F.. SUBUTAI: DISTRIBUTED SYNCHRONIZATION PRIMITIVES FOR LEGACY AND NOVEL PARALLEL APPLICATIONS. 2019. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

Aluno: Maher Fakih

RETTBERG, A.;Kreutz, Marcio; OLDEROG, E. R.; STIERAND, I.. State-Based Real-Time Analysis of Synchronous Data-flow (SDF) Applications on MPSoCs with Shared Communication Resources. 2016. Tese (Doutorado em Informatik, Wirtschafts- und Rechtswissenschaften) - Carl von Ossietzky Universität Oldenburg.

Aluno: Dênis Freire Lopes Nunes

KREUTZ, MÁRCIO EDUARDOPEREIRA, M. M.; Brito, A. V.;ARAUJO, S. R. F.. IPNoSys III: O Paradigma de Redes Definidas por Software aplicado a Controle e Otimização de um Multiprocessador. 2020. Exame de qualificação (Doutorando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Hadley Magno da Costa Siqueira

SIQUEIRA, H. M. C.;Ivan Saraiva SilvaPEREIRA, M. M.Kreutz, Marcio. Implementação de um CGRA para uma máquina PRET. 2018. Exame de qualificação (Doutorando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Carlos Avelino de Barros

SOUZA, S. X.; SILVEIRA, L. F. Q.; CATUNDA, S. Y. C.;Edgard de Faria CorreaKREUTZ, M. E.; LUIZ, S. O. D.. Redução do Consumo Energético de Aplicações Paralelas Eficientes em Arquiteturas Multicore. 2014. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

Aluno: Julio Cesar Paulino de Melo

KREUTZ, M. E.; Oliveira, J. A.; Leite, L. E.. Hardware components as Software components - Uma arquitetura gerenciadora de hardware para dispositivos reconfiguráveis. 2012. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

Aluno: Sílvio Roberto Fernandes de Araújo

KREUTZ, M. E.SUSIN, Altamiro AmadeuIvan Saraiva Silva; RAMOS, Karla. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip - Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A Plataforma IPNoSys. 2010. Exame de qualificação (Doutorando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Leonardo Augusto Casillo

Ivan Saraiva Silva; Oliveira, J. A.;KREUTZ, M. E.; RAMOS, Karla;SUSIN, A.. Exploração do Espaço de Projeto de microprocessadores para plataformas MPSoC baseadas em NoC: Impacto do uso de múltiplas micro-arquiteturas no desempenho das plataformas. 2010. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

Aluno: Elisio Breno Garcia Cardoso

Kreutz, Marcio; GIRAO, G.;PEREIRA, M. M.. Geração de Topologias Tolerantes a Falhas com Critérios de Entrega de Pacotes em Tempo Real. 2020. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Hiago Mayk Gomes de Araújo Rocha

BECK FILHO, A. C.; MAIA, S. M. D. M.;Kreutz, MarcioPEREIRA, M. M.. Problema de Mapeamento e Roteamento: Proposta de Processo de Otimização Math -Heurístico. 2018. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: SAMUEL DA SILVA OLIVEIRA

PEREIRA, M. M.; GIRAO, G.;Kreutz, Marcio. Otimização de Topologia Irregular Para Aplicações Tempo Real e Não Tempo Real em MP-SoCs Baseadas em Redes-em-Chip. 2018. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Jefferson Igor Duarte Silva

KREUTZ, M. E.PEREIRA, M. M.MATOS, Debora. Uma ferramenta baseada em Inteligência Artificial para a Exploração do Espaço de Projeto de Redes em Chip. 2017. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Jonathan Wanderley de Mesquita

Kreutz, MarcioPEREIRA, M. M.ZEFERINO, Cesar. Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizada: a Rede UTNoC. 2016. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Eduardo Alves da Silva

SILVA, E. A.;KREUTZ, M.; WANGHAM, M. S.; TEIVE, R. C. G.;ZEFERINO, Cesar. ESTUDO COMPARATIVO DO DESEMPENHO DE REDES-EM-CHIP BASEADO EM SIMULAÇÃO. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Eliselma Vieira dos Santos

PEREIRA, M. M.Edgard de Faria CorreaKREUTZ, M. E.. Uma arquuitetura reconfigurável de grão grosso com tolerância à falhas. 2014. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Jaison Valmor Bruch

ZEFERINO, Cesar; RAMIREZ, A. R. G.; TEIVE, R. C. G.;KREUTZ, M.. Mapeamento de tarefas de aplicações de tempo real em sistemas baseados em redes em chip visando a redução do consumo de energia. 2014. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

Aluno: Raimundo Valter Costa Filho

KREUTZ, M. E.; RAMOS, Karla;ARAUJO, S. R. F.. MPNI: Uma Interface de Rede Parametrizável para Ambientes Multiprocessados Sobre Redes em Chip. 2013. Exame de qualificação (Mestrando em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

Aluno: Haniel Moreira Barbosa

KREUTZ, M. E.; Oliveira, M. V.; Déharbe, D. B.. Formal verification of PLC programs using the B method. 2012. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Alba Sandyra Bezerra Lopes

Ivan Saraiva Silva; RAMOS, Karla;KREUTZ, M. E.. Proposta e Implementação de um Núcleo para a Estimação de Movimento segundo o padrão H.264.. 2010. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Dayanne Kelly Freire da Rocha

RAMOS, Karla;KREUTZ, M. E.. Uma abordagem formal para modelarem de QoS em redes-em-chip. 2010. Exame de qualificação (Mestrando em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

Aluno: Gustavo Alves Bezerra

PEREIRA, M. M.; MAIA, S. M. D. M.;Kreutz, Marcio. Generation of Application-Specific Fault-Tolerant Irregular NoC Topologies Using Tabu Search. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Raul Silveira Silva

PEREIRA, M. M.Lopes, A. S. B.Kreutz, Marcio. SONNE - Projeto de SDNoC para MPSoCs Heterogêneos. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Ronaldo de Figueiredo Silveira

PEREIRA, M. M.Lopes, A. S. B.Kreutz, Marcio. Projeto e Implementação de um Acelerador de Arquitetura Reconfigurável. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Hélio Bezerra Duarte Filho

PEREIRA, M. M.Edgard de Faria CorreaKreutz, Marcio. Analysis of routing algorithms for security and fault-tolerance in NoCs. 2019. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Victor Wagner Dias Ribeiro

KREUTZ, M. E.PEREIRA, M. M.; NETTO, E. B. W.; VIDAL, J.. Implementação de Biblioteca CDFG Estendida para Síntese de Alto Nível. 2019. Trabalho de Conclusão de Curso (Graduação em Análise e Desenvolvimento de Sistemas) - Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte.

Aluno: Lavinia Medeiros Miranda

KREUTZ, M. E.PEREIRA, M. M.; NETTO, E. B. W.; VIDAL, J.. Extração de CDFG para Síntese de Alto Nível a partir de Código em. 2019. Trabalho de Conclusão de Curso (Graduação em Análise e Desenvolvimento de Sistemas) - Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte.

Aluno: Dogival Ferreira da Silva Junior

Lopes, A. S. B.Kreutz, MarcioPEREIRA, M. M.. Arquitetura de NoC Tolerante a Falhas com Compartilhamento de Roteadores. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Wanderson Ricardo de Medeiros

Edgard de Faria CorreaKreutz, MarcioPEREIRA, M. M.. Aplicação de Técnicas de Tolerância a Falhas em Sistemas Baseados em Microcontrolador. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Hiago Mayk Gomes de Araújo Rocha

Edgard de Faria CorreaKreutz, Marcio; MAIA, S. M. D. M.;PEREIRA, M. M.. O Problema do Mapeamento Heurísticas de mapeamento de tarefas em MPSoCs baseados em NoC. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Jandson de Oliveira Cavalcanti Ribeiro

Edgard de Faria CorreaKreutz, MarcioPEREIRA, M. M.. Tolerância a Falhas na Rede em Chip SPINoSys. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Eduardo Alves da Silva

KREUTZ, M. E.; RAABE, A.; BORTOLUZZI, F.;ZEFERINO, Cesar. RedScarf: ambiente para avaliação de desempenho de Rede-em-Chip. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

Aluno: Marcos Oliveira da Cruz

Edgard de Faria CorreaPEREIRA, M. M.KREUTZ, M. E.. Roteamento em Zigue-zague para a plataforma IPNoSys. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Hadley Siqueira

PEREIRA, M. M.KREUTZ, M. E.Ivan Saraiva SilvaEdgard de Faria Correa. Arquitetura VLIW com otimização do uso de memória. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

Aluno: Christiane de Araújo Nobre

KREUTZ, M. E.; RAMOS, Karla; CRUZ, B.. Uma investigação da integração de transdutores baseados no padrão IEEE 1451 com Arquiteturas Orientadas à Serviço. 2010. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Estado do Rio Grande do Norte.

Aluno: Júlio Lindolfo Lorenz

KREUTZ, M. E.SANTOS, R. R.; Rolf Fredi Molz. Implementação de Controle de Robôs por Meio Sem Fio. 2007. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

Aluno: Luís Augisto Panta Motter

KREUTZ, M. E.. Identificação Digital Utilizando RFID. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

Aluno: Alexandra da Costa Pinto Aguiar

KREUTZ, M. E.. Síntese e Integração de um Agregado Reconfigurável para Aplicações Distribuídas. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

Aluno: Fernando Luís Hermann

KREUTZ, M. E.. Melhoramento de Contraste Implementado em FPGA. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

Kreutz, Marcio. Concurso Público para Professor Adjunto - UFPB. 2011. Universidade Federal da Paraíba.

KREUTZ, M. E.; CASILLO, D.; CASILLO, L.. XV Concurso Público de Provas e Títulos, para o ingresso de Professor na Carreira do Magistério Público do Ensino Superior. 2010. Universidade do Estado do Rio Grande do Norte.

Seção coletada automaticamente pelo Escavador

Comissão julgadora das bancas

Flávio Rech Wagner

WAGNER, F.R.SILVA, I.S.JACOBI, R.P.. Método para a Otimização de Plataformas Arquiteturais para Sistemas Multiprocessados Heterogêneos. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Ivan Saraiva Silva

WAGNER, Flavio Rech;SILVA, I. S.; JACOBI, Ricardo Pezzuol. Método para otimização de Plataformas Arquiteturais para Sistemas Multiprocessados Heterogêneos. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Fernando Gehm Moraes

MORAES, Fernando GehmCARRO, Luigi; WAGNER, Flávio Rech. Proposta de um Método para a Otimização de Plataformas Arquiteturais. 2004. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Ricardo Pezzuol Jacobi

JACOBI, R. P.. Geração de Processador para Aplicação Específica. 1997. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Seção coletada automaticamente pelo Escavador

Orientou

Jefferson Igor Duarte Silva

An AI based Tool for Networks-on-Chip Design Space Exploration; 2018; Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte,; Orientador: Márcio Eduardo Kreutz;

SAMUEL DA SILVA OLIVEIRA

Otimização de Topologia Irregular Para Aplicações Tempo Real e Não Tempo Real em MP-SoCs Baseadas em Redes-em-Chip; 2018; Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte,; Orientador: Márcio Eduardo Kreutz;

Jonathan Wanderley de Mesquita

Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizadas: a Rede UTNoC; 2016; Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Márcio Eduardo Kreutz;

Hadley Magno da Costa Siqueira

Proposta de implementação de um processador multithreading com características de previsibilidade; ; 2015; Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Márcio Eduardo Kreutz;

APARECIDA LOPES DE MEDEIROS

Implementação da Técnica de Software Pipelining na Rede em Chip Ipnosys; 2014; Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Márcio Eduardo Kreutz;

Max Miller da Silveira

Linguagem de Domínio Específico para Modelagem e Avaliação de Processadores; 2013; Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte,; Orientador: Márcio Eduardo Kreutz;

Christiane de Araújo Nobre

Avaliacao da Execucao de Aplicacoes Orientadas a Dados na Arquitetura de Redes em Chip IPNoSys; ; 2012; Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Márcio Eduardo Kreutz;

Jonathan Wanderley de Mesquita

LM-NoC: Uma Linguagem para Modelagem e Avaliação de Redes em Chip; 2014; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte; Orientador: Márcio Eduardo Kreutz;

Marcos Oliveira da Cruz

Roteamento em Zigue-zague para a plataforma IPNoSys; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte; Orientador: Márcio Eduardo Kreutz;

Adelino Afonso Fernandes Avelino

Implementação de modelos de arquiteturas de Redes-em-chip em nível de transações para a ferramenta RedScarf; 2018; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Márcio Eduardo Kreutz;

Seção coletada automaticamente pelo Escavador

Foi orientado por

Altamiro Amadeu Susin

Método para a otimização de plataformas arquiteturais para sistemas multiprocessados heterogêneos; 2005; Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul,; Orientador: Altamiro Amadeu Susin;

Seção coletada automaticamente pelo Escavador

Produções bibliográficas

  • SILVA, JEFFERSON ; KREUTZ, MÁRCIO ; PEREIRA, MONICA ; COSTA-ABREU, MARJORY DA . An investigation of latency prediction for NoC-based communication architectures using machine learning techniques. JOURNAL OF SUPERCOMPUTING , v. 75, p. 1-19, 2019.

  • DA SILVA, EDUARDO A. ; KREUTZ, MÁRCIO E. ; ZEFERINO, CESAR A. . RedScarf: An Open-Source Multi-Platform Simulation Environment for Performance Evaluation of Networks-on-Chip. JOURNAL OF SYSTEMS ARCHITECTURE , v. 99, p. 101633-101648, 2019.

  • SIQUEIRA, HADLEY MAGNO ; KREUTZ, MARCIO EDUARDO . A simultaneous multithreading processor architecture with predictable timing behavior. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS , v. 23, p. 1-18, 2019.

  • ALVES DA SILVA, EDUARDO ; KREUTZ, MÁRCIO EDUARDO ; ZEFERINO, CESAR ALBENES . Experimental Data from the Simulation of On-Chip Communication Architectures using RedScarf Simulation Environment. DATA IN BRIEF , v. 1, p. 104725, 2019.

  • OLIVEIRA, S. S. ; KREUTZ, M. E. . Comparação de Desempenho entre NoC e WINoCS usando Topologia Mesh. REVISTA DO CCEI , v. 24, p. 31-44, 2019.

  • OLIVEIRA, S. S. ; PEREIRA, M. M. ; Kreutz, Marcio . Uma Nova Abordagem de Roteamento em NoCs Com Topologias Irregulares. REVISTA DO CCEI , v. 23, p. 79-92, 2018.

  • MEDEIROS, APARECIDA ; MEDEIROS, ANA LUISA ; KREUTZ, MÁRCIO EDUARDO . Exploração de paralelismo à nível de instruções e de tarefas em uma arquitetura de processamento não convencional. Revista Brasileira de Computação Aplicada , v. 7, p. 120-133, 2015.

  • SILVEIRA, M. M. ; Kreutz, Marcio ; MEDEIROS, A. L. ; MESQUITA, J. W. . PML: UMA LINGUAGEM PARA MODELAGEM E AVALIAÇÃO DOS PROCESSADORES. Revista de Sistemas e Computação - RSC , v. 5, p. 104-115, 2015.

  • MATOS, Debora ; Concatto, Caroline ; KOLOGESKI, Anelise ; CARRO, Luigi ; KREUTZ, M. E. ; KASTENSMIDT, Fernanda ; Susin, Altamiro . A NOC closed-loop performance monitor and adapter. Microprocessors and Microsystems , v. 35, p. 1-10, 2011.

  • ARAUJO, S. R. F. ; Ivan Saraiva Silva ; KREUTZ, M. E. . Packet-driven General Purpose Instruction Execution on Communication-based Architectures. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 5, p. 53-66, 2010.

Seção coletada automaticamente pelo Escavador

Outras produções

SILVA, E. A. ; KREUTZ, M. E. ; ZEFERINO, CESAR A. . RedScarf Reference Datasey. 2019. (Conjunto de Dados).

KREUTZ, M. E. ; AGUIAR, A. ; BOTH, C. ; SANTOS, T. G. ; ZEFERINO, Cesar ; SANTOS, R. R. ; SUSIN, Altamiro Amadeu . ACR II - Análise e Otimização de Arquiteturas de Comunicação do tipo Redes-em-Chip para Sistemas Multiprocessados. 2006. (Relatório de pesquisa).

Seção coletada automaticamente pelo Escavador

Projetos de pesquisa

  • 2019 - Atual

    Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem., Projeto certificado pelo(a) coordenador(a) Cesar Albenes Zeferino em 30/07/2019., Descrição: A evolução dos processos de fabricação de circuitos integrados possibilitou a construção de sistemas complexos em um único chip. Tais sistemas compreendem múltiplos processadores, memórias e periféricos, e têm viabilizado a construção de soluções com alto poder de processamento e o desenvolvimento de novas aplicações, como, por exemplo, os smartphones. O avanço da tecnologia de fabricação de circuitos também viabilizou a produção de dispositivos FPGA de alta densidade e que integram processadores hard core e área de lógica programável. Esse tipo de dispositivo é especialmente interessante para o desenvolvimento de sistemas de processamento digital de imagens (PDI) pois permite a construção facilitada de processadores de propósito específico e a exploração do paralelismo inerente às aplicações de PDI. Nesse contexto, este projeto busca investigar alternativas arquiteturais para implementação de sistemas multiprocessados integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. O projeto será desenvolvido por pesquisadores da Universidade do Vale do Itajaí ? Univali em colaboração com a empresa 4Vision Tech e com pesquisadores da Universidade Federal do Rio Grande do Norte ? UFRN e da University of South-Eastern Norway ? USN, Noruega. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Coordenador / Eros Comunello - Integrante / Wemerson Delcio Parreira - Integrante / Douglas Rossi de Melo - Integrante / Thiago Felski Pereira - Integrante / António Luis Lopes Ramos - Integrante.

  • 2017 - 2018

    Avaliação de arquiteturas de Redes-em-Chip através de ferramentas de apoio ao projetos dedicadas., Descrição: Sistemas multiprocessados em chip constituem-se de circuitos eletrônicos extremamente complexos em número de componentes e seus relacionamentos. Tais sistemas usualmente compreendem um conjunto de elementos de processamento e de comunicação, além de organização de memória. O projeto de tais sistemas constitui-se de uma tarefa multidisciplinar que envolve conhecimentos de linguagens, simulação, otimização entre outros. Um dos grandes desafios se refere a obtenção de modelos de arquiteturas otimizadas e em diferentes níveis de abstração. O presente projeto foca nesse quesito, propondo a criação de modelos de arquiteturas de comunicação em diferentes níveis de abstração, novos mecanismos de comunicação, em conjunto com a correspondente avaliação de desempenho visando a otimização.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / Cesar Zeferino - Integrante / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.

  • 2017 - Atual

    Internet das coisas inteligente a serviço da sociedade, Descrição: Esse projeto visa propor diferentes sistemas embarcados que combinam inteligência artificial e tecnologias de comunicação da Internet das Coisas para automação, monitoramento e controle de tarefas nos campos de tecnologias assistivas. O principal foco do projeto é o desenvolvimento de soluções que auxiliem grupos vulneráveis como pessoas com deficiências; idosos; mulheres; crianças e adolescentes.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador / Marcos Oliveira da Cruz - Integrante.

  • 2016 - Atual

    Proposta e implementação de aceleradores reconfiguráveis para Sistemas Multiprocessados em um Único Chip, Descrição: Esse projeto visa a proposta e implementação de aceleradores reconfiguráveis para serem acoplados aos cores de um sistema multiprocessado em um único chip (MPSoC - multiprocessor system on chip) com o objetivo de aumentar desempenho de sistemas heterogêneos. Para atender o aspecto de heterogeneidade, em que os núcleos do sistema multiprocessado são de diferentes tipos, os aceleradores são reconfiguráveis e cada acelerador possui um modelo diferente e, é especializado em acelerar diferentes domínios de aplicações. A aceleração de código combina exploração de ILP (instruction level parallelism) de diferentes formas, como software pipeline, paralelismo espacial, bem como, TLP (thread level parallelism). Além de desempenho, aspectos como área e potência também são considerados no projeto proposto.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Monica Magalhães Pereira - Coordenador.

  • 2015 - 2016

    Aplicação de técnicas de tolerância a falhas em arquiteturas de Redes-em-Chip., Descrição: Este projeto visa aplicar diferentes técnicas de tolerâncias a falhas, visando a concepção de arquiteturas que, mesmo na presença de falhas, consigam atingir determinados níveis de funcionalidades.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante.

  • 2015 - Atual

    Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip, Descrição: Este projeto tem dois principais tópicos de pesquisa. O primeiro é relativo à pesquisa e utilização de arquiteturas reconfiguráveis que exploram diversos níveis de paralelismo. Com o intuito de estender a arquitetura reconfigurável para suportar as técnicas multiprocessamento. O segundo tópico de pesquisa deste projeto é avaliar a tolerância a falhas da arquitetura no âmbito das altas taxas de falhas previstas para tecnologias futuras. Para isto, o mecanismo de geração de configuração será apto a gerenciar os recursos com falha de forma a tolerar as falhas sem a necessidade de interromper o sistema dinâmico. A investigação da melhor estratégia de tolerância a falhas, levando em consideração a complexidade do modelo de interconexão, poderá ser realizada em paralelo com as outras atividades, de forma que estas cooperem entre si. Além disso, também devem ser analisadas técnicas de tolerância a falhas específicas para arquiteturas multiprocessadas.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.

  • 2014 - 2016

    Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas, Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Silvio Araújo - Integrante / Monica Magalhães Pereira - Coordenador / Ricardo Ferreira - Integrante.

  • 2014 - 2015

    Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip, Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes (Kucher, 2000). Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque (Jantsch e Tenhunen, 2003). As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas (Zeferino, 2003). Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação (SBC 2010). Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.

  • 2011 - 2013

    Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip, Descrição: Este projeto foca na otimização arquitetural de processadores dedicados, presentes em sistemas eletrônicos embarcados. Para tanto, análises sobre o comportamento de processamento e de comunicação de aplicações dedicadas serão realizadas e servirão como guia para a configuração de arquiteturas de processamento.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Edgard de Faria Correa - Integrante / Eriksson Silacier - Integrante.

  • 2009 - 2013

    SoC-SBTVD: Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: Rede formada para desenvolver módulos de hardware para construção de um sistema integrado em FPGA para terminais de acesso do SBTVD. O projeto inclui os seguintes parceiros: UnB (Coordenação Geral - AAC Decoder), UFRN/UFPEL (Demux), UFRGS (Núcleo Processamento) e Unisinos (H.264 Decoder). A UFSC colabora na integração dos módulos.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Altamiro Amadeu Susin - Integrante / Sérgio Bampi - Integrante / Edgard de Faria Correa - Integrante / Ivan Saraiva Silva - Integrante / Luciano Agostini - Integrante.

  • 2009 - 2012

    Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip, Situação: Concluído; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador.

  • 2009 - 2012

    REDEH264 - Rede H.264 SBTVD, Descrição: A rede H.264 - fase 2 tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital).. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador.

  • 2008 - 2013

    Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes - Namitec, Descrição: O Instituto Nacional de Ciência e Tecnologia, denominado NAMITEC, aborda o tema de microeletrônica e nanoeletrônica dentro da área de tecnologias de informação e comunicação. NAMITEC aborda o tema de forma ampla, incluindo aplicações de redes de sensores sem fio, projeto de circuitos integrados, desenvolvimento de ferramentas de auxílio a projeto - EDA, desenvolvimento de dispositivos semicondutores, sobretudo microssensores e materiais e técnicas para fabricação de dispositivos.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Coordenador / Altamiro Amadeu Susin - Integrante / Ricardo Jacobi - Integrante / Edgard de Faria Correa - Integrante / Jacobus Swart - Integrante / Ivan Saraiva Silva - Integrante.

  • 2008 - 2010

    Estudo e Aplicação de Técnicas de Redução de Potência em Redes-em-Chip - SoCIN-LP, Descrição: Este projeto propõe a associação de duas linhas de pesquisa: uma em metodologia de projeto baseada em redes intra-chip e outra em técnicas de baixa potência. Unindo estas duas linhas de investigação, propõe-se pesquisar Sistemas em Chip (SoC) baseados em Redes intra-chip (NoC) utilizando técnicas de baixa potência para reduçãodo consumo de energia (LP, Low Power). Estes termos estão presentes em todas as conferências atuais de microeletrônica e Tecnologia de Informação e Comunicação. Componentes de hardware reutilizáveis são denominados núcleos (cores) ou IPs (Intelectual Property blocks). Em um SoC, os múltiplos núcleos são interligados por uma arquitetura de comunicação, sendo que o tipo de arquitetura mais utilizado atualmente é baseado no barramento, pois trata-se de uma estrutura de interconexão reutilizável e com baixo custo de silício.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Eduardo Costa - Integrante / Sérgio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

  • 2007 - 2009

    Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip, Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Tatiana Gadelha dos Santos - Integrante / Rafael Ramos dos Santos - Integrante / João Carlos Furtado - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade do Vale do Itajaí - Cooperação.

Seção coletada automaticamente pelo Escavador

Projetos de desenvolvimento

  • 2016 - Atual

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - Atual

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - Atual

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Em andamento; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - 2016

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - 2016

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - 2016

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

  • 2016 - 2016

    AquaSmart - Automação de Aquários, Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes.. , Situação: Concluído; Natureza: Desenvolvimento. , Alunos envolvidos: Graduação: (2) . , Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.

Histórico profissional

Seção coletada automaticamente pelo Escavador

Experiência profissional

  • 2019 - Atual

    Universidade do Vale do Itajaí

    Vínculo: , Enquadramento Funcional:

  • 2009 - Atual

    Universidade Federal do Rio Grande do Norte

    Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

  • 1997 - 2009

    Universidade de Santa Cruz do Sul

    Vínculo: Professor, Enquadramento Funcional: Professor Adjunto, Carga horária: 20

    Atividades

    • 03/2006

      Direção e administração, Departamento de Informática, .,Cargo ou função, Coordenador de Curso.

    • 06/1997

      Ensino, Informática, Nível: Graduação,Disciplinas ministradas, Sistemas Digitais, Projeto de Sistemas Digitais, Arquitetura de Computadores, Microprocessadores