Guilherme Augusto Flach

Possui graduação em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2007), mestrado e doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2010 e 2015). Tem experiência na área de Ciência da Computação, com ênfase em Linguagens de Programação, atuando principalmente em ferramentas para automação de projetos de circuitos integrados (EDA). Fez estágios em duas empresas importantes em EDA: Synopsys e IBM.

Informações coletadas do Lattes em 11/02/2026

Acadêmico

Formação acadêmica

Doutorado em Microeletrônica

2011 - 2015

Universidade Federal do Rio Grande do Sul
Título: Discrete Gate Sizing and Timing-Driven Detailed Placement for the Design of Digital Circuits
Marcelo de Oliveira Johann. Coorientador: Ricardo Augusto da Luz Reis. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: gate sizing; EDA; placement; timing-driven.Grande área: Ciências Exatas e da TerraGrande Área: Outros / Área: Microeletrônica / Subárea: EDA.

Mestrado em Microeletrônica

2007 - 2010

Universidade Federal do Rio Grande do Sul
Título: Clock Mesh Optimization,Ano de Obtenção: 2010
Marcelo de Oliveira Johann.Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Grande área: Ciências Exatas e da Terra

Graduação em Ciência da Computação

2003 - 2007

Universidade Federal do Rio Grande do Sul
Título: Cell Placement on Graphics Processing Units
Orientador: Marcelo de Oliveira Johann
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Ensino Médio (2º grau)

1999 - 2001

Colégio Adventista de Porto Alegre

Ensino Fundamental (1º grau)

1990 - 1998

Colégio Adventista de Porto Alegre

Pós-doutorado

2016

Pós-Doutorado. , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. , Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Formação complementar

2000 - 2000

Lógica de Programação. (Carga horária: 45h). , SENAC, SENAC, Brasil.

1998 - 1998

Microinformática - Iniciação à Área. (Carga horária: 15h). , SENAC, SENAC, Brasil.

Idiomas

Inglês

Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Alemão

Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.

Grande área: Outros / Área: Microeletrônica / Subárea: EDA.

Participação em eventos

ISVLSI. 3D-Vias Aware Quadratic Placement for 3D VLSI Circuits. 2007. (Congresso).

SIM. Cell placement on graphics hardware. 2007. (Congresso).

SIM. A novel cell placer based on quadratic placement and simulated annealing. 2006. (Congresso).

SIM. Improving maze routers routability by a new rip-up and reroute approach. 2005. (Congresso).

Produções bibliográficas

FLACH, GUILHERME ; REIMANN, TIAGO ; POSSER, GRACIELI ; JOHANN, MARCELO ; REIS, RICARDO . Effective Method for Simultaneous Gate Sizing and $V$ th Assignment Using Lagrangian Relaxation. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , v. 33, p. 546-557, 2014.
GUTHAUS, MATTHEW R. ; HU, XUCHU ; WILKE, GUSTAVO ; FLACH, GUILHERME ; REIS, RICARDO . High-performance clock mesh optimization. ACM Transactions on Design Automation of Electronic Systems , v. 17, p. 1-17, 2012.
POSSER, GRACIELI ; FLACH, GUILHERME ; WILKE, GUSTAVO ; REIS, RICARDO . Gate sizing using geometric programming. Analog Integrated Circuits and Signal Processing , v. 73, p. 831-840, 2012.
MONTEIRO, J. ; DARAV, N. K. ; FLACH, G. ; FOGACA, M. ; REIS, R. ; KENNINGS, A. ; JOHANN, M. ; BEHJAT, L. . Routing-aware Incremental Timing-driven Placement. In: ISVLSI, 2016, Pittsburgh. ISVLSI, 2016.
FLACH, GUILHERME ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, MARCELO ; REIS, RICARDO . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD '16, 2016. p. 73.
FERLA, TANIA MARA ; FLACH, GUILHERME ; REIS, RICARDO . A tool to simulate optical lithography in nanoCMOs. In: 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC), 2014, Montevideo. 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings, 2014. p. 1471.
REIMANN, T. ; POSSER, G. ; FLACH, G. A. ; JOHANN, M. O. ; REIS, R. A. L. . Dimensionamento de Portas e Assinalamento de Vt usando Fanin/Fanout e Simulated Annealing. In: XIX Iberchip Workshop, 2013, Cusco. XVII Iberchip Workshop, 2013.
FLACH, GUILHERME ; REIMANN, TIAGO ; POSSER, GRACIELI ; JOHANN, MARCELO ; REIS, RICARDO . Simultaneous gate sizing and V<inf>th</inf> assignment using Lagrangian Relaxation and delay sensitivities. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 84.
REIMANN, TIAGO ; POSSER, GRACIELI ; FLACH, GUILHERME ; JOHANN, MARCELO ; REIS, RICARDO . Simultaneous gate sizing and Vt assignment using Fanin/Fanout ratio and Simulated Annealing. In: 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2013, Beijing. 2013 IEEE International Symposium on Circuits and Systems (ISCAS2013), 2013. p. 2549.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. . Dimensionamento de Portas Lógicas e de Transistores Minimizando Atraso e Área. In: IBERCHIP, 2012, Playa Del Carmen. IBERCHIP, 2012.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. ; REIS, R. A. L. . Tradeoff Between Delay and Area in the Gate Sizing using Geometric Programming. In: Third IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2012, Playa Del Carmen. Third IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2012.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. ; REIS, R. A. L. . Transistor Sizing and Gate Sizing Using Geometric Programming Considering Delay Minimization. In: 27th South Symposium on Microelectronics - SIM 2012, 2012, Ijuí e São Miguel das Missões. 27th South Symposium on Microelectronics - SIM 2012, 2012.
BELOMO, J. ; POSSER, G. ; FLACH, G. A. ; REIS, R. A. L. . An Introduction of Geometric Programming Using Gate Sizing. In: 27th South Symposium on Microelectronics - SIM 2012, 2012, Ijuí e São Miguel das Missões. 27th South Symposium on Microelectronics - SIM 2012, 2012.
POSSER, GRACIELI ; FLACH, GUILHERME ; WILKE, GUSTAVO ; REIS, RICARDO . Transistor sizing and gate sizing using geometric programming considering delay minimization. In: 2012 IEEE 10th International New Circuits and Systems Conference (NEWCAS), 2012, Montreal. 10th IEEE International NEWCAS Conference. p. 85.
FLACH, G. ; CONCEICAO, C. ; JOHANN, M. ; REIS, R. . Revisiting Atari 2600 on an FPGA. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic, 2012. p. 1.
OLIVEIRA, S. ; SOARES, F. ; FLACH, G. A. ; JOHANN, M. O. ; REIS, R. A. L. . Building a Bitcoin Miner on an FPGA. In: SIM - South Symposium on Microelectronics, 2012, Ijuí. XXVII SIM - South Symposium on Microelectronics, 2012.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. ; REIS, R. A. L. . Gate Sizing using Geometric Programming. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2011, Bogotá. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2011.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. ; REIS, R. A. L. . Gate Sizing Minimizing Delay and Power/Area. In: 26th South Symposium on Microelectronics - SIM, 2011, Gramado. 26th South Symposium on Microelectronics - SIM, 2011.
POSSER, G. ; FLACH, G. A. ; WILKE, G. R. ; REIS, R. A. L. . Transistor Sizing and Gate Sizing Using Geometric Programming. In: 1st Workshop on Circuits and Systems Design - WCAS 2011, 2011, João Pessoa. 1st Workshop on Circuits and Systems Design - WCAS 2011, 2011.
FLACH, GUILHERME ; JOHANN, MARCELO ; REIS, RICARDO . Quadratic placement with single-iteration linear system solver. In: 24th Symposium on Integrated Circuits and System Design, 2011, João Pessoa. 24th Symposium on Integrated Circuits and System Design, 2011. p. 109.
POSSER, GRACIELI ; FLACH, GUILHERME ; WILKE, GUSTAVO ; REIS, RICARDO . Gate Sizing Minimizing Delay and Area. In: 2011 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2011, Chennai. 2011 IEEE Computer Society Annual Symposium on VLSI, 2011. p. 315.
FLACH, G. A. ; WILKE, G. R. ; JOHANN, M. O. ; REIS, R. A. L. . A Study on Clock Mesh Size Selection. In: LASCAS, 2010, Iguaçu. IEEE Latin American Symposium on Circuits and Systems, 2010.
FLACH, GUILHERME ; WILKE, GUSTAVO ; JOHANN, MARCELO ; REIS, RICARDO . A Mesh-Buffer Displacement Optimization Strategy. In: 2010 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2010, Lixouri. 2010 IEEE Computer Society Annual Symposium on VLSI. p. 282.
FLACH, G. A. ; WILKE, G. R. ; JOHANN, M. O. ; REIS, R. A. L. . Clock Mesh Size for Wirelength and Capacitance Minimization. In: SIM, 2010, Porto Alegre. South Symposium on Microeletronics, 2010.
FLACH, G. A. ; WILKE, G. R. ; JOHANN, M. O. ; REIS, R. A. L. . Um método de otimização para o deslocamento de buffers em redes de relógio do tipo malha. In: IBERCHIP, 2009, Buenos Aires. Ibero-American Microelectronics Conference, 2009.
Carolina Puggina Lima ; FLACH, G. A. ; PINTO, F. A. ; REIS, R. A. L. . PlaceDL : uma nova técnica de espalhamento de células para posicionamento quadrático. In: IBERCHIP, 2009, Buenos Aires. Ibero-American Microelectronics Conference, 2009.
Carolina Puggina Lima ; FLACH, G. A. ; PINTO, F. A. ; REIS, R. A. L. . PlaceDL: A Global Quadratic Placement Using a New Technique for Cell Spreading. In: SIM 2010, 2009, Pelotas. 24th South Symposium on Microelectronics, 2009.
FLACH, GUILHERME ; JOHANN, MARCELO ; HENTSCHKE, RENATO ; REIS, RICARDO . Cell placement on graphics processing units. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. p. 87-92.
HENTSCHKE, RENATO ; FLACH, GUILHERME ; PINTO, FELIPE ; REIS, RICARDO . 3D-Vias Aware Quadratic Placement for 3D VLSI Circuits. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI '07), 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI (ISVLSI '07). p. 67-72.
SAWICKI, S. ; HENTSCHKE, R. F. ; FLACH, G. A. ; JOHANN, M. O. ; REIS, R. A. L. . Studying the influence of I/O pads placement on wirelength and 3D-Vias of VLSI 3D integrated circuits. In: SIM, 2007, Porto Alegre, RS. 22 South Symposium on Microelectronics, 2007. p. 89-92.
PINTO, F. A. ; FLACH, G. A. ; HENTSCHKE, R. F. ; REIS, R. A. L. . Z-Place 2D timing-driven approach. In: SIM, 2007, Porto Alegre, RS. 22 South Symposium on Microelectronics, 2007. p. 73-76.
FLACH, G. A. ; JOHANN, M. O. ; HENTSCHKE, R. F. ; REIS, R. A. L. . Cell placement on graphics hardware. In: SIM, 2007, Porto Alegre, RS. 22 South Symposium on Microelectronics, 2007. p. 77-84.
HENTSCHKE, RENATO ; FLACH, GUILHERME ; PINTO, FELIPE ; REIS, RICARDO . Quadratic placement for 3d circuits using z-cell shifting, 3d iterative refinement and simulated annealing. In: the 19th annual symposium, 2006, Ouro Preto. Proceedings of the 19th annual symposium on Integrated circuits and systems design - SBCCI '06. New York: ACM Press. p. 220-225.
FLACH, G. A. ; PINTO, F. A. ; HENTSCHKE, R. F. ; REIS, R. A. L. . A novel cell placer based on quadratic placement and simulated annealing. In: SIM, 2006, Porto Alegre, RS. 20 South Symposium on Microelectronics, 2006. p. 249-255.
PINTO, F. A. ; FLACH, G. A. ; HENTSCHKE, R. F. ; REIS, R. A. L. . Introductory study of a proper data structure for design rules checking of VLSI layouts. In: SIM, 2005, Santa Cruz, RS. Proceedings of the 20. South Symposium on Microelectronics, 2005. p. 91-94.
FLACH, G. A. ; HENTSCHKE, R. F. ; JOHANN, M. O. ; REIS, R. A. L. . Improving maze routers routability by a new rip-up and reroute approach. In: SIM, 2005, Santa Cruz, RS. Proceedings of the 20. South Symposium on Microelectronics, 2005. p. 97-100.
FLACH, G. A. ; HENTSCHKE, R. F. ; REIS, R. A. L. . Algorithms for improvement of RotDL router. In: SIM, 2004, São Miguel das Missões, RS. 19. South Symposium on Microelectronics, 2004. p. 65-70.
PINTO, F. A. ; FLACH, G. A. ; HENTSCHKE, R. F. ; REIS, R. A. L. . Algoritmo para Prevenção de Vias 3D em Caminhos Críticos. In: IBERCHIP, 2008, Puebla. IBERCHIP, 2008.
FLACH, G. A. ; JOHANN, M. O. ; REIS, R. A. L. . Executando Posicionamento Analítico em GPUs. In: IBERCHIP, 2008, Puebla. IBERCHIP, 2008.
FLACH, G. A. ; MEINHARDT, C. ; WILKE, G. R. ; JOHANN, M. O. ; REIS, R. A. L. . A clock mesh design space exploration tool. 2009. (Apresentação de Trabalho/Congresso).

Histórico profissional

Experiência profissional

2014 - 2014

Synopsys

Vínculo: Formal labor contract, Enquadramento Funcional: Intern (Technical), Carga horária: 40

2003 - 2007

Universidade Federal do Rio Grande do Sul

Vínculo: Bolsista, Enquadramento Funcional: Iniciação Científica, Carga horária: 20, Regime: Dedicação exclusiva.