Douglas Maciel Cardoso
Graduado em Engenharia de Computação pela Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) em 2014. Mestre em microeletrônica pela Universidade Federal do Rio Grande do Sul (UFRGS) em 2019. Trabalhou no Programa de Educação Tutorial (PET-Inf) da mesma universidade de Novembro de 2008 a Março de 2010. Atuou como bolsista de Iniciação Científica na faculdade de informática da PUCRS entre Maio de 2010 e Fevereiro de 2011. Trabalhou no Grupo de Apoio ao Projeto de Hardware (GAPH) na faculdade de informática da PUCRS entre Março de 2010 e Agosto de 2012. Trabalhou na HP entre Abril de 2013 e Janeiro de 2014. Aprimorou seus conhecimentos em microeletrônica e em projeto de circuitos integrados digitais no programa para formação de projetistas de circuitos integrados CI-Brasil, tendo este conhecimento aplicado na NXP semicondutores de Agosto de 2015 à Julho de 2016.
Informações coletadas do Lattes em 30/12/2023
Acadêmico
Formação acadêmica
Mestrado em Microeletrônica
2017 - 2019
Universidade Federal do Rio Grande do Sul
Título: Eficiência e Custos das Técnicas de Tolerância a Falhas para Proteger Processadores Superescalares de SEEs,Ano de Obtenção: 2019
José Rodrigo Furlanetto de Azambuja.Coorientador: Antonio Carlos Schneider Beck Filho. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. Palavras-chave: Circuitos Tolerantes a Falhas; Técnicas de detecção de falhas; Instruction Level Parallelism (ILP); Processador superescalar; Efeitos radioativos em Circuitos Integrados.Grande área: Ciências Exatas e da TerraGrande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Especialização em Projeto de Sistemas Digitais
2014 - 2016
Universidade Federal do Rio Grande do Sul
Título: Projeto de Circuitos Integrados Digitais
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Graduação em Engenharia de Computação
2007 - 2014
Pontifícia Universidade Católica do Rio Grande do Sul
Título: Comunicação entre Emuladores em FPGAs e Redes Ethernet
Orientador: Fernando Gehm Moraes
Bolsista do(a): Programa Universidade para Todos, PROUNI, Brasil.
Formação complementar
2010 - 2010
Programação Orientada a Objetos com C# Básico. (Carga horária: 16h). , Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
2010 - 2010
Programação Orientada a Objetos com C# Avançado. (Carga horária: 20h). , Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
2009 - 2009
PHP Orientado a Objetos + MySQL. (Carga horária: 14h). , Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
2006 - 2006
Web Designer. (Carga horária: 96h). , Microlins Centro de Formação Profissional, MICROLINS, Brasil.
2005 - 2005
Montagem e Manutenção de Computadores. (Carga horária: 72h). , Microlins Centro de Formação Profissional, MICROLINS, Brasil.
2000 - 2001
Informática Avançada. (Carga horária: 40h). , Systen's & Star's Informática, SSI, Brasil.
1999 - 2000
Informática Básica. (Carga horária: 67h). , Systen's & Star's Informática, SSI, Brasil.
Idiomas
Inglês
Compreende Razoavelmente, Fala Razoavelmente, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.
Participação em eventos
26° Simpósio Sul de Microeletrônica - SIM.A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. 2011. (Simpósio).
Produções bibliográficas
-
MORAES, FERNANDO ; MOREIRA, MATHEUS ; LUCAS, CARLO ; CORREA, DAIRAN ; CARDOSO, DOUGLAS ; MAGNAGUAGNO, MAURICIO ; CASTILHOS, GUILHERME ; CALAZANS, NEY . A generic FPGA emulation framework. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. v. 1. p. 233-236.
-
ROSA, T. R. ; GUINDANI, G. M. ; CARDOSO, D. M. ; CALAZANS, N. ; MORAES, F. G. . A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 203-208.
Outras produções
CARDOSO, D. M. ; MORAES, R. B. ; MARTINS, M. T. . PHP Orientado a Objetos + MySQL. 2009. (Curso de curta duração ministrado/Extensão).
Projetos de pesquisa
-
2010 - 2011
Sistemas Multi-Processadores em Chip Heterogêneos, Descrição: Diminuir consumo de energia na comunicação entre elementos de processamento do MPSoC HeMPS que utilizam a rede HERMES.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) . , Integrantes: Douglas Maciel Cardoso - Integrante / Thiago Raupp da Rosa - Coordenador / Fernando Gehm Moraes - Integrante., Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa.
Histórico profissional
Experiência profissional
2013 - 2014
Hewlett-PackardVínculo: Bolsista, Enquadramento Funcional: Estagiário, Carga horária: 30
2011 - 2012
Pontifícia Universidade Católica do Rio Grande do SulVínculo: Bolsista, Enquadramento Funcional: Estagiário, Carga horária: 30
Outras informações:
Desenvolvimento de um hardware, que garanta a correta comunicação entre computador hospedeiro e emulador de circuitos digitais, via módulo Ethernet.
2010 - 2011
Pontifícia Universidade Católica do Rio Grande do SulVínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20
2008 - 2010
Pontifícia Universidade Católica do Rio Grande do SulVínculo: Bolsista, Enquadramento Funcional: Estágio, Carga horária: 30, Regime: Dedicação exclusiva.
Outras informações:
Leitura de referencial teórico, elaboração de apostilas e tutoriais a serem utilizados em cursos ministrados por mim e meus colegas de trabalho.
2015 - 2016
NXP Semiconductors N.V.Vínculo: Bolsista, Enquadramento Funcional: Trainee, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Digital IP Designer. Low power design. Simulation. Logic synthesis.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Douglas Maciel Cardoso e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?