Marcelo Ienczczak Erigson
Possui graduação em Engenharia de Computação pela Universidade Federal do Rio Grande do Sul(2006). Atualmente é Engenheiro de projetos de CI digitais da NXP Semicondutores Brasil. Tem experiência na área de Microeletrônica, com ênfase em EDA.
Informações coletadas do Lattes em 12/06/2024
Acadêmico
Formação acadêmica
Graduação em Engenharia de Computação
2002 - 2006
Universidade Federal do Rio Grande do Sul
Título: Estudo sobre Circuitos Tolerantes a Falhas Externas
Orientador: Luigi Carro
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Formação complementar
2013 - 2014
Projetista de Circuitos Digitais. (Carga horária: 40h). , Programa CI Brasil - Centro de Treinamento 1 (CT1), CT1, Brasil.
Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Áreas de atuação
Grande área: Outros / Área: Microeletrônica / Subárea: EDA.
Grande área: Outros / Área: Microeletrônica / Subárea: Projeto.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Engenharia de Software.
Produções bibliográficas
-
SCHÜLER, ERIK ; ERIGSON, MARCELO IENCZCZAK ; CARRO, LUIGI . Functionally Fault-tolerant DSP Microprocessor using Sigma-delta Modulated Signals. Journal of Electronic Testing , v. 23, p. 275-292, 2007.
-
LISBOA, C.A. ; ERIGSON, M.I. ; CARRO, L. . System Level Approaches for Mitigation of Long Duration Transient Faults in Future Technologies. In: 12th IEEE European Test Symposium, 2007, Freiburg. 12th IEEE European Test Symposium (ETS'07), 2007. p. 165.
-
ERIGSON, Marcelo Ienczczak ; COTA, Érika ; LUBASZEWSKI, Marcelo . Test Scheduling in an Intra-Chip Network With Tree Topology. In: 20th South Symposium on Microeletronics, 2005, Santa Cruz do Sul. 20th South Symposium on Microeletronics. Porto Alegre: Evangraf, 2005. p. 45-47.
Histórico profissional
Endereço profissional
-
Freescale Semicondutores Brasil. , Rua James Clerk Maxwell, 400, Techno Park, 13069380 - Campinas, SP - Brasil, Telefone: (19) 37838500
Experiência profissional
2016 - Atual
NXP Semicondutores BrasilVínculo: , Enquadramento Funcional: Engenheiro de projetos de CI digitais, Carga horária: 40, Regime: Dedicação exclusiva.
2015 - 2016
NXP Semicondutores BrasilVínculo: Bolsista, Enquadramento Funcional: Trainee de projetos de CI digitais, Carga horária: 40, Regime: Dedicação exclusiva.
2015 - 2015
Freescale Semicondutores BrasilVínculo: Bolsista, Enquadramento Funcional: Trainee de projetos de CI digitais, Carga horária: 40, Regime: Dedicação exclusiva.
2014 - 2015
Programa CI Brasil - Centro de Treinamento 1 (CT1)Vínculo: Bolsista, Enquadramento Funcional: Projetista de Circuitos Integrados Digitais, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações:
Execução da fase III do programa CI Brasil como trainee na Freescale Semicondutores Brasil Ltda.
2011 - 2012
Nangate A/SVínculo: Celetista, Enquadramento Funcional: Engenheiro de Software, Carga horária: 37, Regime: Dedicação exclusiva.
2007 - 2011
Nangate do Brasil S/AVínculo: Celetista, Enquadramento Funcional: Engenheiro de Software, Carga horária: 44, Regime: Dedicação exclusiva.
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todos os processos de Marcelo Ienczczak Erigson e sempre que o nome aparecer em publicações dos Diários Oficiais, avisaremos por e-mail e pelo painel do usuário
Criando um monitoramento
Nossos robôs irão buscar nos nossos bancos de dados todas as movimentações desse processo e sempre que o processo aparecer em publicações dos Diários Oficiais e nos Tribunais, avisaremos por e-mail e pelo painel do usuário
Confirma a exclusão?