Marcelo Schiavon Porto

É professor da Universidade Federal de Pelotas desde 2009, trabalha no Centro de Desenvolvimento Tecnológico junto aos cursos de Ciência e Engenharia de Computação, também é membro permanente do Programa de Pós-graduação em Computação da UFPel, atuando justo aos cursos de Mestrado e de Doutorado em Computação. Possui graduação em Bacharelado em Ciência da Computação pela Universidade Federal de Pelotas (2005), Mestrado (2008) e Doutorado (2012) em Ciência da computação pela Universidade Federal do Rio Grande do Sul. É Senior Member da IEEE e membro da IEEE Circuits and Systems Society (CASS), IEEE Signal Processing Society (SPS), SBC e SBMicro. Atua em pesquisa junto ao Grupo de Arquiteturas e Circuitos Integrados (GACI) e o Video Technology Research Group (ViTech), suas principais contribuições científicas estão no desenvolvimento de algoritmos e arquiteturas de hardware dedicadas para a compressão de vídeo em diversos padrões (H.264/AVC, HEVC, 3D-HEVC, VVC, AV1), redução de complexidade na codificação de vídeo 2D/3D e projeto de hardware dedicado para dispositivos móveis.

Informações coletadas do Lattes em 30/07/2025

Acadêmico

Formação acadêmica

Doutorado em Computação

2008 - 2012

Universidade Federal do Rio Grande do Sul
Título: Desenvolvimento Algorítmico e Arquitetural para a Estimação de Movimento na Compressão de Vídeo de Alta Definição
, Ano de obtenção: 2012. Sergio Bampi. Coorientador: Luciano Volcan Agostini. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Mestrado em Computação

2006 - 2008

Universidade Federal do Rio Grande do Sul
Título: Arquiteturas de Alto Desempenho e Baixo Custo em Hardware para a Estimação de Movimento em Vídeos Digitais
Orientador: Altamiro Amadeu Susin
, Ano de Obtenção: 2008.Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.

Graduação em Bacharelado em Ciência da Computação

2002 - 2006

Universidade Federal de Pelotas
Título: Investigação de Algoritmos e Desenvolvimento Arquitetural para a Estimação de Movimento em Compressão de Vídeo Digital
Orientador: Luciano Volcan Agostini

Curso técnico/profissionalizante em Eletrônica

1997 - 2001

Instituto Federal Sul-Rio-Grandense

Pós-doutorado

2015 - 2015

Pós-Doutorado. , Universidade de Coimbra, UC, Portugal. , Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. , Grande área: Ciências Exatas e da Terra, Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Arquiteturas de Hardware para a Codificação de Vídeo.

Formação complementar

2014 - 2014

Tecnologias Altera - Qsys System Integration Tool. (Carga horária: 8h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2014 - 2014

Developing Software for ARM-based Systems on Chip. (Carga horária: 8h). , Universidade Federal de Pelotas, UFPEL, Brasil.

2009 - 2009

Curso Avançado da XI Escola de Microeletrônica. , Universidade Federal de Pelotas, UFPEL, Brasil.

2008 - 2008

Núcleo de Línguas Estrangeiras - Inglês. (Carga horária: 60h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2008 - 2008

Curso Avançado da X Escola de Microeletrônica. , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2006 - 2006

Curso Avançado da VIII Escola de Microeletrônica. (Carga horária: 40h). , Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.

2005 - 2005

Curso Avançado da VII Escola de Microeletrônica. , Universidade de Santa Cruz do Sul, UNISC, Brasil.

2003 - 2005

Inglês. , British House, BH, Brasil.

2004 - 2004

Curso Avançado da VI Escola de Microeletrônica. , Universidade Regional do Noroeste do Estado do Rio Grande do Sul, UNIJUI, Brasil.

2003 - 2003

Curso Avançado da V Escola de Microeletrônica. , Universidade Federal do Rio Grande, FURG, Brasil.

1999 - 1999

Sistema Operacional Linux. , Degraus-cursos de computação, DEGRAUS, Brasil.

Idiomas

Inglês

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.

Espanhol

Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.

Português

Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Áreas de atuação

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Algoritmos e Arquiteturas para a Estimação de Movimento.

Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquiteturas para Compressão de Imagens e Vídeo.

Organização de eventos

PORTO, Marcelo Schiavon . Program Chair - 26º Escola de Microeletrônica (EMICRO). 2024. (Congresso).

PORTO, Marcelo Schiavon . Track Chair - Digital Circuits and Applications - 36ᵗʰ Symposium on Integrated Circuits and Systems Design (SBCCI). 2023. (Congresso).

PORTO, Marcelo Schiavon . Track Chair - Digital Circuits and Applications - 35ᵗʰ Symposium on Integrated Circuits and Systems Design (SBCCI). 2022. (Congresso).

PORTO, Marcelo Schiavon . Applications Chair - 5th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA). 2021. (Congresso).

PORTO, Marcelo Schiavon ; RAMOS, F. . Local Arrangements Chair - 4th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA). 2020. (Congresso).

PORTO, Marcelo Schiavon . Video Processing Chair - 3th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA). 2019. (Congresso).

PORTO, MARCELO ; PALOMINO, Daniel . Finance Chair - Chip in the Pampa 2018 (SBCCI, SBMicro, SForum, WCAS, INSCIT e FEEC). 2018. (Congresso).

PORTO, Marcelo Schiavon ; ZATT, Bruno . Program Chair - 19th Simpósio Sul de Microeletrônica (SIM). 2017. (Congresso).

PORTO, Marcelo Schiavon ; VIDAL, C. . Program Chair - Workshop of Undergraduate Works at SIBGRAPI 2017 ? 30th Conference on Graphics, Patterns and Images. 2017. (Congresso).

PORTO, Marcelo Schiavon ; ZATT, Bruno . Program Chair - 19th Simpósio Sul de Microeletrônica (SIM). 2017. (Congresso).

PORTO, Marcelo Schiavon ; VIDAL, C. . Program Chair - Workshop of Undergraduate Works at SIBGRAPI 2017 ? 30th Conference on Graphics, Patterns and Images. 2017. (Congresso).

PORTO, MARCELO ; PALOMINO, Daniel . Finance Chair - Chip in the Pampa 2018 (SBCCI, SBMicro, SForum, WCAS, INSCIT e FEEC). 2018. (Congresso).

PORTO, Marcelo Schiavon ; RAMOS, F. . Local Arrangements Chair - 4th IEEE SPS/CASS Seasonal School on Digital Processing of Visual Signals and Applications (DPVSA). 2020. (Congresso).

PORTO, Marcelo Schiavon . Track Chair - Digital Circuits and Applications - 35ᵗʰ Symposium on Integrated Circuits and Systems Design (SBCCI). 2022. (Congresso).

PORTO, Marcelo Schiavon . Track Chair - Digital Circuits and Applications - 36ᵗʰ Symposium on Integrated Circuits and Systems Design (SBCCI). 2023. (Congresso).

PORTO, Marcelo Schiavon . Program Chair - 26º Escola de Microeletrônica (EMICRO). 2024. (Congresso).

Participação em eventos

2025 IEEE 16th Latin America Symposium on Circuits and System (LASCAS). 2025. (Congresso).

2024 IEEE 15th Latin America Symposium on Circuits and System (LASCAS). 2024. (Simpósio).

26a Escola Sul de Microeletrônica (EMicro) e 39 Simpósio Sul de Microeletrônica (SIM). 2024. (Congresso).

37th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). 2024. (Congresso).

2023 36th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). 2023. (Simpósio).

2023 IEEE International Symposium on Circuits and Systems (ISCAS).High-Throughput Design for a Multi-Size DCT-II Targeting the AV1 Encoder. 2023. (Simpósio).

2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). 2022. (Simpósio).

IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS). Low-Complexity Algorithm and Its Low-Power and High-Throughput Architecture for 3D-HEVC DMM-1 Encoding Tool. 2020. (Congresso).

31st Symposium on Integrated Circuits and Systems Design (SBCCI). Low-Power HEVC 1-D IDCT Hardware Architecture. 2018. (Congresso).

30th Symposium on Integrated Circuits and Systems Design. 2017. (Congresso).

IEEE International Symposium on Circuits and Systems (ISCAS). A Multiplierless Parallel HEVC Quantization Hardware for Real-Time UHD 8K Video Coding. 2017. (Congresso).

IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS).Solutions for DMM-1 Complexity Reduction in 3D-HEVC Based on Gradient Calculation. 2016. (Simpósio).

IEEE International Conference on Image Processing (ICIP). COMPLEXITY REDUCTION FOR 3D-HEVC DEPTH MAPS INTRA-FRAME PREDICTION USING SIMPLIFIED EDGE DETECTOR ALGORITHM. 2014. (Congresso).

2013 IEEE International Conference on Multimedia and Expo (ICME). A lossless approach for external memory bandwidth reduction in video coding systems and its VLSI architecture. 2013. (Congresso).

VIII Southern Programmable Logic Conference. 2012. (Congresso).

24th Symposium on Integrated Circuits and Systems Design (SBCCI).An Efficient ME Architecture for High Definition Vdeos Using the New MPDS Algorithm. 2011. (Simpósio).

22st Symposium on Integrated Circuits and System Design. High Performance Motion Estimation Architecture Using Efficient Adder-Compressors. 2009. (Congresso).

24th South Symposium on Microelectronics.A Hardware Architecture for the New SDS-DIC Motion Estimation Algorithm. 2009. (Simpósio).

XI Escola de Microeletrônica. 2009. (Outra).

XIV Semana Acadêmica do Curso de Ciência da Computação.Princípios de Codificação de Vídeo Digital: Algoritmos e Arquiteturas para a Estimação de Movimento. 2009. (Outra).

XV Workshop Iberchip. Arquitetura de Alto Desempenho para o Algoritmo de Estimação de Movimento SDS-DIC com Múltiplos Quadros de Referência. 2009. (Congresso).

21st Symposium on Integrated Circuits and System Design. Architectural Design for the New QSDS with Dynamic Iteration Control Motion Estimation Algorithm Targeting HDTV. 2008. (Congresso).

X Escola de Microeletrônica. 2008. (Congresso).

XXIII Simpósio Sul de Microeletrônica.A High Throughput Diamond Search Architecture for HDTV Motion Estimation. 2008. (Simpósio).

XIII Brazilian Symposium on Multimedia and the Web. Investigation of Motion Estimation Algorithms Targeting High Resolution Digital Video Compression. 2007. (Congresso).

VIII Escola de Microeletrônica. 2006. (Congresso).

XXI Simpósio Sul de Microeletrônica.A Hardware Architecture for Motion Estimation with Pel Decimation Algorithm. 2006. (Simpósio).

VII Escola de Microeletrônica. 2005. (Outra).

XI WORKSHOP IBERCHIP.XI WORKSHOP IBERCHIP. 2005. (Outra).

XX Simpósio Sul de Microeletrônica.XX Simpósio Sul de Microeletrônica. 2005. (Simpósio).

IX Semana Acadêmica do Curso de Ciência da Computação. 2004. (Outra).

VI Escola de Microeletrônica Sul. 2004. (Outra).

XII CIC - Congresso de Iniciação Científica. XIII CIC - Congresso de Iniciação Científica. 2004. (Congresso).

XIX Simpósio Sul de Microeletrônica.XIX Simpósio Sul de Microeletrônica. 2004. (Simpósio).

Escola de Microeletrônica Sul. 2003. (Outra).

Semana acadêmica. 2003. (Congresso).

Simpósio Sul de Microeletrônica. 2003. (Simpósio).

XII CIC- Concresso de Iniciação Científica. XII CIC - Congresso de Iniciação Científica. 2003. (Congresso).

VII Semana Acadêmica do Curso de Ciência da Computação. 2002. (Outra).

II Mostra Técnica do Curso de Eletrônica.II Mostra Técnica do Curso de Eletrônica. 2000. (Outra).

I Mostra Técnica do Curso de Eletrônica.I Mostra Técnica do Curso de Eletrônica. 1999. (Outra).

Participação em bancas

Aluno: Vanio Rodrigues Filho

PORTO, Marcelo SchiavonGÜNTZEL, José Luís AlmadaAFONSO, Vladimir.; MEINHARDT, C.. Fixed Search Patterns and VLSI Architecture for the Efficient Computation of the Versatile Video Coding Fractional Motion Estimation. 2022. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Aluno: DOUGLAS SILVA CORRÊA,

PORTO, Marcelo SchiavonZATT, Bruno; CORREA, D.. HCLE: Codificador de Light Fields para Altas Taxas de Compressão com Predição Baseada em Optical Flow e Phase Correlation. 2021. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Adson Ileon Ripinski Duarte

DUARTE, A.;PORTO, Marcelo Schiavon; PALOMINO, Daniel. Redução de Complexidade do Processo de Decisão de Modo da Predição Intra-Quadro do Codificador de Vídeo VVC utilizando Aprendizado de Máquina. 2021. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Iago Coelho Storch

PORTO, Marcelo Schiavon; PALOMINO, Daniel; DINIZ, C.; AGUIAR, M.. Exploração das distorções da projeção ERP para redução de complexidade da codificação de vídeos omnidirecionais. 2020. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Rafael da Silva

PORTO, Marcelo SchiavonGrellert, Mateus; DINIZ, C.. VLSI Design of Approximate Interpolation Filters for the Fractional Motion Estimation of HEVC Encoders. 2019. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Universidade Católica de Pelotas.

Aluno: Marceio Monteiro

PORTO, Marcelo SchiavonGÜNTZEL, José Luís Almada. Arquitetura Energeticamente Eficiente para a Estimação de Movimento Fracionária: uma nova abordagem para o cálculo de resíduos. 2019. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

Aluno: VITOR GONÇALVES DE LIMA

SOARES, Rafael;PORTO, Marcelo Schiavon; MARQUES, Felipe de Souza; ROSA JR., L. S.; CAMARGO, V.. Balanced Secure Triple Track Logic: Proposta de uma nova topologia segura contra ataques DPA e DEMA utilizando técnicas de uniformização de consumo. 2018. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Alexandre Lemke

PORTO, Marcelo Schiavon; BEDREGAL, B.; RIBEIRO, R.. Interpretações da Lógica Fuzzy Intuicionista via Computação Quântica. 2017. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Mateus Grellert da Silva

PORTO, Marcelo SchiavonSUSIN, Altamiro; ROESLER, V.;ZATT, BrunoBAMPI, Sergio. Complexity Analysis and Complexity Control in High Efficiency Video Coding. 2014. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Cauane Blumenberg Silva

PORTO, Marcelo SchiavonSUSIN, Altamiro; ROESLER, V.;ZATT, BrunoBAMPI, Sergio. Adaptive Tiling Algorithm Based on Highly Correlated Picture Regions for the HEVC Standard. 2014. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Daniel Munari Vilchez Palomino

PORTO, Marcelo SchiavonMattos, Júlio; REIS, André. Algorithm and Hardware Based Architectural Design Targeting the Intra-Frame Prediction of the HEVC Video Coding Standard. 2013. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Vladimir Afonso

PORTO, Marcelo SchiavonMattos, Júlio; ROSA, V.. Desenvolvimento De Uma Arquitetura Para Estimação De Movimento Fracionária Segundo O Padrão HEVC. 2013. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Ricardo Garcia Jeske

PORTO, Marcelo SchiavonAGOSTINI, Luciano VolcanMattos, JúlioGÜNTZEL, José Luís AlmadaZATT, Bruno. Implementações em Hardware Visando Baixo Custo e Alto Desempenho das Transformadas DCT do Padrão Emergente de Codificação de Vídeos HEVC. 2013. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Iago Coelho Storch

PORTO, Marcelo Schiavon; DINIZ, C.; SEIDEL, I.; AZAMBUJA, J.. Parallelization of VVC Video Encoding Kernels using GPGPUs. 2024. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rafael dos Santos Ferreira

PORTO, Marcelo Schiavon; SOARES, L.; ROMA, Nuno. Provendo Eficiência Energética na Codificação de Vídeo usando Subtratores Aproximados na Predição Interquadros. 2024. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Narusci dos Santos Bastos

PORTO, Marcelo Schiavon; RAMOS, F.; VIZZOTTO, B.. Avaliação de Qualidade de Imagem e Vídeo 3D Utilizando Técnicas de Aprendizado de Máquina. 2023. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

BAMPI, SergioPORTO, Marcelo SchiavonZATT, Bruno; REIS, André; DUTT, N.. Energy-Efficient Memory Architecture Design and Management for Parallel Video Coding. 2018. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduarda Rodrigues Monteiro

PORTO, Marcelo SchiavonSUSIN, Altamiro; DINIZ, C.;BAMPI, Sergio. Caracterização Energética da Codificação de Vídeo de Alta Eficiência (HEVC) em Processador de Propósito Geral. 2017. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Adson Ileon Ripinski Duarte

PORTO, Marcelo SchiavonGrellert, Mateus. Exploring Learning-Based Solutions to Accelerate the Intra Prediction Process in the VVC Standard. 2024. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: Bianca Santos da Cunha Silveira

PORTO, Marcelo Schiavon; RAMOS, F.; CORREA, Guilherme. Desenvolvimento de Arquitetura de Hardware para a Multiple Transform Selection do Padrão VVC com Auxílio de Aprendizado de Máquina. 2023. Exame de qualificação (Doutorando em Computação) - Universidade Federal de Pelotas.

Aluno: Éric Tadiello Beltrão

PALOMINO, Daniel;PORTO, Marcelo Schiavon; MONTEIRO, E.. Desenvolvimento de soluções para otimização do processamento paralelo do codificador VVC usando Tiles. 2023. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Aluno: MARCOS TOMAZZOLI LEIPNITZ

PORTO, Marcelo Schiavon; NAZAR, G.; FILHO, A.; PEREIRA, A. G.. High-Level Synthesis of Target-Oriented Multi-Constrained Approximate Designs. 2019. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Rafael dos Santos Ferreira

PORTO, Marcelo SchiavonZATT, Bruno; MARQUES, Felipe de Souza; DINIZ, C.. Operadores Matem´ aticos Imprecisos Aplicados na Codificac¸ ?ao de V´ıdeo. 2019. Exame de qualificação (Doutorando em Computação) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

PORTO, Marcelo Schiavon; REIS, A.; MORAES, F.. Energy-Efficient Memory Architectures for Parallel Video Coding on Embedded Manycore Systems. 2017. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Eduarda Rodrigues Monteiro

PORTO, Marcelo SchiavonBAMPI, SergioSUSIN, A; ROESLER, V.. Caracterização Energética da Codificação de Vídeo de Alta Eficiência (HEVC) em Processador de Propósito Geral. 2016. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

Aluno: Marcus Freitas Neves

NEVES, M.; VANCONCELLOS, L.; HEIDRICH, F.;PORTO, Marcelo Schiavon. Dimensão, Resolução e Proporção de Imagens e de Pixel na Renderização de Modelos Tridimensionais Digitais. 2012. Monografia (Aperfeiçoamento/Especialização em Arquitetura e Urbanismo) - Universidade Federal de Pelotas.

Aluno: Matheus Martins Isquierdo

PALOMINO, Daniel;PORTO, Marcelo SchiavonSAMPAIO, F.. Simulador de injeção de erro e consumo de energia para sistemas com memória aproximada. 2023. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Frederico Peixoto Antunes

PORTO, Marcelo Schiavon; BOIS, A.. Estudo de Instruções para Implementação de Suporte à Memória Transacional em Hardware. 2022. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Luiz Cezar Moreira de Campos Neto

PORTO, Marcelo SchiavonAFONSO, Vladimir.. Arquitetura de Hardware Configurável para a Predição Intra-Quadro do Codificador de Vídeo AV1. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Eduardo Vargas Zummach

PORTO, Marcelo SchiavonPENNY, Wagner. HEURÍSTICAS COM FOCO NO PROJETO EFICIENTE DE HARDWARE PARA DETECÇÃO RÁPIDA DE DIREÇÃO DO FILTRO CDEF DO FORMATO AV1. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Controle e Automação) - Universidade Federal de Pelotas.

Aluno: João Pedro Kohls Bast

PORTO, Marcelo SchiavonZATT, Bruno. Avaliação do potencial de paralelismo na codificação de vídeo com a ferramenta de tiles do codificador AV1. 2020. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Cristian Maruan Bosin

PORTO, Marcelo SchiavonZATT, Bruno; PALOMINO, Daniel; RAMOS, F.. Transformadas Híbridas 4D de Tamanhos Múltiplos para Codificação de Light Fields. 2020. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Eliézer Luz Ribeiro

PORTO, Marcelo Schiavon; CORREA, Guilherme; BORGES, Alex. Colorful Blocks: Ferramenta para Visualização e Interpretação de Dados Extraídos de Codecs de Vídeo. 2019. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Iago Coelho Storch

PORTO, Marcelo Schiavon; BETEMPS, C.. Otimização das ferramentas de codificação de vídeo do padrão HEVC para aplicações com vídeos omnidirecionais. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Thiago Luiz Alves Bubolz

AFONSO, VLADIMIRPORTO, Marcelo Schiavon. Decisões Rápidas de Estruturas de Particionamento na Transcodificação de Vídeo Homogênea no Padrão HEVC. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Pargles Wenz Dall?Oglio

Araújo, RicardoCONCEICAO, R.PORTO, Marcelo Schiavon. Estudo e Implementação de Estratégias para Redução de Complexidade do Codificador de Vídeo HEVC Baseadas em Aprendizado de Máquina. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Lisandro Luiz da Silva

PORTO, Marcelo SchiavonMATTOS, JULIO; SOARES, Rafael; RUZICKI, Julio. Estudo do Acesso à Memória em Processadores Embarcados ARM. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

Aluno: Mateus Grellert da Silva

PORTO, Marcelo SchiavonAGOSTINI, Luciano VolcanMattos, JúlioZATT, Bruno. Heurísticas para Redução de Complexidade na Predição Inter-Quadros do Padrão de Codificação de Vídeo Emergente HEVC. 2013. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: João Manuel Rodríguez Corrêa

PORTO, Marcelo Schiavon; CARDOZO, G.; SCHNEIDER, C.. Motion Design: Análise sobre metodologias para o desenvolvimento de diretrizes projetuais. 2013. Trabalho de Conclusão de Curso (Graduação em Design Digital) - Universidade Federal de Pelotas.

Aluno: Felipe Martin Sampaio

PORTO, Marcelo SchiavonAGOSTINI, Luciano Volcan; MARQUES, Felipe de Souza; PILLA, Mauricio Lima. ARQUITETURA DE HARDWARE PARA ESTIMAÇÃO DE MOVIMENTO E DE DISPARIDADE BASEADA EM REUSO DE DADOS PARA CODIFICAÇÃO DE VÍDEOS DE MÚLTIPLAS VISTAS. 2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas.

Aluno: Violeta Ferlauto Schuch

PORTO, Marcelo Schiavon; MASCHIO, Alexandre; ROSA, Guilherme. DESIGN DIGITAL E MODELAGEM TRIDIMENSIONAL: O CENÁRIO 3D COMO INTERFACE DE INTERAÇÃO. 2011. Trabalho de Conclusão de Curso (Graduação em Design Digital) - Universidade Federal de Pelotas.

Aluno: Max Timm Beskow

RAMOS, Maria; HALLAL, Dalila;PORTO, Marcelo Schiavon. Advergaming: o uso de jogos como estrat´pegia de marketing. 2011. Trabalho de Conclusão de Curso (Graduação em Administração) - Universidade Federal de Pelotas.

Aluno: Robson S

PORTO, Marcelo SchiavonAGOSTINI, Luciano VolcanMattos, Júlio; ROSA JR., L. S.. S. Dornelles.Arquitetura para a Estimação de Movimento VBSME Integrada à Compensação de Movimento com Modo de Decisão Rápido para o Padrão H.264/AVC. 2010. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas.

PORTO, Marcelo Schiavon; CORRÊA, GUILHERME; FREITAS, L. A.. Professor Substituto. 2019. Universidade Federal de Pelotas.

PORTO, Marcelo Schiavon; ROSA, Guilherme; TANAKA, M.. Concurso público para Professor Assistente na área de: Modelagem e animação 3D aplicadas a animação e ao design. 2013. Universidade Federal de Pelotas.

NUNES, João;PORTO, Marcelo Schiavon; ROSA, Guilherme. Seleção de Professor Temporário - Design Digital. 2012. Universidade Federal de Pelotas.

PORTO, Marcelo Schiavon; NUNES, João; MÜLLING, Tobias. Seleção de Professor Temporário - Design Digital. 2012. Universidade Federal de Pelotas.

NUNES, João; PELLEGRIN, José;PORTO, Marcelo Schiavon. Seleção de Professor Temporário - Design Digital. 2011. Universidade Federal de Pelotas.

PORTO, Marcelo Schiavon; ROSA, Guilherme. Seleção de alunos bolsistas para monitoria - Design Digital. 2012. Universidade Federal de Pelotas.

NUNES, João;PORTO, Marcelo Schiavon. Seleção de Alunos Bolsistas para Monitoria - Design Digital. 2011. Universidade Federal de Pelotas.

Orientou

William Kolodziejski

À definir; ; Início: 2024; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Leandro Weber Tavares

À definir; ; Início: 2024; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Ramiro Gomes da Silva Viana

À definir; ; Início: 2023; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Gustavo Hubner Hehbein

À definir; ; Início: 2023; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Denis Lemke Maass

À definir; ; Início: 2023; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Frâncio Airoso Sereno Modesto

À definir; ; Início: 2024; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

Pablo De Chiaro Rosa

À definir; ; Início: 2023; Tese (Doutorado em Computação) - Universidade Federal de Pelotas; (Coorientador);

Ruhan Ávila Conceição

À definir; ; Início: 2023; Tese (Doutorado em Computação) - Universidade Federal de Pelotas; (Coorientador);

Vinicius de Araujo Borges

À definir; ; Início: 2023; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Coorientador);

Marcelo Moralles Muñoz

À definir; ; Início: 2023; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; (Orientador);

André Marcelo Coelho da Silva

A definir; Início: 2021; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas; (Coorientador);

Cristiano da Silva Santos

Início: 2023; Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico;

ALLAN NORNBERG SCHUCH

Projeto de Hardware Dedicado para os Codificadores de Vídeo AV1 e VVC em Dispositivos Móveis; Início: 2024; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Universidade Federal de Pelotas; (Orientador);

Eduardo de Figueiredo Costa

Codificação de Nuvens de Pontos Assistida por Aprendizado de Máquina; Início: 2023; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; (Orientador);

Vitor Silva da Costa

Projeto de Hardware Dedicado para os Codificadores de Vídeo AV1 e VVC em Dispositivos Móveis; Início: 2023; Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; (Orientador);

Vinicius de Araujo Borges

Exploração no Espaço de Projeto de Arquiteturas para os Modos Angulares da Predição Intra-Quadro do Padrão VVC; 2024; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Marcello Morales Munoz

Dedicated Hardware Architectures for the Affine Motion Estimation of Versatile Video Coding Video Standard for Real-Time UHD Videos; 2024; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Pablo De Chiaro Rosa

Decisão Rápida na Predição Intra-quadros do Codificador AV1 Usando Aprendizado de Máquina; 2022; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Henrique Caldas Kessler

Static CMOS Complex Gates: Electrical Investigation of Design Strategies; 2022; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Marcelo Schiavon Porto;

Paulo Henrik Ribeiro Gonçalves

Um Esquema Rápido Baseado em Aprendizado de Máquina para a Predição Interquadros do Codificador de Vídeo VVC; 2021; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Marcelo Schiavon Porto;

Murilo Roschildt Perleberg

An Energy-Efficient Hardware Design for the 3D-HEVC Integer Motion Estimation Adopting Reuse Strategies for Data and Operations; 2020; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Italo Dombrowski Machado

RDE-AGMO: Seleção Automática de Pontos de Controle Eficientes para Codificadores HEVC utilizando Algoritmos Genéticos; 2020; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Marcelo Schiavon Porto;

Mateus Mendes Gonçalves

Esquema de Predição Intraquadro para a Compressão de Nuvens de Pontos no Point Cloud Codec; 2020; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Mateus Santos de Melo

Codificação de Vídeo baseada em DCT-3D; 2020; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Marcelo Schiavon Porto;

Alex Machado Borges

Soluções para Redução de Complexidade da Transcodificação de Vídeos HEVC para AV1; 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Coorientador: Marcelo Schiavon Porto;

Jones William Goebel

SOLUÇÃO ARQUITETURAL PARA A DECODIFICAÇÃO INTRAQUADRO DO PADRÃO DE CODIFICAÇÃO AV1; 2019; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Luciano Almeida Braatz

Energy/Quality-Aware Hardware Solutions for the Residual Coding Loop Components of the High Efficiency Video Coding Standard; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Lívia Silva do Amaral

Projeto e Gerenciamento Dinâmico de uma Memória de Busca para a Estimação de Movimento na Codificação de Vídeo; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Mário Roberto de Freitas Saldanha

Redução do Tempo de Codificação de Mapas de Profundidade do 3D-HEVC Usando Árvores de Decisão Estáticas Construídas Através de Data Mining; 2018; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Wagner Ishizaka Penny

Controlador Dinâmico de Energia para o Codificador HEVC Baseado em Frentes de Pareto; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Ruhan Ávila da Conceição

Early Skip/DIS: Uma Heurística para Redução de Complexidade no Codificador de Mapas de Profundidade do 3D-HEVC; 2016; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Marcelo Schiavon Porto;

Fabiane Rediess

Desenvolvimento de Arquiteturas de Hardware Eficientes para os Filtros do Padrão HEVC; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Dieison Soares Silveira

Algoritmos e Arquiteturas de Hardware para a Compressão de Quadros de Referência em Codificadores de Vídeo Digitais; 2015; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Marcelo Schiavon Porto;

Gustavo Freitas Sanchez

DMMFast: Esquema de Redução de Complexidade para a Predição Intra de Mapas de Profundidade no Padrão Emergente 3D-HEVC; 2014; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Marcelo Schiavon Porto;

Marcel Moscarelli Correa

Desenvolvimento de Heurísticas para Redução de Complexidade da Extensão 3D do Padrão HEVC; 2014; Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Coorientador: Marcelo Schiavon Porto;

Italo Dombrowski Machado

Predição de Light Fields Utilizando Técnicas de Aprendizado Profundo; 2025; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Jones William Goebel

Projeto Eficiente de Arquiteturas de Hardware Dedicadas para o Módulo das Transformadas na Codificação de Sinais Visuais: Estudo de Caso no Codificador AV1; 2024; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Marcelo Schiavon Porto;

Murilo Roschildt Perleberg

Power-Efficient MotionEstimation Hardware Design for Real-Time UHD Video Compression in Mobile Devices: A Memory-Centered and CTB-BasedApproach; 2024; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Orientador: Marcelo Schiavon Porto;

Isis Duarte Bender

Controle Adaptativo de Complexidade do Codificador AV1 baseado em Frente de Pareto e Aprendizado de Máquina; 2023; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Robson André Domanski

Projeto de Hardware de Alto Desempenho para Ferramentas da Predição Inter-Quadros do Codificador AV1; 2023; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Alex Machado Borges

Desenvolvimento de Soluções Baseadas em Aprendizado de Máquina para Transcodificação Rápida de Vídeo ao Formato AOMedia Video 1; 2023; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; Coorientador: Marcelo Schiavon Porto;

Roberta de Carvalho Nobre Palau

Investigação de Soluções em Hardware para os Filtros de Laço do Decodificador AV1; 2022; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Carlos Michel Betemps

FPGA-Enabled Heterogeneous System Simulation for Early Design Space Exploration; 2021; Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Dieison Soares Silveira

Uso Eficiente de Memórias em Codificadores de Vídeo: Arquiteturas e Algoritmos para Ultra-Alta Definição em Dispositivos Móveis; 2021; Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, ; Coorientador: Marcelo Schiavon Porto;

Roger Endrigo Carvalho Porto

EXPLORAÇÃO DE COMPUTAÇÃO APROXIMADA NO PROJETO DE HARDWARE DEDICADO DE BAIXO CONSUMO PARA A CODIFICAÇÃO DE VÍDEO EM DISPOSITIVOS MÓVEIS; 2020; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Cristiano Flores dos Santos

Compressão de Nuvens de Pontos Dinâmicas: Uma Abordagem Eficiente para a Etapa de Predição; 2020; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, ; Orientador: Marcelo Schiavon Porto;

Wagner Ishizaka Penny

Energy-Efficient NoC-Based Systems for Real-Time Multimedia Applications using Approximate Computing; 2020; Tese (Doutorado em Computação) - Universidade Federal de Pelotas, ; Coorientador: Marcelo Schiavon Porto;

Fabio Luís Livi Ramos

Efficient High-Throughput and Power-Saving Hardware Architectural Design for the HEVC Entropy Encoder; 2019; Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, ; Coorientador: Marcelo Schiavon Porto;

Eduardo de Figueiredo Costa

Redução de Complexidade da Codificação de Nuvens de Pontos Dinâmicas no V-PCC com Uso de Aprendizado de Máquina; 2024; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Gustavo Hübner Rehbein

Predição de Tempo de Codificação de Vídeo com Aprendizado de Máquina: Aplicação em um Sistema de Controle Adaptativo de Complexidade no Codificador AV1; 2022; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Cândido Signorini Moraes

Padrão de Busca Dinâmico Baseado em Conteúdo para Estimação de Movimento de Baixa Complexidade em Codificadores de Vídeo; 2019; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Jones William Goebel

Projeto de Hardware Dedicado Modular para a DCT-2D do Padrão HEVC; 2017; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

José Cláudio de Souza Júnior

Arquitetura Multitamanho para a Decodificação de Resíduos do Padrão HEVC; 2016; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Alex Machado Borges

Otimização e Projeto de Hardware Dedicado para o Pré-Processamento de Vídeo em High Dynamic Range (HDR); 2016; Trabalho de Conclusão de Curso; (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Gabriel Machado Balota

Desenvolvimentode um IP-Core para Estimação deMovimento em Vídeos de Alta Definição; 2016; Trabalho de Conclusão de Curso; (Graduação em Bachareledo em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Gabriel Leitão Cardoso

Uma ferramenta para avaliação visual de algoritmos de estimação de movimento; 2015; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Henrique do Amarilho Maich

Estimação de Movimento Paralela para Codificação de Vídeos de Alta Resolução Utilizando GPU em System on Chip Embarcado; 2015; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Gustavo Wrege Gonçalves

Exploração do espaço de projeto arquitetural para o módulo da Quantização do padrão de codificação de vídeo HEVC; 2014; Trabalho de Conclusão de Curso; (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Marcel Moscarelli Correa

DESENVOLVIMENTO DE ARQUITETURAS PARA A INTERPOLAÇÃO DE SUB SAMPLES DE LUMINÂNCIA E CROMINÂNCIA DO PADRÃO DE CODIFICAÇÃO DE VÍDEO EMERGENTE HEVC; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Jéssica Barboza dos Santos

Amazing Aha: uma valorização do jogo a partir do design de produtos e do uso da tecnologia QR Code; 2013; Trabalho de Conclusão de Curso; (Graduação em Design Digital) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Dieison Soares Silveira

Projeto e Implementação de um Compressor de Quadros de Referência para Codificadores de Vídeos Digitais; 2013; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Gustavo Freitas Sanchez

Implementação e Análise de Algoritmos para a Estimação de Movimento em Vídeos de Alta Definição no Padrão Emergente HEVC; 2012; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Max Tim Beskow

Análise, projeto e desenvolvimento de jogo institucional para a marca Grêmio; 2011; Trabalho de Conclusão de Curso; (Graduação em Design Digital) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Nicolas de Lima Peter

Projeto de Design e Direção de Arte em Social Games; 2011; Trabalho de Conclusão de Curso; (Graduação em Design Gráfico) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Renan Correa Sanes

Diego Vrague Noble

Desenvolvimento e Exploração de novos algoritmos para a estimação de movimento em vídeos de alta definição; 2010; Trabalho de Conclusão de Curso; (Graduação em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Jelson Stoelben Rodrigues

Projeto de Hardware Dedicado para os Codificadores de Vídeo AV1 e VVC em Dispositivos Móveis; 2024; Iniciação Científica; (Graduando em Bachareledo em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Gustavo Hübner Rehbein

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2023; Iniciação Científica; (Graduando em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Denis Lemke Maass

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2023; Iniciação Científica; (Graduando em Engenharia de Controle e Automação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Eduardo Vargas Zummach

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2021; Iniciação Científica; (Graduando em Engenharia de Controle e Automação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Christopher Conceição Moura

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2021; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Eduardo Amaro da Rosa

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2021; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Leonardo Madruga Wille Duarte

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado; 2021; Iniciação Científica; (Graduando em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Vitor Wachholz de Pinho

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis; 2020; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Mateus Terribele Leme

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2019; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Giordano Estêvão Borges Leal

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis; 2019; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

João Pedro Kohls Bast

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis; 2019; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Letícia dos Santos da Silva

Murilo Roschildt Perleberg

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2018; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Ihan Belmonte Bender

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2018; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Marilia Pit dos Santos

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2017; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Mariana Ücker

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2017; Iniciação Científica; (Graduando em Engenharia Elétrica) - Instituto Federal Sul-Rio-Grandense, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Alex Machado Borges

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2016; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Luan Pizzamiglio Audibert

Henrique Maich

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Estimação de Movimento do Padrão Emergente HEVC com Foco em Vídeo de Alta Definição; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Marcelo Schiavon Porto;

JOÃO HENRIQUE PFINGSTAG BARTH

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Jones William Goebel

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Marcelo Schiavon Porto;

Matheus Konradt Conceição

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2015; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL; Orientador: Marcelo Schiavon Porto;

Mário Roberto de Freitas Saldanha

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Estimação de Movimento do Padrão Emergente HEVC com Foco em Vídeo de Alta Definição; 2014; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Luan Pizzamiglio Audibert

Guilherme Nunes Peglow

Mateus Santos de Melo

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC; 2014; Iniciação Científica; (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Pargles Wenz Dall'Oglio

Avaliação e Desenvolvimento de Algoritmos de Estimação de Movimento para a Compressão de Vídeo Digital; 2013; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Cássio Rodrigo Cristani

Avaliação e Desenvolvimento de Algoritmos de Estimação de Movimento para a Compressão de Vídeo Digital; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Gustavo Freitas Sanchez

Dieison Soares Silveira

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Estimação de Movimento do Padrão Emergente HEVC com Foco em Vídeo de Alta Definição; 2012; Iniciação Científica; (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Gabriel Machado Balota

Gabriel Siedler

Desenvolvimento algoritmico para a estimação de movimento; 2010; Iniciação Científica; (Graduando em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Gabriel Cardoso

Cristiano Flores dos Santos

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis - Bolsa AT; 2020; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

TAYSSA JARDIM DE AVILA

Monitoria de Arquitetura e Organização de Computadores I e II; 2019; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Robson André Domanski

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis - Bolsa AT; 2019; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Murilo Roschildt Perleberg

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis - Bolsa AT; 2019; Orientação de outra natureza; (Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Italo Dombrowski Machado

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis - Bolsa AT; 2018; Orientação de outra natureza; (Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico; Orientador: Marcelo Schiavon Porto;

Luciano Almeida Braatz

Ana Cláudia Herrmann

ANÁLISE ERGONÔMICA DA USABILIDADE E DO LEIAUTE DO AMBIENTE DE APRENDIZAGEM MOODLE: UM ESTUDO CENTRADO NO ALUNO; 2010; Orientação de outra natureza; (Design Digital) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Morgana Santos

REESTRUTURA ERGONÔMICA DOS BOXES DE CAIXAS DE SUPERMERCADOS; 2010; Orientação de outra natureza; (Design Digital) - Universidade Federal de Pelotas; Orientador: Marcelo Schiavon Porto;

Produções bibliográficas

SANTOS, CRISTIANO ; REHBEIN, GUSTAVO ; COSTA, EDUARDO ; CORRÊA, GUILHERME ; PORTO, MARCELO . Efficiency and complexity analysis of video-based and geometry-based point cloud encoders. Journal of Real-Time Image Processing , v. 22, p. 1-14, 2025.
COSTA, VÍTOR ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Hardware Architecture Design for Power-Efficient Motion Estimation over Compressed Block Data. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 20, p. 1-10, 2025.
MAASS, DENIS ; MUÑOZ, MARCELLO ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A Real-Time Hardware for LES Solving and -MV Calculation in VVC Affine Prediction. Ieee Design & Test , v. 1, p. 1-1, 2025.
MUÑOZ, MARCELLO M. ; MAASS, DENIS ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; CORRÊA, GUILHERME ; PORTO, MARCELO . A Coding Efficiency-Aware Hardware Design for VVC Affine Motion Estimation Reconstructor. Ieee Design & Test , v. 42, p. 34-40, 2025.
PERLEBERG, MURILO ; MUÑOZ, MARCELLO ; MAASS, DENIS ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO ; PORTO, MARCELO . An Efficient Hardware Design for the VVC Prediction Refinement With Optical Flow. Ieee Design & Test , v. 42, p. 17-24, 2025.
BORGES, Alex ; ZATT, Bruno ; PORTO, MARCELO ; CORREA, Guilherme . A systematic literature review on video transcoding acceleration: challenges, solutions, and trends. MULTIMEDIA TOOLS AND APPLICATIONS (DORDRECHT. ONLINE) , v. 1, p. 1-30, 2024.
PERLEBERG, MURILO ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Memory-Centered Motion Estimation System With CTB-Based Full-Splitting Algorithm. IEEE TRANSACTIONS ON CONSUMER ELECTRONICS , v. 1, p. 1-1, 2024.
BENDER, ISIS ; REHBEIN, GUSTAVO ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Adaptive complexity control for AV1 video encoder using machine learning. Journal of Real-Time Image Processing , v. 21, p. 1-17, 2024.
GOEBEL, JONES WILLIAM ; AGOSTINI, Luciano Volcan ; ZATT, Bruno ; PORTO, Marcelo Schiavon . A High-Throughput Hardware Design for the AV1 Decoder Intraprediction. IEEE Transactions on Very Large Scale Integration (VLSI) Systems , v. 1, p. 1-14, 2023.
BENDER, ISIS ; BORGES, Alex ; AGOSTINI, LUCIANO ; ZATT, Bruno ; CORREA, Guilherme ; PORTO, MARCELO . Complexity and compression efficiency analysis of libaom AV1 video codec. Journal of Real-Time Image Processing , v. 20, p. 50, 2023.
PALAU, ROBERTA DE CARVALHO NOBRE ; PENNY, Wagner ; VIANA, RAMIRO ; GOEBEL, Jones ; CORREA, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO . High-Throughput Hardware Design for the AV1 Decoder Switchable Loop Restoration Filters. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 18, p. 1-12, 2023.
GOEBEL, Jones ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Efficient Dedicated Hardware Design System for the VVC Low-Frequency Non-Separable Transform. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 18, p. 1-11, 2023.
MAASS, DENIS ; MUÑOZ, MARCELLO ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . High-Throughput Hardware Design for Linear Equation System Solving of VVC Affine Prediction. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 18, p. 1-11, 2023.
GONCALVES, Paulo ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Learning-based bypass zone search algorithm for fast motion estimation. MULTIMEDIA TOOLS AND APPLICATIONS , v. 1, p. 1-26, 2022.
PERLEBERG, MURILO R. ; AFONSO, VLADIMIR ; BORGES, VINICIUS A. ; ZATT, Bruno ; AGOSTINI, LUCIANO V. ; PORTO, MARCELO . Quality-power configurable flexible coding order hardware design for real-time 3D-HEVC intra-frame prediction. Journal of Real-Time Image Processing , v. 1, p. 1, 2022.
KOLODZIEJSKI, W. ; DOMANSKI, R. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . Ultra-High Definition AV1 FME Interpolation Architectures ExploringApproximate Computing. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 17, p. 1-12, 2022.
BORGES, Alex ; ZATT, Bruno ; PORTO, MARCELO ; CORREA, Guilherme . Complexity-scalable HEVC-to-AV1 video transcoding based on partition inheritance. Journal of Real-Time Image Processing , v. 1, p. 1-13, 2021.
RAMOS, FABIO LUIS LIVI ; ZATT, Bruno ; PORTO, MARCELO ; BAMPI, Sergio . Energy-Throughput Configurable Design for Video Processing Binary Arithmetic Encoder. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 31, p. 1163-1177, 2021.
BORGES, VINICIUS A. ; PERLEBERG, MURILO R. ; AFONSO, VLADIMIR ; PORTO, MARCELO S. ; AGOSTINI, LUCIANO V. . Hardware and coding efficiency assessment of 3D-HEVC DIS tool using alternative similarity criteria. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE) , v. 1, p. 1-12, 2021.
PALAU, R. ; DOMANSKI, ROBSON ; PALOMINO, Daniel ; CORREA, Guilherme ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; SAMPAIO, F. ; SILVEIRA, B. ; LOOSE, M. ; CERVEIRA, A. . Modern Video Coding: Methods, Challenges and Systems. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 16, p. 1-12, 2021.
CORREA, MARCEL ; SALDANHA, MARIO ; BORGES, Alex ; CORREA, Guilherme ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . AV1 and VVC Video Codecs: Overview on Complexity Reduction and Hardware Design. IEEE Open Journal of Circuits and Systems , v. 2, p. 564-576, 2021.
SILVEIRA, DIEISON SOARES ; AMARAL, LÍVIA ; POVALA, GUILHERME ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Low-energy motion estimation memory system with dynamic management. Journal of Real-Time Image Processing , v. 18, p. 2495-2510, 2021.
PORTO, ROGER ; PERLEBERG, MURILO ; AFONSO, VLADIMIR ; ZATT, Bruno ; ROMA, Nuno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Fast and energy-efficient approximate motion estimation architecture for real-time 4 K UHD processing. Journal of Real-Time Image Processing , v. 18, p. 723-737, 2021.
RAMOS, FABIO LUIS LIVI ; SAGGIORATO, ALESSANDRO VIA PIANA ; ZATT, Bruno ; PORTO, MARCELO ; BAMPI, Sergio . Residual Syntax Elements Analysis and Design Targeting High-Throughput HEVC CABAC. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS (ONLINE) , v. 67, p. 475-488, 2020.
PERLEBERG, MURILO ; BORGES, VINICIUS ; AFONSO, VLADIMIR ; PALOMINO, Daniel ; AGOSTINI, LUCIANO ; PORTO, MARCELO . 6WR: A Hardware Friendly 3D-HEVC DMM-1 Algorithm and Its Energy-Aware and High-Throughput Design. IEEE Transactions on Circuits and Systems II: Express Briefs , v. 1, p. 1-1, 2020.
PORTO, MARCELO ; GOEBEL, Jones ; CORREA, Guilherme ; PALAU, ROBERTA DE CARVALHO NOBRE ; AGOSTINI, LUCIANO ; PALOMINO, Daniel . Real-Time and Low-Power HEVC Deblocking Filter Architecture Targeting 8K UHD @ 60fps Videos. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 15, p. 1-9, 2020.
SALDANHA, Mário ; CONCEIÇÃO, RUHAN ; AFONSO, VLADIMIR ; AVILA, GIOVANNI ; SUSIN, Altamiro ; PORTO, MARCELO ; ZATT, Bruno ; CORREA, Guilherme ; AGOSTINI, LUCIANO . Complexity and compression efficiency assessment of 3D-HEVC encoder. MULTIMEDIA TOOLS AND APPLICATIONS , v. 1, p. 1, 2020.
PORTO, ROGER ; CORREA, MARCEL ; GOEBEL, Jones ; ZATT, Bruno ; ROMA, Nuno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . UHD 8K energy-quality scalable HEVC intra-prediction SAD unit hardware using optimized and configurable imprecise adders. Journal of Real-Time Image Processing , v. 17, p. 1685-1701, 2020.
PERLEBERG, MURILO ; SUSIN, Altamiro ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO ; CONCEICAO, Ruhan . High-Throughput Hardware Design for 3D-HEVC Disparity Estimation. Ieee Design & Test , v. 37, p. 22-29, 2020.
UCKER, MARIANA ; AFONSO, VLADIMIR ; SALDANHA, MARIO ; AUDIBERT, Luan ; CONCEICAO, Ruhan ; SUSIN, Altamiro ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . High-Throughput Hardware for 3D-HEVC Depth-Map Intra Prediction. Ieee Design & Test , v. 37, p. 7-14, 2020.
PENNY, Wagner ; GOEBEL, Jones ; PAIM, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, Bruno . High-throughput and power-efficient hardware design for a multiple video coding standard sample interpolator. Journal of Real-Time Image Processing , v. 16, p. 175-192, 2019.
SILVEIRA, Dieison ; POVALA, GUILHERME ; AMARAL, LÍVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Efficient reference frame compression scheme for video coding systems: algorithm and VLSI design. Journal of Real-Time Image Processing , v. 16, p. 391-411, 2019.
DOMANSKI, ROBSON ; GOEBEL, Jones ; PENNY, Wagner ; PORTO, MARCELO ; PALOMINO, Daniel ; ZATT, Bruno ; AGOSTINI, LUCIANO . High-Throughput Multifilter Interpolation Architecture for AV1 Motion Compensation. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS , v. 66, p. 883-887, 2019.
PORTO, MARCELO ; MORAES, CANDIDO ; CORREA, Guilherme ; GONCALVES, Paulo . Complexity-Aware TZS Algorithm for Mobile Video Encoders. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 14, p. 1-9, 2019.
AFONSO, VLADIMIR ; CONCEICAO, Ruhan ; SALDANHA, MARIO ; BRAATZ, LUCIANO ; PERLEBERG, MURILO ; CORREA, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, Bruno ; SUSIN, Altamiro . Energy-Aware Motion and Disparity Estimation System for 3D-HEVC With Run-Time Adaptive Memory Hierarchy. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY , v. 29, p. 1878-1892, 2019.
SILVEIRA, Dieison ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Reference frame context-adaptive variable-length coder: a real-time hardware-friendly approach for lossless external memory bandwidth reduction in current video-coding systems. Journal of Real-Time Image Processing , v. 14, p. 249-265, 2018.
ZATT, Bruno ; PERLEBERG, MURILO ROSCHILDT ; SUSIN, Altamiro ; AFONSO, VLADIMIR ; PORTO, MARCELO ; CONCEIÇÃO, RUHAN ; AGOSTINI, LUCIANO . Energy and Rate-Aware Design for HEVC Motion Estimation Based on Pareto Efficiency. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS) , v. 13, p. 1-12, 2018.
SALDANHA, Mário ; SANCHEZ, Gustavo ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Energy-aware scheme for the 3D-HEVC depth maps prediction. Journal of Real-Time Image Processing , v. 13, p. 55-69, 2017.
AFONSO, VLADIMIR ; MAICH, Henrique. ; AUDIBERT, Luan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; SUSIN, A . Hardware Implementation for the HEVC Fractional Motion Estimation Targeting Real-Time and Low-Energy. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 11, p. 106-120, 2016.
SANCHEZ, Gustavo ; SALDANHA, Mário ; BALOTA, Gabriel ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . DMMFast: a complexity reduction scheme for three-dimensional high-efficiency video coding intraframe depth map coding. Journal of Electronic Imaging (Print) , v. 24, p. 023011, 2015.
SANCHEZ, Gustavo ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Hardware-friendly HEVC motion estimation: new algorithms and efficient VLSI designs targeting high definition videos. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE) , v. 82, p. 135-146, 2015.
CONCEICAO, R. ; SOUZA JR., J. C. ; JESKE, R. G. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Low-Cost and High-Throughput Hardware Design for the HEVC 16x16 2-D DCT Transform. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 9, p. 25-35, 2014.
PORTO, Marcelo Schiavon ; CRISTANI, Cássio ; DALL'OGLIO, Pargles ; Grellert, Mateus ; Mattos, Júlio ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Iterative Random Search: A New Local Minima Resistant Algorithm for Motion Estimation in High Definition Videos. Multimedia Tools and Applications , v. 63, p. 107-127, 2013.
PORTO, Marcelo Schiavon ; Altermann, João ; COSTA, E. ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Power Efficient SDS Motion Estimation Architecture Using Dynamic Iteration Control and Hierarchical Adder Compressors for Real Time HDTV Video Coding. Analog Integrated Circuits and Signal Processing , v. 73, p. 919-930, 2012.
SANCHEZ, Gustavo ; CORREA, M. ; NOBLE, D. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Hardware Design Focusing in the Tradeoff Cost versus Quality for the H.264/AVC Fractional Motion Estimation targeting High Definition Videos. Analog Integrated Circuits and Signal Processing , v. 73, p. 931-944, 2012.
SANCHEZ, Gustavo ; SAMPAIO, F. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . DMPDS: A FastMotion Estimation Algorithm Targeting High Resolution Videos and Its FPGA Implementation. International Journal of Reconfigurable Computing (Print) , v. 2012, p. 12 páginas, 2012.
SANCHEZ, G. F. ; PORTO, Marcelo Schiavon ; NOBLE, D. V. ; BAMPI, Sergio ; AGOSTINI, L. . New Motion Estimation Algorithms and its VLSI architectures for Real Time High Definition Video Coding. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 7, p. 37-46, 2012.
PORTO, Marcelo Schiavon ; NOBLE, Diego ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Two Fast Multi-Point Search Algorithms for High Quality Motion Estimation in High Resolution Videos. International Journal of Information Technology, Communications and Convergence (IJITCC) , v. 1, p. 410-420, 2011.
Cristani, C. ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Galaxy Random Search: Algoritmo e Arquitetura para Estimação de Movimento em Vídeos de Alta Definição. Revista Eletrônica de Iniciação Científica , v. 11, p. 1-18, 2011.
PORTO, Marcelo Schiavon ; SILVA, André Marcelo Coelho da ; ALMEIDA, S. ; COSTA, E. ; BAMPI, Sergio . Motion Estimation Architecture Using Efficient Adder-Compressors for HDTV Video Coding. JICS. Journal of Integrated Circuits and Systems (Ed. Português) , v. 5, p. 78-88, 2010.
AGOSTINI, Luciano Volcan ; PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luis Almada ; SILVA, Ivan Saraiva da ; BAMPI, Sergio . Forward and Inverse 2-D DCT architectures targeting HDTV for H.264/AVC video compression standard. Latin American Applied Research , v. 1, p. 1, 2007.
ROSA, Leandro Zanetti Paiva da ; PORTO, Marcelo Schiavon ; REDIESS, Fabiane ; PETRY, Rafael ; BAMPI, Sergio ; SUSIN, Altamiro ; AGOSTINI, Luciano Volcan . Avaliação Algorítmica para a Estimação de Movimento na Compressão de Vídeos Digitais. Hífen (PUCRS. Impresso) , v. 1, p. 125, 2007.
SILVA, Thaísa Leal da ; PORTO, Marcelo Schiavon ; ROSA, Leandro Zanetti Paiva da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis Almada ; SILVA, Ivan Saraiva da ; BAMPI, Sergio ; AGOSINI, Luciano Volcan . Comparison between OCP, PVCI and BVCI Hardware Reuse Interfaces Designed in VHDL and Mapped to FPGAs. Hífen (Uruguaiana) , v. 1, p. 61, 2005.
PORTO, Marcelo Schiavon ; ROSA, Leandro Zanetti Paiva da ; SILVA, Thaísa Leal Sa ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis Almada ; BAMPI, Sergio ; SILVA, Ivan Saraiva da ; AGOSTINI, Luciano Volcan . Arquiteturas de Cálculo da DCT 2-D para Codecs HDTV Seguindo o Padrão H.264/AVC. Hífen (Uruguaiana) , v. 1, p. 69, 2005.
AFONSO, Vladimir. ; PERLEBERG, M. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; SUSIN, Altamiro . Hardware Design for 3D Video Coding. 1. ed. Switzerland: Springer Nature, 2025. v. 1. 218p .
AFONSO, VLADIMIR ; SALDANHA, MARIO ; CONCEICAO, Ruhan ; PERLEBERG, MURILO ; PORTO, MARCELO ; ZATT, Bruno ; SUSIN, Altamiro ; AGOSTINI, LUCIANO . Real-time architectures for 3D video coding. VLSI Architectures for Future Video Coding. 1ed.: Institution of Engineering and Technology, 2019, v. , p. 191-226.
SOUZA JR., J. C. ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . ARQUITETURAS DE HARDWARE DEDICADAS PARA AS TRANSFORMADAS DISCRETAS DOS COSSENOS DO PADRÃO HEVC. ARQUITETURAS DE HARDWARE DEDICADAS PARA AS TRANSFORMADAS DISCRETAS DOS COSSENOS DO PADRÃO HEVC. 1ed.Pelotas: Editora UFPel, 2016, v. 1, p. 167-180.
SILVEIRA, Dieison ; POVALA, Guilherme. ; AMARAL, Lívia. ; ZATT, Bruno ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . Arquitetura de hardware para um compressor de quadros de referência em codificadores de vídeos digitais. Arquitetura de hardware para um compressor de quadros de referência em codificadores de vídeos digitais. 1ed.Pelotas: Editora UFPel, 2016, v. 1, p. 129-145.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; DORNELLES, Robson ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Investigação e Desenvolvimento de Algoritmosos e Arquiteturas para a Estimação de Movimento em Vídeos Digitais. In: Mattos, Júlio C. B.; Rosa Jr, Leomar S.; Pilla, Maurício L.. (Org.). Desafios e Avanços em Computação: Inovações e Tecnologia. 1ed.Pelotas: Editora e Gráfica Universitária - PREC - UFPel, 2009, v. 2, p. 55-117.
KOLODZIEJSKI, WILLIAM ; PORTO, MARCELO ; AGOSTINI, LUCIANO . FIFS: A Machine Learning-Based Fast AV1 Interpolation Filter Search. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. v. 1. p. 1-5.
VIANA, RAMIRO ; LOOSE, MARTA ; CONCEIÇÃO, RUHAN ; PORTO, MARCELO ; CORRÊA, GUILHERME ; AGOSTINI, LUCIANO . Fast VVC Test Zone Search and Affine Motion Estimation Using Machine Learning. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. v. 1. p. 1-5.
BORGES, VINICIUS ; PERLEBERG, MURILO ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Hardware Design for VVC Angular Intra Prediction Modes with Coding Efficiency Awareness. In: 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025, Bento Gonçalves. 2025 IEEE 16th Latin America Symposium on Circuits and Systems (LASCAS), 2025. v. 1. p. 1-5.
MAASS, DENIS ; MUNOZ, MARCELLO ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A Power-Efficient Architecture for LES Solving and ¿MV Calculation of VVC Affine Prediction. In: 2025 IEEE International Symposium on Circuits and Systems (ISCAS), 2025, London. 2025 IEEE International Symposium on Circuits and Systems (ISCAS). Picastaway: IEEE, 2025. v. 1. p. 1-5.
CONCEIÇÃO, RUHAN ; PORTO, MARCELO ; PENG, WEN-HSIAO ; AGOSTINI, LUCIANO . Cross-Platform Neural Video Coding: A Case Study. In: 2025 IEEE International Symposium on Circuits and Systems (ISCAS), 2025, London. 2025 IEEE International Symposium on Circuits and Systems (ISCAS). Picastaway: IEEE, 2025. v. 1. p. 1-5.
COSTA, VÍTOR ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Coding Efficiency and Time Evaluation of Apple A15 Bionic Chipset HEVC Encoder. In: 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024, Punta del Este. 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024. v. 1. p. 1-5.
SANTOS, CRISTIANO ; TAVARES, LEANDRO ; COSTA, EDUARDO ; REHBEIN, GUSTAVO ; CORRÊA, GUILHERME ; PORTO, MARCELO . Coding Efficiency and Complexity Analysis of the Geometry-based Point Cloud Encoder. In: 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024, Punta del Este. 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024. v. 1. p. 1-5.
VIANA, RAMIRO ; SAGRILO, FERNANDO ; FERREIRA, RAFAEL ; LOOSE, MARTA ; PORTO, MARCELO ; CORRÊA, GUILHERME ; AGOSTINI, LUCIANO . A Hardware-Friendly Fast VVC Test Zone Search Algorithm Using Machine Learning. In: 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024, Punta del Este. 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), 2024. v. 1. p. 1-5.
RODRIGUES, JELSON ; GÖEBEL, JONES ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Bit-Width Optimized Transposition Buffer Design for the AV1 2D-DCT Transform. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. v. 1. p. 1-5.
MAASS, DENIS ; MUNOZ, MARCELLO ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A Real-Time UHD 4K Hardware for VVC Affine Linear Equation System Solving. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. v. 1. p. 1-5.
VIANA, RAMIRO ; LOOSE, MARTA ; FERREIRA, RAFAEL ; PORTO, MARCELO ; CORRÊA, GUILHERME ; AGOSTINI, LUCIANO . A Hardware-Friendly Acceleration of VVC Affine Motion Estimation Using Decision Trees. In: 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024, Joao Pessoa. 2024 37th SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI), 2024. p. 1.
REHBEIN, GUSTAVO ; COSTA, EDUARDO ; CORRÊA, GUILHERME ; SANTOS, CRISTIANO ; PORTO, MARCELO . A Machine-Learning-Driven Fast Video-based Point Cloud Compression (V-PCC). In: Proceedings of the Brazilian Symposium on Multimedia and the Web, 2024, Brasil. Proceedings of the 30th Brazilian Symposium on Multimedia and the Web (WebMedia 2024), 2024. v. 1. p. 20-27.
BORGES, VINICIUS ; PERLEBERG, MURILO ; PORTO, MARCELO ; AGOSTINI, LUCIANO . High-Throughput Hardware Design for the Complete VVC Angular Intra Prediction. In: 2024 31st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2024, Nancy. 2024 31st IEEE International Conference on Electronics, Circuits and Systems (ICECS). Picastaway: IEEE, 2024. v. 1. p. 1-1.
MUÑOZ, MARCELLO M. ; MAASS, DENIS ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Hardware Design for the Affine Motion Compensation of the VVC Standard. In: 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023, Quito. 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023. v. 1. p. 1-4.
BORGES, VINICIUS ; PERLEBERG, MURILO ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Efficient Architecture for VVC Angular Intra Prediction based on a Hardware-Friendly Heuristic. In: 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023, Quito. 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023. v. 1. p. 1-4.
DOMANSKI, ROBSON ; KOLODZIEJSKI, WILLIAM ; PENNY, Wagner ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . High-Throughput and Multiplierless Hardware Design for the AV1 Fractional Motion Estimation. In: 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023, Quito. 2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS), 2023. v. 1. p. 1-4.
BORGES, Alex ; PORTO, MARCELO ; ZATT, Bruno ; CORREA, Guilherme . H.264-to-AV1 Video Transcoding Acceleration Based on Lightweight Machine Learning. In: 2023 IEEE International Symposium on Circuits and Systems (ISCAS), 2023, Monterey. 2023 IEEE International Symposium on Circuits and Systems (ISCAS), 2023. v. 1. p. 1-5.
GOEBEL, Jones ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . High-Throughput Design for a Multi-Size DCT-II Targeting the AV1 Encoder. In: 2023 IEEE International Symposium on Circuits and Systems (ISCAS), 2023, Monterey. 2023 IEEE International Symposium on Circuits and Systems (ISCAS), 2023. v. 1. p. 1-5.
MUÑOZ, MARCELLO M. ; MAASS, DENIS ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Efficient Hardware Design for the VVC Affine Motion Compensation Exploiting Multiple Constant Multiplication. In: 2023 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2023, Foz do Iguacu. 2023 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2023. v. 1. p. 1-6.
DOMANSKI, ROBSON ; KOLODZIEJSKI, WILLIAM ; PENNY, Wagner ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . High-Throughput and Multiplierless Hardware Design for the AV1 Local Warped MC Interpolation. In: 2023 IEEE International Conference on Image Processing (ICIP), 2023, Kuala Lumpur. 2023 IEEE International Conference on Image Processing (ICIP), 2023. v. 1. p. 2680-2684.
MUÑOZ, MARCELLO M. ; MAASS, DENIS ; PERLEBERG, MURILO ; AGOSTINI, LUCIANO ; CORREA, Guilherme ; PORTO, MARCELO . 4K UHD@60fps Design For The VVC Affine Motion Estimation Reconstructor. In: 2023 36th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2023, Rio de Janeiro. 2023 36th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). Piscataway: IEEE, 2023. v. 1. p. 1-6.
PERLEBERG, MURILO ; MUÑOZ, MARCELLO M. ; MAASS, DENIS ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO ; PORTO, MARCELO . An UHD 4K@120fps Hardware for the VVC Prediction Refinement with Optical Flow. In: 2023 36th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2023, Rio de Janeiro. 2023 36th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). Picastaway: IEEE, 2023. v. 1. p. 1-6.
CAMARGO, C. ; BORGES, Alex ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; CORREA, Guilherme . Using Decision Trees to Accelerate the H.266/VVC-to-AV1 Video Transcoding. In: 36th Conference on Graphics, Patterns and Images, 2023, Rio Grande. 36th Conference on Graphics, Patterns and Images (SIBGRAPI), 2023. v. 1. p. 1-6.
KESSLER, HENRIQUE ; BOHLKE, MURILO ; DA ROSA, LEOMAR S. ; PORTO, MARCELO ; CAMARGO, VINICIUS V. . Calibration of Logical Effort Transistor Sizing for On-the-Fly Low-Power Supergate Design. In: 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022, Puerto Varas. 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), 2022. p. 1.
PALAU, ROBERTA ; PENNY, Wagner ; GOEBEL, Jones ; ZUMMACH, EDUARDO ; CORREA, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Hardware Design for the Separable Symmetric Normalized Wiener Filter of the AV1 Decoder. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. v. 1. p. 1-6.
GOEBEL, Jones ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Low-Frequency Non-Separable Transform Hardware System Design for the VVC Encoder. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. v. 1. p. 1-6.
MUNOZ, MARCELLO M. ; KESSLER, HENRIQUE ; PORTO, MARCELO ; CAMARGO, VINICIUS V. . Transistor Reordering for Electrical Improvement in CMOS Complex Gates. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. v. 1. p. 1.
PALAU, ROBERTA ; GOEBEL, Jones ; ZUMMACH, EDUARDO ; VIANA, RAMIRO ; CORREA, MARCEL ; CORREA, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO . An UHD 4K@60fps Dual Self-Guided Filter Targeting the AV1 Decoder. In: 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022, Porto Alegre. 2022 35th SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 2022. v. 1. p. 1-6.
ROSA, PABLO ; PALOMINO, Daniel ; PORTO, MARCELO ; AGOSTINI, LUCIANO . GM-RF: An AV1 Intra-Frame Fast Decision Based on Random Forest. In: 2022 IEEE International Conference on Image Processing (ICIP), 2022, Bordeaux. 2022 IEEE International Conference on Image Processing (ICIP), 2022. v. 1. p. 3556-3560.
DUARTE, ADSON ; GONCALVES, Paulo ; AGOSTINI, LUCIANO ; ZATT, Bruno ; CORREA, Guilherme ; PORTO, MARCELO ; PALOMINO, Daniel . Fast Affine Motion Estimation for VVC using Machine-Learning-Based Early Search Termination. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. v. 1. p. 1-5.
KESSLER, HENRIQUE ; PORTO, MARCELO ; DA ROSA, LEOMAR ; CAMARGO, VINICIUS V. . Standard Cell and Supergates Designs: An Electrical Comparison on 4-Input Logic Functions. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. v. 1. p. 1744-5.
GOEBEL, Jones ; COSTA, VITOR ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . A High-Throughput Design for the H.266/VVC Low-Frequency Non-Separable Transform. In: 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022, Austin. 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 2022. v. 1. p. 1798-5.
REHBEIN, GUSTAVO ; BENDER, ISIS ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Multi-Objective optimized Complexity Control for the AV1 Video Encoder. In: 2022 Picture Coding Symposium (PCS), 2022, San Jose. 2022 Picture Coding Symposium (PCS), 2022. v. 1. p. 259-263.
DOMANSKI, ROBSON ; KOLODZIEJSKI, WILLIAM ; CORREA, Guilherme ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . Low-Power and High-Throughput Approximated Architecture for AV1 FME Interpolation. In: 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021, Daegu. 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021. v. 1. p. 1-5.
SANTOS, CRISTIANO ; GONCALVES, MATEUS ; CORREA, Guilherme ; PORTO, MARCELO . Block-Based Inter-Frame Prediction For Dynamic Point Cloud Compression. In: 2021 IEEE International Conference on Image Processing (ICIP), 2021, Anchorage. 2021 IEEE International Conference on Image Processing (ICIP), 2021. v. 1. p. 3388.
MACHADO, ITALO D. ; DE AGUIAR, MARILTON S. ; PORTO, MARCELO ; CORREA, Guilherme ; PALOMINO, Daniel ; ZATT, Bruno . RDE-MOGA: Automatic Selection of Rate-Distortion-Energy Control Points for Video Encoders Using Muti-Objetive Genetic Algorithm. In: ICASSP 2020 2020 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2020, Barcelona. ICASSP 2020 - 2020 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2020. v. 1. p. 2208.
ZUMMACH, EDUARDO ; PALAU, ROBERTA ; GOEBEL, Jones ; AGOSTINI, LUCIANO ; PORTO, MARCELO . High-Throughput CDEF Architecture for the AV1 Decoder Targeting 4K@60fps Videos. In: 2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS), 2020, San Jose. 2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS). NY: IEEE, 2020. v. 1. p. 1-4.
BORGES, VINICIUS ; PERLEBERG, MURILO ; AFONSO, VLADIMIR ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A Low-Complexity Algorithm and Its Low-Power and High-Throughput Architecture for 3D-HEVC DMM-1 Encoding Tool. In: 2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS), 2020, San Jose. 2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS). NY: IEEE, 2020. v. 1. p. 1-4.
LEIPNITZ, MARCOS T. ; PERLEBERG, MURILO R. ; PORTO, MARCELO S. ; NAZAR, GABRIEL L. . Enhancing Real-Time Motion Estimation through Approximate High-Level Synthesis. In: 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2020, Limassol. 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2020. p. 30.
ZUMMACH, EDUARDO ; PALAU, ROBERTA ; GOEBEL, Jones ; PALOMINO, Daniel ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Efficient Hardware Design for the AV1 CDEF Filter Targeting 4K UHD Videos. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Sevilla. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020. v. 1. p. 1-5.
PENNY, Wagner ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PALOMINO, Daniel ; PORTO, MARCELO ; NAZAR, GABRIEL ; ZATT, Bruno . Low-Power and Memory-Aware Approximate Hardware Architecture for Fractional Motion Estimation Interpolation on HEVC. In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, Sevilla. 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020. v. 1. p. 1-5.
SALDANHA, MARIO ; CORREA, MARCEL ; CORREA, Guilherme ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . An Overview of Dedicated Hardware Designs for State-of-the-Art AV1 and H.266/VVC Video Codecs. In: 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020, Glasgow. 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020. v. 1. p. 1-4.
MOURA, CHRISTOPHER ; SALDANHA, MARIO ; SANCHEZ, Gustavo ; MARCON, CESAR ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Fast Intra Mode Decision for 3D-HEVC Depth Map Coding using Decision Trees. In: 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020, Glasgow. 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020. v. 1. p. 1-4.
ZUMMACH, EDUARDO ; PALAU, ROBERTA ; GOEBEL, Jones ; SAMPAIO, FELIPE ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PORTO, MARCELO . An UHD 4K@60fps Deblocking Filter Hardware Targeting the AV1 Decoder. In: 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020, Glasgow. 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020. v. 1. p. 1-4.
PENNY, Wagner ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno . Power/QoS-Adaptive HEVC FME Hardware using Machine Learning-Based Approximation Control. In: 2020 IEEE International Conference on Visual Communications and Image Processing (VCIP), 2020, Macau. 2020 IEEE International Conference on Visual Communications and Image Processing (VCIP), 2020. v. 1. p. 78-4.
BORGES, VINICIUS ; PERLEBERG, MURILO ; AFONSO, VLADIMIR ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A Hardware Design for 3D-HEVC Depth Intra Skip with Synthesized View Distortion Change. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020. v. 1. p. 1-6.
PORTO, ROGER ; ZATT, Bruno ; ROMA, Nuno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . 2PSA: An Optimized and Flexible Power-Precision Scalable Adder. In: 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020, Campinas. 2020 33rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2020. v. 1. p. 1-6.
JAHNKE, MATHEUS ; GOEBEL, Jones ; PALOMINO, Daniel ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; PORTO, MARCELO ; ZATT, Bruno . 4D-DCT Hardware Architecture for JPEG Pleno Light Field Coding. In: 2020 IEEE International Conference on Visual Communications and Image Processing (VCIP), 2020, Macau. 2020 IEEE International Conference on Visual Communications and Image Processing (VCIP), 2020. v. 1. p. 132-135.
PORTO, ROGER ; AGOSTINI, LUCIANO ; ZATT, Bruno ; ROMA, Nuno ; PORTO, MARCELO . Power-Efficient Approximate SAD Architecture with LOA Imprecise Adders. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019. p. 65.
LEME, MATEUS ; BRAATZ, LUCIANO ; PALOMINO, Daniel ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Low-Power and High-Throughput Approximate 4×4 DCT Hardware Architecture. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019. p. 245.
PENNY, Wagner ; PALOMINO, Daniel ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; INDRUZIAK, L. . Design Space Exploration of HEVC RCL Mapped onto NoC-Based Embedded Platforms. In: International Symposium on Reconfigurable Communication-centric Systems-on-Chip, 2019, York. 14th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), 2019. v. 1. p. 1.
BORGES, Alex ; ZATT, Bruno ; PORTO, MARCELO ; CORREA, Guilherme . Fast Hevc-to-Av1 Transcoding Based On Coding Unit Depth Inheritance. In: 2019 IEEE International Conference on Image Processing (ICIP), 2019, Taipei. 2019 IEEE International Conference on Image Processing (ICIP), 2019. p. 3571.
GONCALVES, MATEUS ; AGOSTINI, LUCIANO ; PALOMINO, Daniel ; PORTO, MARCELO ; CORREA, Guilherme . Encoding Efficiency and Computational Cost Assessment of State-Of-The-Art Point Cloud Codecs. In: 2019 IEEE International Conference on Image Processing (ICIP), 2019, Taipei. 2019 IEEE International Conference on Image Processing (ICIP), 2019. p. 3726.
BORGES, Alex ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; CORREA, Guilherme . Complexity Scalable HEVC-to-AV1 Transcoding Based on Coding Tree Depth Inheritance. In: 27th European Signal Processing Conference (EUSIPCO), 2019, A Corunha. 27th European Signal Processing Conference (EUSIPCO), 2019. v. 1. p. 1-4.
BENDER, I. ; PALOMINO, Daniel ; AGOSTINI, L. V. ; CORREA, Guilherme ; PORTO, Marcelo Schiavon . Compression Efficiency and Computational Cost Comparison between AV1 and HEVC Encoders. In: 27th European Signal Processing Conference (EUSIPCO), 2019, A Corunha. 27th European Signal Processing Conference (EUSIPCO), 2019. v. 1. p. 1-4.
PENNY, Wagner ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno ; INDRUSIAK, LEANDRO . Performance evaluation of HEVC RCL applications mapped onto NoC-based embedded platforms. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19, 2019. p. 1.
GOEBEL, Jones ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Hardware design of DC/CFL intra-prediction decoder for the AV1 codec. In: the 32nd Symposium, 2019, São Paulo. Proceedings of the 32nd Symposium on Integrated Circuits and Systems Design - SBCCI '19, 2019. p. 1.
SALDANHA, Mário ; PORTO, MARCELO ; MARCON, CÉSAR ; AGOSTINI, LUCIANO . Time Reduction on 3D-HEVC Depth Maps Coding using Static Decision Trees Built Through Data Mining. In: XXV Simpósio Brasileiro de Sistemas Multimídia e Web, 2019, Rio de Janeiro. Anais Estendidos do Simpósio Brasileiro de Sistemas Multimídia e Web (WebMedia), 2019. p. 33.
PENNY, Wagner ; GOEBEL, Jones ; CORREA, DOUGLAS ; MARTINS, Anderson ; NAZAR, GABRIEL ; AGOSTINI, LUCIANO ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno . Energy-Efficiency Exploration of Memory Hierarchy using NVMs for HEVC Motion Estimation. In: 2019 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2019, Genoa. 2019 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2019. v. 1. p. 162.
BRAATZ, LUCIANO ALMEIDA ; BECK, ANTONIO CARLOS SCHNEIDER ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PALOMINO, DANIEL MUNARI ; PORTO, Marcelo Schiavon . A New Hardware Friendly 2D-DCT HEVC Compliant Algorithm and its High Throughput and Low Power Hardware Design. In: 2019 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2019, Genoa. 2019 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2019. v. 1. p. 654.
SILVEIRA, DIEISON SOARES ; MATIVI, ANA ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Energy Savings with Non-Volatile Memory System for High Definition Video Encoders. In: 2019 17th IEEE International New Circuits and Systems Conference (NEWCAS), 2019, Munich. 2019 17th IEEE International New Circuits and Systems Conference (NEWCAS), 2019. p. 1.
RAMOS, FABIO LUIS LIVI ; ZATT, Bruno ; PORTO, MARCELO ; BAMPI, Sergio . High-Throughput Binary Arithmetic Encoder using Multiple-Bypass Bins Processing for HEVC CABAC. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1-4.
MARTINS, Anderson ; PENNY, Wagner ; WEBER, MATHEUS ; AGOSTINI, LUCIANO ; PORTO, MARCELO ; PALOMINO, Daniel ; MATTOS, JULIO ; ZATT, Bruno . Configurable Cache Memory Architecture for Low-Energy Motion Estimation. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.
BRAATZ, LUCIANO ; ZATT, Bruno ; PALOMINO, Daniel ; AGOSTINI, LUCIANO ; PORTO, MARCELO . High-Throughput and Low-Power Integrated Direct/Inverse HEVC Quantization Hardware Design. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.
AFONSO, VLADIMIR ; SUSIN, Altamiro ; PERLEBERG, MURILO ; CONCEICAO, Ruhan ; CORREA, Guilherme ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Hardware-Friendly Unidirectional Disparity-Search Algorithm for 3D-HEVC. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.
PERLEBERG, MURILO ; GOEBEL, Jones ; MELO, Mateus ; AFONSO, Vladimir. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, MARCELO . ASIC Power-Estimation Accuracy Evaluation: A Case Study using Video-Coding Architectures. In: IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. IEEE 9th Latin American Symposium on Circuits & Systems, 2018. v. 1. p. 1-4.
GONCALVES, Paulo ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, L. V. ; CORREA, Guilherme . Octagonal-Axis Raster Pattern for Improved Test Zone Search Motion Estimation. In: IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2018, Calgary. IEEE International Conference on Acoustics, Speech and Signal Processing, 2018. v. 1. p. 1-4.
CONCEICAO, Ruhan ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . LF-CAE: Context-Adaptive Encoding for Lenslet Light Fields Using HEVC. In: 2018 25th IEEE International Conference on Image Processing (ICIP), 2018, Athens. 2018 25th IEEE International Conference on Image Processing (ICIP), 2018. p. 3174.
UKER, M. ; AFONSO, Vladimir. ; AUDIBERT, Luan ; SUSIN, Altamiro ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Low-Power and High-Throughput Architecture for 3D-HEVC Depth Modeling Mode 4. In: 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves. 30th Symposium on Integrated Circuits and Systems Design, 2018. v. 1. p. 1-6.
PERLEBERG, M. ; AFONSO, Vladimir. ; SUSIN, Altamiro ; CONCEICAO, R. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . A Power-Efficient and High-Throughput Hardware Design for 3D-HEVC Disparity Estimation. In: 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves. 31st Symposium on Integrated Circuits and Systems Design, 2018. v. 1. p. 1-6.
BRAATZ, LUCIANO ; PALOMINO, Daniel ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Low-Power HEVC 1-D IDCT Hardware Architecture. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. v. 1. p. 1-6.
GOEBEL, Jones ; AGOSTINI, L. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . High Throughput Architecture For VP9 Fractional Motion Estimation. In: 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves. 31st Symposium on Integrated Circuits and Systems Design, 2018. v. 1. p. 1-6.
PALAU, R. C. N. ; GOEBEL, Jones ; CORREA, Guilherme ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . A Low-Power 8K@60fps HEVC Deblocking Filter Architecture. In: 8th Workshop on Circuits and Systems Design (WCAS), 2018, Bento Gonçalves. 8th Workshop on Circuits and Systems Design, 2018. v. 1. p. 1-4.
SAGGIORATO, ALESSANDRO VIA PIANA ; RAMOS, FABIO LUIS LIVI ; ZATT, Bruno ; PORTO, MARCELO ; BAMPI, Sergio . HEVC Residual Syntax Elements Generation Architecture for High-Throughput CABAC Design. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 193-196.
PENNY, Wagner ; UCKER, MARIANA ; MACHADO, ITALO ; AGOSTINI, LUCIANO ; PALOMINO, Daniel ; PORTO, MARCELO ; ZATT, Bruno . Power-Efficient and Memory-Aware Approximate Hardware Design for HEVC FME Interpolator. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 237-240.
AFONSO, Vladimir. ; SUSIN, A ; AUDIBERT, Luan ; SALDANHA, Mário ; CONCEICAO, R. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . Low-Power and High-Throughput Hardware Design for the 3D-HEVC Depth Intra Skip. In: IEEE International Symposium on Circuits and Systems, 2017, Baltimore. IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-4.
CORREA, M. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . High-Throughput HEVC Intrapicture Prediction Hardware Design Targeting UHD 8K Videos. In: IEEE International Symposium on Circuits and Systems, 2017, Baltimore. IEEE Iinternational Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-4.
BRAATZ, L. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . A Multiplierless Parallel HEVC Quantization Hardware for Real-Time UHD 8K Video Coding. In: IEEE International Symposium on Circuits and Systems, 2017, Baltimore. IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-4.
MACHADO, Ítalo ; PENNY, Wagner ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon ; ZATT, Bruno . Characterizing Energy Consumption in Software HEVC Encoders: HM vs x265. In: IEEE Latin American Symposium on Circuits & Systems, 2017, Bariloche. IEEE Latin American Symposium on Circuits & Systems (LASCAS), 2017. v. 1. p. 1-4.
ALONSO, C. ; RAMOS, F. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Low-power HEVC Binarizer Architecture for the CABAC Block targeting UHD Video Processing. In: 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 30th Symposium on Integrated Circuits and Systems Design, 2017. v. 1. p. 1-6.
BONATTO, L. ; RAMOS, F. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Low-power Multi-Size HEVC DCT Architecture Proposal for QFHD Video Processing. In: 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 30th Symposium on Integrated Circuits and Systems Design, 2017. v. 1. p. 1-6.
RAMOS, F. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Novel Multiple Bypass Bins Scheme for Low-power UHD Video Processing HEVC Binary Arithmetic Encoder Architecture. In: 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 30th Symposium on Integrated Circuits and Systems Design, 2017. v. 1. p. 1-6.
AVILA, Giovanni. ; CONCEICAO, R. ; BUBOLZ, T. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; CORREA, Guilherme . Complexity Reduction of 3D-HEVC Based on Depth Analysis for Background and ROI Classification. In: 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 25th European Signal Processing Conference. Piscataway: IEEE: Piscataway: IEEE, 2017. v. 1. p. 1066-1070.
BORGES, Alex ; BRAATZ, L. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; CORREA, Guilherme . Segmented Spline Hardware Design for High Dynamic Range Video Pre-Processor. In: 30th Symposium on Integrated Circuits and Systems Design (SBCCI), 2017, Fortaleza. 30th Symposium on Integrated Circuits and Systems Design, 2017. v. 1. p. 1-6.
Gustavo, SANCHEZ ; SALDANHA, Mário ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; MARCON, C. . Edge-Aware Depth Motion Estimation - A Complexity Reduction Scheme for 3D-HEVC. In: 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 25th European Signal Processing Conference. Piscataway: IEEE: Piscataway: IEEE, 2017. v. 1. p. 1569-1573.
SILVEIRA, Dieison ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Performance and Energy Consumption Analysis of the X265 Video Encoder. In: 25th European Signal Processing Conference (EUSIPCO), 2017, Kos. 25th European Signal Processing Conference. Piscataway: IEEE: Piscataway: IEEE, 2017. v. 1. p. 1-4.
GONCALVES, Paulo ; CORREA, Guilherme ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . Multiple Early-Termination Scheme for TZSearch Algorithm based on Data Mining and Decision Trees. In: IEEE 19th International Workshop on Multimedia Signal Processing (MMSP), 2017, Luton. 19th International Workshop on Multimedia Signal Processing, 2017. v. 1. p. 1-6.
MARTINS, Anderson ; PENNY, Wagner ; WEBER, M. ; PALOMINO, Daniel ; Mattos, Júlio ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; ZATT, Bruno . Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation. In: VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. VII Brazilian Symposium on Computing Systems Engineering, 2017. v. 1. p. 1-8.
MELO, Mateus ; GOEBEL, Jones ; FARIAS, DANIEL ; SANTOS, CRISTIANO ; TAVARES, TATIANA ; CORRÊA, GUILHERME ; ZATT, Bruno ; PORTO, MARCELO . Objective and Subjective Video Quality Assessment in Mobile Devices for Low-Complexity H.264/AVC Codecs. In: the 23rd Brazillian Symposium, 2017, Gramado. Proceedings of the 23rd Brazillian Symposium on Multimedia and the Web - WebMedia '17, 2017. p. 429-433.
BUBOLZ, THIAGO ; CONCEIÇÃO, RUHAN ; ALMEIDA, HEITOR ; MOREIRA, ÉRICK ; ZATT, Bruno ; TAVARES, TATIANA ; PORTO, MARCELO ; CORRÊA, GUILHERME . Video Quality Assessment of Early SKIP/DIS for 3D-HEVC Complexity Reduction. In: the 23rd Brazillian Symposium, 2017, Gramado. Proceedings of the 23rd Brazillian Symposium on Multimedia and the Web - WebMedia '17, 2017. p. 73-79.
SANTOS, CRISTIANO ; CONCEIÇÃO, RUHAN ; AGOSTINI, LUCIANO ; CORRÊA, GUILHERME ; ZATT, Bruno ; PORTO, MARCELO . Rate and Complexity-Aware Coding Scheme for Fixed-Camera Videos Based on Region-of-Interest Detection. In: the 23rd Brazillian Symposium, 2017, Gramado. Proceedings of the 23rd Brazillian Symposium on Multimedia and the Web - WebMedia '17, 2017. p. 409.
PORTO, ROGER ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO ; ROMA, Nuno ; SOUSA, LEONEL . Energy-efficient motion estimation with approximate arithmetic. In: 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP), 2017, Luton. 2017 IEEE 19th International Workshop on Multimedia Signal Processing (MMSP), 2017. p. 1.
SALDANHA, MARIO ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; SANCHEZ, Gustavo . Solutions for DMM-1 complexity reduction in 3D-HEVC based on gradient calculation. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 211-214.
MAICH, HENRIQUE ; MELO, Mateus ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . Energy analisys of motion estimation memory transference on embedded processors. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 319-322.
CONCEICAO, Ruhan ; AVILA, GIOVANNI ; CORREA, Guilherme ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . Rate-distortion-complexity analysis for prediction unit modes in 3D-HEVC depth coding. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 287-290.
GOEBEL, Jones ; PAIM, Guilherme ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . An HEVC Multi-Size DCT Hardware with Constant Throughput and Supporting Heterogeneous CUs. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montreal. IEEE International Symposium on Circuits and Systems, 2016. v. 1. p. 1-4.
PENNY, Wagner ; MACHADO, ITALO ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, Bruno . Pareto-based energy control for the HEVC encoder. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP), 2016. p. 814-818.
CONCEICAO, Ruhan ; AVILA, GIOVANNI ; CORREA, Guilherme ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . Complexity reduction for 3D-HEVC depth map coding based on early Skip and early DIS scheme. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 1116-1120.
PAIM, Guilherme ; GOEBEL, Jones ; PENNY, Wagner ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . High-throughput and memory-aware hardware of a sub-pixel interpolator for multiple video coding standards. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 2162-2166.
PAIM, Guilherme ; PENNY, Wagner ; GOEBEL, Jones ; AFONSO, VLADIMIR ; SUSIN, Altamiro ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . An efficient sub-sample interpolator hardware for VP9-10 standards. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). p. 2167-2171.
MELO, Mateus ; SAMNIOTTO, Gustavo. ; MAICH, Henrique. ; AGOSTINI, Luciano Volcan ; ZATT, Bruno ; ROSA JR., L. S. ; PORTO, Marcelo Schiavon . A Parallel Motion Estimation Solution for Heterogeneous System on Chip. In: 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 29th Symposium on Integrated Circuits and Systems Design, 2016. p. 1-6.
RAMOS, F. ; GOEBEL, Jones ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Low-Power Hardware Design for the HEVC Binary Arithmetic Encoder Targeting 8K Videos. In: 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 29th Symposium on Integrated Circuits and Systems Design, 2016. p. 1-6.
AMARAL, LIVIA ; POVALA, GUILHERME ; PORTO, Marcelo Schiavon ; SILVEIRA, Dieison ; BAMPI, Sergio . Memory energy consumption analyzer for video encoder hardware architectures. In: IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 23rd International Conference on Electronics, Circuits and Systems, 2016. v. 1. p. 1-4.
SANCHEZ, G. F. ; SALDANHA, Mário ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. ; MARCON, C. . Real-Time Simplified Edge Detector Architecture for 3D-HEVC Depth Maps Coding. In: IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 23rd International Conference on Electronics, Circuits and Systems, 2016. v. 1. p. 1-4.
MAICH, Henrique. ; PAIM, Guilherme ; AFONSO, Vladimir. ; AGOSTINI, Luciano Volcan ; ZATT, Bruno ; PORTO, Marcelo Schiavon . A Multi-Standard Interpolation Filter for Motion Compensated Prediction on High Definition Videos. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2015, Montevideu. IEEE Latin American Symposium on Circuits and Systems, 2015. v. 1. p. 1-4.
CONCEICAO, R. ; CAMPOS, Ândrio ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, Luciano Volcan . Hardware Design of Fast HEVC 2-D IDCT Targeting Real-Time UHD 4K Applications. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2015, Montevideu. IEEE Latin American Symposium on Circuits and Systems, 2015. v. 1. p. 1-4.
SANCHEZ, G. F. ; SALDANHA, Mário ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . S-GMOF: A Gradient-based Complexity Reduction Algorithm for Depth-Maps Intra Prediction on 3D-HEVC. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2015, Montevideu. IEEE Latin American Symposium on Circuits and Systems, 2015. v. 1. p. 1-4.
SILVEIRA, Dieison ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A real-time architecture for reference frame compression for high definition video coders. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). v. 1. p. 842-845.
SALDANHA, MARIO ; SANCHEZ, Gustavo ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Complexity reduction for the 3D-HEVC depth maps coding. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). v. 1. p. 621-624.
PENNY, Wagner ; PAIM, Guilherme ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, Bruno . Real-Time Architecture for HEVC Motion Compensation Sample Interpolator for UHD Videos. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. v. 1. p. 1-4.
AFONSO, Vladimir. ; MAICH, Henrique. ; AUDIBERT, Luan ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, Luciano Volcan . Memory-Aware and High-Throughput Hardware Design for the HEVC Fractional Motion Estimation. In: 28th Symposium on Integrated Circuits and Systems Design (SBCCI), 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15, 2015. v. 1. p. 1-4.
CORRÊA, MARCEL ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . A Low-Area and High-Throughput Intra Prediction Architecture for a Multi-Standard HEVC and H.264/AVC Video Encoder. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. New York: ACM Press. v. 1. p. 1-4.
MAICH, HENRIQUE ; PAIM, Guilherme ; AFONSO, VLADIMIR ; AGOSTINI, LUCIANO ; ZATT, Bruno ; PORTO, MARCELO . A multi-standard interpolation hardware solution for H.264 and HEVC. In: 2015 IEEE International Conference on Image Processing (ICIP), 2015, Quebec City. 2015 IEEE International Conference on Image Processing (ICIP). v. 1. p. 2910-2914.
BALOTA, Gabriel ; SALDANHA, Mário ; Gustavo, SANCHEZ ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Overview and Quality Analysis in 3D-HEVC Emergent Video Coding Standard. In: 5th IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 5th IEEE Latin American Symposium on Circuits and Systems, 2014. v. 1. p. 1-4.
POVALA, GUILHERME ; SILVEIRA, Dieison ; AMARAL, LIVIA ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . An efficient reference frame compression approach for video coding systems. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. v. 1. p. 1-4.
AMARAL, LIVIA ; SILVEIRA, Dieison ; POVALA, GUILHEME ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, Bruno . Memory energy consumption reduction in video coding systems. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. v. 1. p. 1-4.
MAICH, Henrique. ; AFONSO, Vladimir. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . HEVC Fractional Motion Estimation Complexity Reduction for Real-Time Applications. In: 5th IEEE Latin American Symposium on Circuits and Systems, 2014, Santiago. 5th IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2014. v. 1. p. 1-4.
CONCEICAO, Ruhan ; REDIESS, Fabiane ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Configurable Hardware Design for the HEVC-Based Adaptive Loop Filter. In: 5th IEEE Latin American Symposium on Circuits and Systems, 2014, Santiago. 5th IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2014. v. 1. p. 1-4.
SILVEIRA, Dieison ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A low-complexity and lossless reference frame encoder algorithm for video coding. In: ICASSP 2014 2014 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), 2014, Florence. 2014 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP). v. 1. p. 7358-7412.
SILVEIRA, Dieison ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . Memory bandwidth reduction for H.264 and HEVC encoders using lossless reference frame coding. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS). v. 1. p. 2624-4.
CONCEICAO, Ruhan ; DE SOUZA, J. CLAUDIO ; JESKE, RICARDO ; PORTO, MARCELO ; ZATT, Bruno ; AGOSTINI, LUCIANO . Power efficient and high troughtput multi-size IDCT targeting UHD HEVC decoders. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS). v. 1. p. 1925-4.
REDIESS, Fabiane ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Cost Function Optimization and its Hardware Design for the Sample Adaptive Offset of HEVC Standard. In: 22th European Signal Processing Conference (EUSIPCO), 2014, Lisboa. 22th European Signal Processing Conference (EUSIPCO), 2014. v. 1. p. 1-4.
AMARAL, LÍVIA ; SILVEIRA, Dieison ; POVALA, GUILHERME ; AGOSTINI, LUCIANO ; PORTO, MARCELO ; ZATT, Bruno . A Memory Energy Consumption Analysis of Motion Estimation Algorithms using Data Reuse in Video Coding Systems. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. v. 1. p. 1-1.
SANCHEZ, Gustavo ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A Real-Time 5-Views HD 1080p Architecture for 3D-HEVC Depth Modeling Mode 4. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. v. 1. p. 1-6.
SANCHEZ, Gustavo ; SALDANHA, MARIO ; BALOTA, Gabriel ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Complexity reduction for 3D-HEVC depth maps intra-frame prediction using simplified edge detector algorithm. In: 2014 IEEE International Conference on Image Processing (ICIP), 2014, Paris. 2014 IEEE International Conference on Image Processing (ICIP). v. 1. p. 3209-3213.
SILVEIRA, Dieison ; POVALA, GUILHERME ; AMARAL, LIVIA ; ZATT, Bruno ; AGOSTINI, LUCIANO ; PORTO, MARCELO . A new differential and lossless Reference Frame Variable-Length Coder: An approach for high definition video coders. In: 2014 IEEE International Conference on Image Processing (ICIP), 2014, Paris. 2014 IEEE International Conference on Image Processing (ICIP). v. 1. p. 5641-5645.
SANCHEZ, Gustavo ; SALDANHA, MARIO ; BALOTA, Gabriel ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A complexity reduction algorithm for depth maps intra prediction on the 3D-HEVC. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. v. 1. p. 137-140.
REDIESS, Fabiane ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . Sample adaptive offset filter hardware design for HEVC encoder. In: 2014 Visual Communications and Image Processing (VCIP), 2014, Valletta. 2014 IEEE Visual Communications and Image Processing Conference. v. 1. p. 299-302.
SANCHEZ, Gustavo ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A Fast Hardware-Friendly Motion Estimation Algorithm and its VLSI Design for Real Time Ultra High Definition Applications. In: LASCAS 2013 - IV IEEE Latin American Symposium on Circuits and Systems, 2013, Cusco. LASCAS 2013 - IV IEEE Latin American Symposium on Circuits and Systems, 2013.
SILVEIRA, Dieison ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A Real Time High Definition Architecture for the Variable-Length Reference Frame Decoder. In: LASCAS 2013 - IV IEEE Latin American Symposium on Circuits and Systems, 2013, Cusco. LASCAS 2013 - IV IEEE Latin American Symposium on Circuits and Systems, 2013.
SILVEIRA, Dieison ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A lossless approach for external memory bandwidth reduction in video coding systems and its VLSI architecture. In: 2013 IEEE International Conference on Multimedia and Expo (ICME), 2013, San Jose. 2013 IEEE International Conference on Multimedia and Expo (ICME). v. 1. p. 1-6.
SANCHEZ, Gustavo ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A hardware friedly motion estimation algorithm for the emergent HEVC standard and its low power hardware design. In: 2013 20th IEEE International Conference on Image Processing (ICIP), 2013, Melbourne. 2013 IEEE International Conference on Image Processing. v. 1. p. 1991-4.
CONCEICAO, Ruhan ; SOUZA, J. CLAUDIO ; JESKE, RICARDO ; PORTO, MARCELO ; MATTOS, JULIO ; AGOSTINI, LUCIANO . Hardware design for the 32×32 IDCT of the HEVC video coding standard. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. p. 1-6.
SILVEIRA, Dieison ; POVALA, Guilherme. ; AMARAL, Lívia. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . An Energy-Efficient Hardware Design for Lossless Reference Frame Compression in Video Coders. In: IEEE International Conference on Electronics, Circuits, and Systems, 2013, Abu Dhabi. ICECS 2013, 2013. p. 573-576.
MAICH, HENRIQUE ; AFONSO, VLADIMIR ; FRANCO, DENIS ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . High throughput hardware design for the HEVC Fractional Motion Estimation Interpolation Unit. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 161-164.
SANCHEZ, Gustavo ; ZATT, Bruno ; PORTO, MARCELO ; AGOSTINI, LUCIANO . ES&IS: Enhanced Spread and Iterative Search hardware-friendly motion estimation algorithm for the HEVC Standard. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 941-944.
Gustavo, SANCHEZ ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Real Time QFHD Motion Estimation Architecture for DMPDS Algorithm. In: VIII Southern Programmable Logic Conference (SPL), 2012, Bento Gonçalves. VIII Southern Programmable Logic Conference, 2012. v. 1. p. 27-32.
Gustavo, SANCHEZ ; AGOSTINI, Luciano Volcan ; SAMPAIO, F. ; PORTO, Marcelo Schiavon ; BAMPI, Sergio . Spread and Iterative Search: A High Quality Motion Estimation Algorithm for High Definition Videos and Its VLSI Design. In: ICME 2012 - IEEE International Conference on Multimedia & Expo, 2012, 2012, Melbourne. ICME 2012 - IEEE International Conference on Multimedia & Expo, 2012. Los Alamitos, 2012.
VIANNA, Henrique ; Gustavo, SANCHEZ ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . High performance hardware architectures for the inverse Rotational Transform of the emerging HEVC standard. In: 2012 19th IEEE International Conference on Image Processing (ICIP 2012), 2012, Orlando. 2012 19th IEEE International Conference on Image Processing. p. 189.
DALL'OGLIO, Pargles ; CRISTANI, CASSIO ; PORTO, MARCELO ; AGOSTINI, LUCIANO . A high quality hardware friendly motion estimation algorithm focusing in HD videos. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. p. 572-575.
REDIESS, Fabiane ; AGOSTINI, LUCIANO ; CRISTANI, CASSIO ; DALL'OGLIO, Pargles ; PORTO, MARCELO . High throughput hardware design for the Adaptive Loop Filter of the emerging HEVC video coding. In: SBCCI 2012 25rd Annual Symposium on Integrated Circuits and System Design, 2012, Brasília. SBCCI 2012 - 25rd Annual Symposium on Integrated Circuits and System, 2012. p. 1.
SANCHEZ, Gustavo ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . High Efficient Motion Estimation Architecture with Integrated Motion Compensation and FME Support. In: LASCAS - Latin American Symposium in Circuits and Systems, 2011, Bogotá. Latin American Symposium in Circuits and Systems, 2011. p. 1-4.
SANCHEZ, Gustavo ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A Real Time HDTV Motion Estimation Architecture for the New MPDS Algorithm. In: EUROCON - International Conference on Computer as a Tool, 2011, Lisboa. EUROCON - International Conference on Computer as a Tool, 2011. p. 1-4.
PORTO, Marcelo Schiavon ; Altermann, João ; COSTA, E. ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . A Real Time and Power Efficient HDTV Motion Estimation Architecture Using Adder-Compressors. In: LASCAS - Latin American Symposium in Circuits and Systems, 2011, Bogotá. Latin American Symposium in Circuits and Systems, 2011.
PORTO, Marcelo Schiavon ; SANCHEZ, Gustavo ; NOBLE, Diego ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . An Efficient ME Architecture for High Definition Videos Using the New MPDS Algorithm. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI), 2011, João Pessoa. Proceedings 24th Symposium on Integrated Circuits and Systems Design, 2011. p. 119-124.
NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; Araújo, Ricardo ; Lamb, Luis . Two Novel Algorithms for High Quality Motion Estimation in High Definition Video Sequences. In: XXIV Conference on Graphics, Patterns and Images (SIBGRAPI), 2011, Alagoas. Proceedings XXIV Conference on Graphics, Patterns and Images (SIBGRAPI), 2011.
ZATT, Bruno ; PORTO, Marcelo Schiavon ; SCHARCANSKI, Jacob ; BAMPI, Sergio . GOP Structure Adaptive to the Video Content for Efficient H.264/AVC Encoding. In: International Conference on Image Processing - ICIP, 2010, Hong Kong. International Conference on Image Processing - ICIP, 2010. p. 3053-3056.
ROSA, Leandro Zanetti Paiva da ; Matos, Débora ; PORTO, Marcelo Schiavon ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Arquitetura de Alto Desempenho para o Algoritmo de Estimação de Movimento SDS-DIC com Múltiplos Quadros de Referência. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip, 2009. v. 2. p. 567-572.
SILVA, André Marcelo Coelho da ; PORTO, Marcelo Schiavon ; ALMEIDA, S. ; COSTA, E. ; BAMPI, Sergio . High Performance Motion Estimation Architecture Using Efficient Adder-Compressors. In: 22st Symposium on Integrated Circuits and Systems Design, 2009, Natal. ACM 22st Symposium on Integrated Circuits and Systems Design, 2009.
PORTO, Marcelo Schiavon ; Altermann, João ; COSTA, E. ; BAMPI, Sergio . Power Efficient Architecture for Motion Estimation Using the QSDS-DIC Algorithm. In: 16th IEEE International Conference on Electronics, Circuits, and Systems, 2009, Hammamet. 16th IEEE International Conference on Electronics, Circuits, and Systems, 2009. v. 1. p. 331-334.
ROSA, Leandro Zanetti Paiva da ; PORTO, Marcelo Schiavon ; REDIESS, Fabiane ; SUSIN, Altamiro ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Investigação Algorítmica sobre a Estimação de Movimento na Compressão de Vídeo Digital: Uma Análise Quantitativa. In: WPerformance - Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2009, Bento Gonçalves. Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2009. p. 2241-2256.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio ; SUSIN, Altamiro . A High Throughput and Low Cost Diamond Search Architecture for HDTV Motion Estimation. In: IEEE International Conference on Multimedia & Expo, 2008, Hannover. IEEE International Conference on Multimedia & Expo, 2008.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio ; SUSIN, Altamiro . A High Throughput Diamond Search Architecture for HDTV Motion Estimation. In: 23º South Symposium on Microelectronics, 2008, Bento Gonçalves. 23º South Symposium on Microelectronics, 2008. p. 135-138.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; SUSIN, Altamiro ; BAMPI, Sergio . Architectural Design for the New QSDS with Dynamic Iteration Control Motion Estimation Algorithm Targeting HDTV. In: 21st Symposium on Integrated Circuits and System Design, 2008, Gramado. ACM 21st Symposium on Integrated Circuits and System Design, 2008.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . High Throughput Architecture for Forward Transforms Module of H.264/AVC Video Coding Standard. In: 14th IEEE International Conference on Electronics, Circuits and Systems, 2007, Marrakech. 14th IEEE International Conference on Electronics, Circuits and Systems, 2007.
PORTO, Marcelo Schiavon ; SUSIN, Altamiro ; BAMPI, Sergio ; ROSA, Leandro Zanetti Paiva da ; AGOSTINI, Luciano Volcan . High Throughput Hardware Architecture for Motion Estimation with 4:1 Pel Subsampling Targeting Digital Television Applications. In: IEEE Pacific Rim Symposium on Image Video and Technology, 2007, Santiago do Chile. IEEE Pacific Rim Symposium on Image Video and Technology, 2007.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; KASTENSMIDT, Fernanda ; LUBASZEWSKI, Marcelo ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Arquitetura Completamente Paralela para o Bloco das Transformadas Diretas do Padrão H.264/AVC de Compressão de Vídeo. In: XIII Taller IBERCHIP, 2007, Lima. XIII Taller IBERCHIP, 2007. v. 1. p. 337-340.
PORTO, Marcelo Schiavon ; BAMPI, Sergio ; SUSIN, A ; ROSA, Leandro Zanetti Paiva da ; REDIESS, Fabiane ; PETRY, Rafael ; AGOSTINI, Luciano Volcan . Investigation of Motion Estimation Algorithms Targeting High Resolution Digital Video Compression. In: ACM XIII Brazilian Symposium on Multimedia and the Web, 2007, Gramado. ACM XIII Brazilian Symposium on Multimedia and the Web, 2007.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa L da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luís Almada ; BAMPI, Sergio ; SARAIVA, Ivan ; AGOSTINI, Lucinao Volcan . Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV. In: II Southern Conference on Programmable Logic, 2006, Mar del Plata. FPGA-Based Systems. p. 11-18.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luís Almada ; SARAIVA, Ivan ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Quantização direta e inversa de alta performance para a compressão de vídeo H.264/AVC direcionada para HDTV. In: XII Workshop Iberchip, 2006, San José. XII Iberchip. p. 95-98.
SILVA, André Marcelo Coelho da ; SILVA, Thaísa L da ; PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luís Almada ; SARAIVA, Ivan ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Exploração do Espaço de Projeto da Hadanard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC. In: XII Workshop Iberchip, 2006, San José. XII Iberchip, 2006. p. 99-102.
PORTO, Marcelo Schiavon ; GÜNTZEL, José Luís Almada ; SARAIVA, Ivan ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Investigação de algorítmos e proposta arquitetural para a estimação de movimento direcionada à vídeos de alta resolução. In: XII Workshop Iberchip, 2006, San José. XII Iberchip, 2006. p. 61-64.
AGOSINI, Luciano Volcan ; PORTO, Marcelo Schiavon ; GÜNTZEL, José Luis Almada ; PORTO, Roger Endrigo Carvalho ; BAMPI, Sergio . High Throughput FPGA Based Architecture for H.264/AVC Inverse Transforms and Quantization. In: 49th IEEE International Midwest Symposium on Circuits and Systems, 2006, San Juan. 49th IEEE International Midwest Symposium on Circuits and Systems. Piscataway: IEEE, 2006. v. 1. p. 281-285.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Investigação de Algoritmos e Desenvolvimento Arquitetural para a Estimação de Movimento em Compressão de Vídeo Digital. In: CLEI 2006 - XXXII Conferencia Latinoamericana de Informática, 2006, Santiago do Chile. CLEI 2006 - XXXII Conferencia Latinoamericana de Informática, 2006.
PORTO, Marcelo Schiavon ; SILVA, André Marcelo Coelho da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luís Almada ; AGOSTINI, Luciano Volcan . Impactos so Uso de Diferentes Arquiteturas de Somadores em FPGAs Altera. In: XI Workshop Iberchip, 2005, Salvador. XI Workshop Iberchip, 2005.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luís Almada ; AGOSTINI, Luciano Volcan . Projeto, Síntese e Simulaçao das Interfaces de Reuso do Padrão OCP (Open Core Protocol). In: XI Workshop Iberchip, 2005, Salvador. XI Workshop Iberchip, 2005.
PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, Luciano Volcan . Design Space Exploration on the H.264 4x4 Hadamard Transform. In: IEEE XXIII NORCHIP CONFERENCE, 2005, Oulu. IEEE XXIII NORCHIP CONFERENCE, 2005.
TAVARES, L. ; COSTA, E. F. ; PORTO, Marcelo Schiavon ; CORREA, Guilherme ; SANTOS, CRISTIANO . Solução para Decisões no G-PCC com Aprendizado de Máquina. In: 30th Iberchip Workshop, 2024, Punta del Este. 30th Iberchip Workshop, 2024. v. 1. p. 1-5.
COSTA, V. ; PERLEBERG, M. ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . A Power-Efficient SAD Architecture to Compressed Block Processing in Motion Estimation. In: 24th Microelectronics Students Forum, 2024, João Pessoa. 24rd Microelectronics Students Forum (SForum 2024), 2024. v. 1. p. 1-4.
MAASS, D. ; MUNOZ, M. ; PERLEBERG, M. ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . A Hardware Design for Linear Equation System Solving of VVC Affine ME. In: 23rd Microelectronics Students Forum, 2023, Rio de Janeiro. 23rd Microelectronics Students Forum (SForum 2023), 2023. v. 1. p. 1-4.
ZUMMACH, E. ; PALAU, R. C. N. ; GOEBEL, Jones ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . An AV1 Constrained Directional Enhancement Filter Architecture for 4K@60fps Videos. In: XXXV Simpósio Sul de Microeletrônica, 2020, Ijuí. XXXV Simpósio Sul de Microeletrônica (SIM 2020), 2020. v. 1. p. 1-4.
MORAES, C. ; GONCALVES, Paulo ; PORTO, Marcelo Schiavon ; CORRÊA, GUILHERME . Low-Complexity TZS Algorithm for Embedded Video Encoders. In: 18th Microelectronics Students Forum (SForum), 2018, Bento Gonçalves. 18th Microelectronics Students Forum, 2018. v. 1. p. 1-4.
LEME, M. ; BRAATZ, L. ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . Approximate 4x41D-DCT Hardware Architecture Using Imprecise LOA Adder. In: 18th Microelectronics Students Forum (SForum), 2018, Bento Gonçalves. 18th Microelectronics Students Forum, 2018. v. 1. p. 1-4.
BARTH, João ; AUDIBERT, Luan ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; ZATT, Bruno . Hash Indexes Hardware Architechture for the Hash Based Intra Block Copy. In: South Symposium on Microelectronics, 2016, Porto Alegre. South Symposium on Microelectronics, 2016. v. 1. p. 1-4.
GOEBEL, Jones ; PAIM, Guilherme ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . A Modular DCT Architecture for the HEVC Supporting Multiple Block Sizes. In: South Symposium on Microelectronics, 2016, Porto Alegre. South Symposium on Microelectronics, 2016. v. 1. p. 1-4.
MELO, Mateus ; SAMNIOTTO, Gustavo. ; SOARES, Rafael ; PORTO, Marcelo Schiavon . A Parallel Hardware Architecture for SAD Calculation on Motion Estimation. In: South Symposium on Microelectronics, 2016, Porto Alegre. South Symposium on Microelectronics, 2016. v. 1. p. 1-4.
BORGES, Alex ; BARTH, João ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . Hardware Architecture Proposal for the High Dynamic Range Video Pre-Processing. In: South Symposium on Microelectronic, 2015, Santa Maria. South Symposium on Microelectronic, 2015. v. 1. p. 1-4.
MELO, Mateus ; MAICH, Henrique. ; AGOSTINI, Luciano Volcan ; ZATT, Bruno ; PORTO, Marcelo Schiavon . Evaluation of GPU Memory Organization for Motion Estimation Algorithms Using OpenCL. In: South Symposium on Microelectronic, 2015, Santa Maria. South Symposium on Microelectronic, 2015. v. 1. p. 1-4.
PENNY, Wagner ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; ZATT, Bruno . A Hardware Architecture for an HEVC Motion Compensation Luminance Interpolator. In: South Symposium on Microelectronic, 2015, Santa Maria. South Symposium on Microelectronic, 2015. v. 1. p. 1-4.
BALOTA, Gabriel ; SALDANHA, Mário ; Gustavo, SANCHEZ ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Evaluation of 3D-High Efficiency Video Coding Standard. In: 29th South Symposium on Microelectronic, 2014, Alegrete. 29th South Symposium on Microelectronic, 2014. v. 1. p. 1-4.
GOEBEL, Jones ; CAMPOS, Ândrio ; SOUZA, J. CLAUDIO ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . HEVC Discrete Cosine Transform Hardware Design Targeting QFHD video. In: 29th South Symposium on Microelectronic, 2014, Alegrete. 29th South Symposium on Microelectronic, 2014. v. 1. p. 1-4.
AUDIBERT, Luan ; MAICH, Henrique. ; AFONSO, Vladimir. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . Hardware Design of Interpolation Filters for the High Efficiency Video Coding. In: 29th South Symposium on Microelectronic, 2014, Alegrete. 29th South Symposium on Microelectronic, 2014. v. 1. p. 1-4.
NOREMBERG, Mateus ; PEGLOW, Guilherme ; Cristani, C. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, Luciano Volcan . Skip Block SAD Computing Architecture Design Focusing on HEVC Quad-tree Reuse. In: 29th South Symposium on Microelectronic, 2014, Alegrete. 29th South Symposium on Microelectronic, 2014. v. 1. p. 1-4.
CAMPOS, Ândrio ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Hardware Design for HEVC-based Adaptive Loop Filter. In: XIV Microelectronics Students Forum (SForum 2014), 2014, Aracaju. XIV Microelectronics Students Forum (SForum 2014), 2014. v. 1. p. 1-4.
MAICH, Henrique. ; AFONSO, Vladimir. ; FRANCO, D. ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A Hardware Solution for the HEVC Fractional Motion Estimation Interpolation. In: 28th South Symposium on Microelectronic, 2013, Porto Alegre. 28th South Symposium on Microelectronic, 2013. v. 1. p. 1-4.
POVALA, Guilherme. ; AMARAL, Lívia. ; SILVEIRA, Dieison ; Mattos, Júlio ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A VLSI Architecture for Reference Frame Compression on High Definition Video Coding Systems. In: 28th South Symposium on Microelectronic, 2013, Porto Alegre. 28th South Symposium on Microelectronic, 2013. v. 1. p. 1-4.
WREGE, Gustavo ; CONCEICAO, Ruhan ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Hardware Architecture for Motion Estimation on Chrominance Samples. In: 28th South Symposium on Microelectronic, 2013, Porto Alegre. 28th South Symposium on Microelectronic, 2013. v. 1. p. 1-4.
JUNES, Victor ; DALL'OGLIO, Pargles ; REDIESS, Fabiane ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . An architecture for the new Adaptive Loop Filter of the High Efficiency Video Coding. In: 28th South Symposium on Microelectronic, 2013, Porto Alegre. 28th South Symposium on Microelectronic, 2013. v. 1. p. 1-4.
SALDANHA, Mário ; BALOTA, Gabriel ; Gustavo, SANCHEZ ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . Hardware-Friendly Motion Estimation Algorithms and its Architectures for High Definition Videos. In: 28th South Symposium on Microelectronic, 2013, Porto Alegre. 28th South Symposium on Microelectronic, 2013. v. 1. p. 1-4.
DALL'OGLIO, Pargles ; CRISTANI, Cássio ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A New Motion Estimation Algorithm for High Definition Videos and its Hardware Design. In: 27th South Symposium on Microelectronics - SIM, 2012, São Miguel das Missões. 27th South Symposium on Microelectronics, 2012. p. 1-4.
CRISTANI, Cássio ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . A New Motion Estimation Algorithm of Low Computational Cost and Focusing on Full HD Videos. In: 27th South Symposium on Microelectronics - SIM, 2012, São Miguel das Missões. 27th South Symposium on Microelectronics, 2012. p. 1-4.
SANCHEZ, Gustavo ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Algorithm and VLSI Design for a High Quality Motion Estimation Focused on High Definition Videos. In: 27th South Symposium on Microelectronics - SIM, 2012, São Miguel das Missões. 27th South Symposium on Microelectronics, 2012. p. 1-4.
REDIESS, Fabiane ; CRISTANI, Cássio ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Architectural Design for the Adaptive Loop Filter of the Emerging High Efficiency Video Coding Standard. In: 27th South Symposium on Microelectronics - SIM, 2012, São Miguel das Missões. 27th South Symposium on Microelectronics, 2012. p. 1-4.
Cristani, C. ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . NEW QUARTER RANDOM SEARCH MOTION ESTIMATION ALGORITHM: A GREAT QUALITY-COST TRADE-OFF. In: SForum 2012 - XII Microelectronics Students Forum, 2012, Brasília. XII Microelectronics Students Forum, 2012.
CRISTANI, Cássio ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . A Fast Random Based Motion Estimation Search Algorithm. In: 11th Microelectronics Students Forum (SForum), 2011, João Pessoa. 11th Microelectronics Students Forum (SForum), 2011.
SANCHEZ, Gustavo ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . A Real Time HDTV Motion Estimation Architecture for the New MPDS Algorithm. In: 26th South Symposium on Microelectronics - SIM, 2011, Novo Hamburgo. 26th South Symposium on Microelectronics, 2011. v. 1. p. 49-52.
Cristani, C. ; SANCHEZ, Gustavo ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Hardware Design for the New Galaxy Random Search Motion Estimation Algorithm Focusing in HD Videos. In: 1st Workshop on Circuits and Systems (WCAS), 2011, João Pessoa. 1st Workshop on Circuits and Systems (WCAS), 2011.
Cristani, C. ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Random Search Motion Estimation Algorithm for High Definition Videos. In: 26th South Symposium on Microelectronics - SIM, 2011, Novo Hamburgo. 26th South Symposium on Microelectronics - SIM, 2011. v. 1.
NOBLE, Diego ; PORTO, Marcelo Schiavon ; SIEDLER, Gabriel ; AGOSTINI, Luciano Volcan . A New Parallel Motion Estimation Algorithm. In: 25th South Symposium on Microelectronics - SIM, 2010, Porto Alegre. 25th South Symposium on Microelectronics - SIM, 2010. v. 1. p. 53-56.
PORTO, Marcelo Schiavon ; Altermann, João ; COSTA, E. ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Power Efficient Motion Estimation Architecture Using QSDS Algorithm with Dynamic Iteration Control. In: 25th South Symposium on Microelectronics - SIM, 2010, Porto Alegre. 25th South Symposium on Microelectronics - SIM, 2010. v. 1. p. 41-44.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . A Hardware Architecture for the New SDS-DIC Motion Estimation Algorithm. In: 24th South Symposium on Microelectronics - SIM, 2009, Pelotas. 24th South Symposium on Microelectronics - SIM, 2009. v. 1. p. 259-262.
ROSA, Leandro Zanetti Paiva da ; Matos, Débora ; PORTO, Marcelo Schiavon ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . SDS-DIC Architecture with Multiple Reference Frames for HDTV Motion Estimation. In: 24th South Symposium on Microelectronics - SIM, 2009, Pelotas. 24th South Symposium on Microelectronics - SIM, 2009. v. 1. p. 263-266.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . A Fully Parallel Architecture for the Forward Transforms Block of the H.264/AVC Standard. In: XXII Simpósio Sul de Microeletrônica, 2007, Porto Alegre. XXII Simpósio Sul de Microeletrônica, 2007. v. 1. p. 135-138.
ROSA, Leandro Zanetti Paiva da ; PETRY, Rafael ; REDIESS, Fabiane ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; BAMPI, Sergio . Motion Estimation Algorithms Evaluation. In: XXII Simpósio Sul de Microeletrônica, 2007, Porto Alegre. XXII Simpósio Sul de Microeletrônica, 2007.
PORTO, Marcelo Schiavon ; GÜNTZEL, José Luis Almada ; BAMPI, Sergio ; SILVA, Ivan Saraiva da ; AGOSTINI, Luciano Volcan . A Hardware Architecture for Motion Estimation Using Pel Decimation 4:1 and SAD. In: SIM2006 - XXI South Symposium on Microeletronics, 2006, Porto Alegre. XXI South Symposium on Microeletronics, 2006. p. 69-72.
SILVA, André Marcelo Coelho da ; PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; GÜNTZEL, José Luis Almada ; BAMPI, Sergio ; SARAIVA, Ivan ; AGOSTINI, Luciano Volcan . Design Space Exploration on the H.264 4x4 Hadamard Transform. In: SIM2006 - XXI South Symposium on Microeletronics, 2006, Porto Alegre. SIM2006 - XXI South Symposium on Microeletronics, 2006. p. 125-128.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; GÜNTZEL, José Luis Almada ; SARAIVA, Ivan ; AGOSTINI, Lucinao Volcan ; BAMPI, Sergio . FPGA Prototype of a H.264/AVC Inverse Transform and Quantization Architecture for HDTV. In: SIM2006 - XXI South Symposium on Microeletronics, 2006, Porto Alegre. SIM2006 - XXI South Symposium on Microeletronics, 2006. p. 19-24.
PORTO, Marcelo Schiavon ; SILVA, André Marcelo Coelho da ; GÜNTZEL, José Luís Almada ; AGOSTINI, Luciano Volcan . Impacts of Different Adder Architectures in Designs Directed to FPGAs. In: XX Simpósio Sul de Microeletrônica, 2005, Santa Cruz do Sul. XX SIM, 2005.
PORTO, Marcelo Schiavon ; ROSA, Leandro Zanetti Paiva da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luís Almada ; AGOSTINI, Luciano Volcan . Design, Synthesis and Simulation of OCP (Open Core Protocol) Hardware Reuse Interface. In: XX Simpósio Sul de Microeletrônica, 2005, Santa Cruz do Sul. XX SIM, 2005.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luís Almada ; AGOSTINI, Luciano Volcan . An Integer 2-D DCT Architecture for the H.264/AVC Video Coding Standard. In: XX Simpósio Sul de Microeletrônica, 2005, Santa Cruz do Sul. XX SIM, 2005.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Experiments With OCP (Open Core Protocol) Hardware Reuse Interface. In: XIX Simpósio Sul de Microeletrônica, 2004. XIX SIM, 2004.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Estudo Sobre o Padrão de reuso de Hardware OCP (Open Core Protocol). In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII CIC, 2003.
LEAL, G. E. B. ; CONCEICAO, R. ; ZATT, Bruno ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . FERRAMENTA PARA MANIPULAÇÃO E ANÁLISE DE LIGHT FIELDS. In: XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018, Pelotas. XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018. v. 1. p. 1-4.
BAST, J. P. K. ; MACHADO, Ítalo ; PENNY, Wagner ; ZATT, Bruno ; PORTO, Marcelo Schiavon . AVALIAÇÃO DA UTILIZAÇÃO DE ALGORITMOS GENÉTICOS PARA REDUÇÃO DO CONSUMO DE ENERGIA DO CODIFICADOR DE VÍDEO HEVC. In: XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018, Pelotas. XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018. v. 1. p. 1-4.
LEME, M. ; BRAATZ, L. ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . ARQUITETURA DE HARDWARE DA 1D-DCT 4X4 APROXIMADA UTILIZANDO O SOMADOR IMPRECISO LOA. In: XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018, Pelotas. XXVII Congresso de Iniciação Científica da UFPel - CIC 2018, 2018. v. 1. p. 1-4.
GOEBEL, Jones ; AGOSTINI, L. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . PROJETO DE HARDWARE PARA O INTERPOLADOR DA FME DO PADRÃO DE CODIFICAÇÃO DE VÍDEO VP9. In: XX Encontro de Pós-Graduação UFPel - ENPOS 2018, 2018, Pelotas. XX Encontro de Pós-Graduação UFPel - ENPOS 2018, 2018. v. 1. p. 1-4.
CONCEICAO, M. ; ZATT, Bruno ; AGUIAR, M. ; PORTO, Marcelo Schiavon . PROTÓTIPO DE HARDWARE PARA UM SISTEMA PARA CONTAGEM DE SPOTS EM IMAGENS DE ELETROFORESE BIDIMENSIONAL. In: XXV Congresso de Iniciação Científica da UFPel, 2016, Pelotas. XXV Congresso de Iniciação Científica da UFPel (CIC), 2016. v. 1. p. 1-4.
GOEBEL, Jones ; CONCEICAO, R. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . PROJETO DE HARDWARE LOW-POWER PARA IDCT DO PADRÃO HEVC. In: XXV Congresso de Iniciação Científica da UFPel (CIC), 2016, Pelotas. XXV Congresso de Iniciação Científica da UFPel, 2016. v. 1. p. 1-4.
MELO, Mateus ; SAMNIOTTO, Gustavo. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . ARQUITETURA PARA A ESTIMAÇÃO DE MOVIMENTO EM MÚLTIPLOS TAMANHOS DE BLOCOS A PARTIR DO CÁLCULO DE SADs PARCIAIS. In: XXV Congresso de Iniciação Científica da UFPel (CIC), 2016, Pelotas. XXV Congresso de Iniciação Científica da UFPel, 2016. v. 1. p. 1-4.
AUDIBERT, Luan ; AFONSO, Vladimir. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . Arquitetura de Hardware com Elevada Taxa de Processamento para o Modo Planar de Codificação de Vídeos do Padrão HEVC. In: XXV Congresso de Iniciação Científica da UFPel (CIC), 2016, Pelotas. XXV Congresso de Iniciação Científica da UFPel, 2016. v. 1. p. 1-4.
MAICH, Henrique. ; MELO, Mateus ; GOEBEL, Jones ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . Uma Estratégia para Redução do Tempo de Codificação de Vídeos no Padrão HEVC. In: XXIV Congresso de Iniciação Científica da UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica da UFPel, 2015. v. 1. p. 1-4.
BORGES, Alex ; BARTH, João ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . OTIMIZAÇÕES PARA ETAPA DE PRÉ-PROCESSAMENTO NA CODIFICAÇÃO DE VÍDEOS HDR NO PADRÃO HEVC. In: XXIV Congresso de Iniciação Científica da UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica da UFPel, 2015. v. 1. p. 1-4.
MELO, Mateus ; MAICH, Henrique. ; AGOSTINI, L. V. ; ZATT, Bruno ; PORTO, Marcelo Schiavon . AVALIAÇÃO DA HIERARQUIA DE MEMÓRIA EM GPU PARA ALGORITMOS DE ESTIMAÇÃO DE MOVIMENTO UTILIZANDO OPENCL. In: XXIV Congresso de Iniciação Cientifica da UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Cientifica da UFPel, 2015. v. 1. p. 1-4.
BARTH, João ; BORGES, Alex ; ZATT, Bruno ; AGOSTINI, L. V. ; PORTO, Marcelo Schiavon . PROJETO DE HARDWARE PARA A ETAPA DE PRÉ-PROCESSAMENTO NA CODIFICAÇÃO DE VÍDEOS HDR NO PADRÃO HEVC. In: XXIV Congresso de Iniciação Científica da UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica da UFPel, 2015. v. 1. p. 1-4.
POVALA, Guilherme. ; AMARAL, Lívia. ; SILVEIRA, Dieison ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . COMPRESSOR DE QUADROS DE REFERÊNCIA DE ALTA EFICIÊNCIA PARA CODIFICADORES DE VÍDEO DE ALTA DEFINIÇÃO. In: XXIV Congresso de Iniciação Científica da UFPel (CIC), 2015, Pelotas. XXIV Congresso de Iniciação Científica da UFPel, 2015. v. 1. p. 1-4.
CORREA, M. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . ARQUITETURA DE BAIXO CUSTO EM ÁREA PARA A PREDIÇÃO INTRAQUADRO MULTIPADRÃO H.264/AVC E HEVC COM FOCO EM VÍDEOS DE ALTA RESOLUÇÃO. In: XVII Encontro de Pós-Graduação da UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação da UFPel, 2015. v. 1. p. 1-4.
CONCEICAO, R. ; CORREA, Guilherme ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, L. V. . AVALIAÇÃO DA DECISÃO DE MODO DO CODIFICADOR DE VÍDEO 3D-HEVC. In: XVII Encontro de Pós-Graduação da UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação da UFPel, 2015. v. 1. p. 1-4.
PENNY, Wagner ; MACHADO, Ítalo ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. ; ZATT, Bruno . AVALIAÇÃO DO CONSUMO ENERGÉTICO DO CODIFICADOR HEVC ATRAVÉS DA VARIAÇÃO DE PARÂMETROS DE CODIFICAÇÃO. In: XVII Encontro de Pós-Graduação da UFPel (ENPOS), 2015, Pelotas. XVII Encontro de Pós-Graduação da UFPel, 2015. v. 1. p. 1-4.
SILVEIRA, Dieison ; POVALA, Guilherme. ; AMARAL, Lívia. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . ARQUITETURA VLSI DE BAIXA POTÊNCIA PARA UM COMPRESSOR DE QUADROS DE REFERÊNCIA. In: XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014, Pelotas. XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014. v. 1. p. 1-4.
SANCHEZ, G. F. ; BALOTA, Gabriel ; SALDANHA, Mário ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . AVALIAÇÃO DO ALGORITMO SIMPLIFIED EDGE DETECTOR NO SOFTWARE DE REFERÊNCIA DO PADRÃO 3D-HEVC. In: XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014, Pelotas. XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014. v. 1. p. 1-4.
REDIESS, Fabiane ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . OTIMIZAÇÕES NA FUNÇÃO DE CUSTO INTERNA DO FILTRO SAO DO PADRÃO DE COMPRESSÃO DE VÍDEO HEVC. In: XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014, Pelotas. XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014. v. 1. p. 1-4.
CORREA, M. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . HERANÇA DE PARÂMETROS DE MOVIMENTO NA CODIFICAÇÃO DE VÍDEOS 3D NO FORMATO MÚLTIPLAS VISTAS MAIS PROFUNDIDADE. In: XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014, Pelotas. XVI Encontro de Pós-Graduação UFPel (ENPOS), 2014. v. 1. p. 1-4.
MAICH, Henrique. ; AUDIBERT, Luan ; AFONSO, Vladimir. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . HERANÇA DE PARÂMETROS DE MOVIMENTO NA CODIFICAÇÃO DE VÍDEOS 3D NO FORMATO MÚLTIPLAS VISTAS MAIS PROFUNDIDADE. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
NOREMBERG, Mateus ; PEGLOW, Guilherme ; Cristani, C. ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; ZATT, Bruno . PROJETO DE ARQUITETURA PARA CÁLCULO DO SAD DE BLOCOS SKIP FOCANDO NO REUSO DA ÁRVORE QUADRÁTICA NO HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
AMARAL, Lívia. ; SILVEIRA, Dieison ; POVALA, Guilherme. ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon ; ZATT, Bruno . ANÁLISE DO CONSUMO ENERGÉTICO DA ESTIMAÇÃO DE MOVIMENTO COM REUSO DE DADOS EM CODIFICADORES DE VÍDEOS DIGITAIS. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
CAMPOS, Ândrio ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . DESENVOLVIMENTO DE UMA AQUITETURA DO FILTRO ALF PARA O CODIFICADOR DE VIDEO HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
GOEBEL, Jones ; DE SOUZA, J. CLAUDIO ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon ; ZATT, Bruno . ANÁLISE DE REDUÇÃO DO VOLUME DE DADOS PROCESSADOS PELO MÓDULO DAS TRANSFORMADAS DO CODIFICADOR DE VÍDEO HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
BALOTA, Gabriel ; SALDANHA, Mário ; SANCHEZ, G. F. ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; ZATT, Bruno . ANÀLISE DE REDUÇÃO DO VOLUME DE DADOS PROCESSADOS PELO MÓDULO DAS TRANSFORMADAS DO CODIFICADOR DE VÍDEO HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
SALDANHA, Mário ; BALOTA, Gabriel ; SANCHEZ, G. F. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . AVALIAÇÃO SUBJETIVA DA QUALIDADE DO DMMFAST NO PADRÃO EMERGENTE 3D-HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
POVALA, Guilherme. ; SILVEIRA, Dieison ; AMARAL, Lívia. ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . COMPRESSOR DIFERENCIAL DE QUADROS DE REFERÊNCIA SEM PERDAS PARA CODIFICADORES DE VÍDEO DE ALTA DEFINIÇÃO. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
CONCEICAO, Ruhan ; CAMPOS, Ândrio ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . AVALIAÇÃO E OTIMIZAÇÃO DO FILTRO ALF BASEADO NO CODIFICADOR DE VÍDEOS HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
PEGLOW, Guilherme ; NOREMBERG, Mateus ; Cristani, C. ; PORTO, Marcelo Schiavon ; ZATT, Bruno ; AGOSTINI, Luciano Volcan . AVALIAÇÃO DE ALGORITMOS DE ME PARA A CODIFICAÇÃO DE VÍDEOS UHD NO PADRÃO HEVC. In: XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014, Pelotas. XXIII Congresso de Iniciação Científica da UFPel (CIC), 2014. v. 1. p. 1-4.
SOUZA, J. CLAUDIO ; CONCEICAO, Ruhan ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . DESENVOLVIMENTO EM HARDWARE DE ARQUITETURAS OTIMIZADAS PARA AS TRANSFORMADAS DISCR ETAS DOS COSSENOS SEGUNDO O PADRÃO HEVC DE CODIFICAÇÃO DE VÍ DEO. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII CIC, 2013.
MAICH, Henrique. ; AFONSO, Vladimir. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . DESENVOLVIMENTO DE ARQUITETURA PARA ESTIMAÇÃO DE MOVIMENTO FRACIONÁRIA DO PADRÃO HEVC. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII CIC, 2013.
BALOTA, Gabriel ; SALDANHA, Mário ; Gustavo, SANCHEZ ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan ; ZATT, Bruno . ARQUITETURA PARA O ALGORITMO DE DECISÃO GREEDY AND FLETING STEP NA PREDIÇÃO INTRA-QUADRO DE PROFUNDIDADE. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel, 2013. v. 1. p. 1-4.
SALDANHA, Mário ; BALOTA, Gabriel ; Gustavo, SANCHEZ ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . REDUÇÃO DA COMPLEXIDADE DA CODIFICAÇÃO DE MAPAS DE PROFUNDIDADE NO PADRÃO EMERGENTE 3D-HEVC. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel, 2013. v. 1. p. 1-4.
POVALA, Guilherme. ; AMARAL, Lívia. ; SILVEIRA, Dieison ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . DESENVOLVIMENTO DE UM COMPRESSOR DE QUADROS DE REFERÊNCIA UTILIZANDO CODIFICAÇÃO DIFERENCIAL PARA COMPRESSÃO DE VÍDEOS DIGITAIS. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel, 2013. v. 1. p. 1-4.
Cristani, C. ; DALL'OGLIO, Pargles ; PORTO, Marcelo Schiavon ; AGOSINI, Luciano Volcan . AVALIAÇÃO DE ALGORITMOS PARA A ESTIMAÇÃO DE MOVIMENTO APLICADOS NA PRÓXIMA GERAÇÃO DE VÍDEOS EM ULTRA-ALTA DEFINIÇÃO. In: XXII Congresso de Iniciação Científica da UFPel, 2013, Pelotas. XXII Congresso de Iniciação Científica da UFPel, 2013. v. 1. p. 1-4.
SILVEIRA, Dieison ; POVALA, Guilherme. ; AMARAL, Lívia. ; ZATT, Bruno ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . RFCAVLC: UMA SOLUÇÃO EFICIENTE PARA REDUÇÃO DA LARGURA DE BANDA DE MEMÓRIA E ENERGIA EM CODIFICADORES DE VÍDEO. In: XV Encontro de Pós-Graduação da UFPel, 2013, Pelotas. XV Encontro de Pós-Graduação da UFPel, 2013. v. 1. p. 1-4.
Gustavo, SANCHEZ ; BALOTA, Gabriel ; SALDANHA, Mário ; ZATT, Bruno ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . ANÁLISE ESTATÍSTICA SOBRE O USO DA PREDIÇÃO INTRA QUADRO EM MAPAS DE PROFUNDIDADE NO PADRÃO EMERGENTE 3DVC. In: XV Encontro de Pós-Graduação da UFPel, 2013, Pelotas. XV Encontro de Pós-Graduação da UFPel, 2013. v. 1. p. 1-4.
DALL'OGLIO, Pargles ; Cristani, C. ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . HARDWARE DESIGN DE UM NOVO ALGORITMO PARA ESTIMAÇÃO DE MOVIMENTO EM VÍDEOS DE ALTA DEFINIÇÃO. In: XXI Congresso de Iniciação Científica da UFPel, 2012, Pelotas. XXI Congresso de Iniciação Científica da UFPel - CIC, 2012.
GOMES, Ciceli ; HORSKI, Jessica ; REINHARDT, Júlia ; PORTO, Marcelo Schiavon . VIDA CANHOTA NUM MUNDO DESTRO: VISTAS AOS SEGUINTES OBJETOS CADEIRA E TESOURA. In: XII Jornada de Iniciação Científica Uniritter, 2011, São José dos Campos - SP. XII Jornada de Iniciação Científica Uniritter, 2011.
DALL'OGLIO, Pargles ; CRISTANI, Cássio ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . UM NOVO E EFICIENTE ALGORITMO RÁPIDO PARA A ESTIMAÇÃO DE MOVIMENTO EM VÍDEOS DE ALTA DEFINIÇÃO. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011.
CORREA, M. ; SANCHEZ, Gustavo ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . ARQUITETURA PARA ESTIMAÇÃO DE MOVIMENTO DO PADRÃO H.264/AVC COM ALGORITMO DIAMOND SEARCH E PRECISÃO DE QUARTER-PIXEL. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011.
PORTO, Marcelo Schiavon ; CRISTANI, Cássio ; DALL'OGLIO, Pargles ; Grellert, Mateus ; Mattos, Júlio ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Iterative Random Search: A New Local Minima Resistant Algorithm for Motion Estimation in High Definition Videos. In: International Workshop on Advanced Future Multimedia Services, 2011, Jeju, Coréia do Sul. Proceedings of the 2011 FTRA Word Convergence Conference, 2011.
HERRMANN, A. C. ; GOMES, Caroline ; SANTOS, Jaline ; PORTO, Marcelo Schiavon . ANÁLISE ERGONÔMICA DA USABILIDADE E DO LEIAUTE DO AMBIENTE DE APRENDIZAGEM MOODLE: UM ESTUDO CENTRADO NO ALUNO. In: XIX Congresso de Iniciação Científica da UFPel, 2010, Pelotas. XIX Congresso de Iniciação Científica da UFPel, 2010.
SANTOS, Morgana ; LIMA, Laura ; GONÇALVES, Felipe ; PORTO, Marcelo Schiavon . REESTRUTURA ERGONÔMICA DOS BOXES DE CAIXAS DE SUPERMERCADOS. In: XIX Congresso de Iniciação Científica da UFPel, 2010, Pelotas. XIX Congresso de Iniciação Científica da UFPel, 2010.
SIEDLER, Gabriel ; NOBLE, Diego ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . INVESTIGAÇÃO DE ALGORITMOS RÁPIDOS MULTI-PONTO PARA A ESTIMAÇÃO DE MOVIMENTO DE VÍDEOS EM ALTA RESOLUÇÃO. In: XIX Congresso de Iniciação Científica da UFPel, 2010, Pelotas. XIX Congresso de Iniciação Científica da UFPel, 2010.
CABREIRA, Arthur ; PORTO, Marcelo Schiavon . Deficiências ergonômicas do sistema de transporte público pelotense e suas consequências para os usuários. In: VI Semana de Extensão, Pesquisa e Pós-Graduação do UniRitter, 2010, Porto Alegre. VI Semana de Extensão, Pesquisa e Pós-Graduação do UniRitter, 2010.
PORTO, Marcelo Schiavon ; SILVA, Thaísa L da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luiz Almada ; AGOSTINI, Luciano Volcan . Design and Comparison between PVCI, BVCI and OCP Hardware Reuse Interfaces Mapped to FPGA. In: V Student Forum on Microelectronics, 2005, Florianópolis. SForum, 2005.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Algoritmos e Arquiteturas para a Estimação de Movimento na Compressão de Vídeos Digitais. In: IX Congresso de Iniciação Científica da UFPel, 2005, Pelotas. IX CIC, 2005.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, Lucinao Volcan . Desenvolvimento de Hardware Dedicado para a Quantização Direta e Inversa segundo o Padrão de Compressão de Vídeo H.264. In: IX Congresso de Iniciação Científica da UFPel, 2005, Pelotas. IX CIC, 2005.
ROSA, Leandro Zanetti Paiva da ; PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; SILVA, André Marcelo Coelho da ; AGOSTINI, Luciano Volcan . Exploração do Espaço de Projeto de Hardware para as Transformadas Discretas do Padrão de Compressão de Vídeo H.264. In: IX Congresso de Iniciação Científica da UFPel, 2005, Pelotas. IX CIC, 2005.
SILVA, Thaísa Leal da ; PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Comparação entre as Interfaces OCP, PVCI e BVCI para o Reuso de Blocos de Hardware Implementadas em VHDL e Mapeadas para FPGAs. In: IX Congresso de Iniciação Científica da UFPel, 2005, Pelotas. IX CIC, 2005.
PORTO, Marcelo Schiavon ; AGOSTINI, Luciano Volcan . Experimentos com o Padrão de Reuso de Hardware OCP (Open Core Protocol). In: X IBERCHIP Workshop, 2004, Cartagena de Indias. X IBERCHIP Workshop, 2004.
PORTO, Marcelo Schiavon ; ROSA, Leandro Zanetti Paiva da ; AGOSTINI, Luciano Volcan . Descrição e Validação das Interfaces de Reuso do Padrão OCP (Open Core Protocol). In: XIII Congresso de Iniciação Científica da UFPel, 2004, Pelotas. XIII CIC, 2004.

Outras produções

CONCEICAO, M. ; ZATT, Bruno ; AGUIAR, M. ; PORTO, Marcelo Schiavon . Protótipo de Hardware em FPGA para um Sistema de Contagem de Spots em Imagens de Eletroforese Bidimensional. 2016.

SUSIN, A ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan ; PORTO, Marcelo Schiavon . Protótipo de codificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2011.

JACOBI, Ricardo ; SUSIN, A ; SILVA, Ivan Saraiva da ; PORTO, Marcelo Schiavon . Protótipo do terminal de acesso do Sistema Brasileiro de TV Digital (SBTVD). 2011.

BESKOW, M. ; SANES, R. ; PORTO, Marcelo Schiavon . Protótipo de um jogo institucional para a marca Grêmio. 2011.

SUSIN, A ; BAMPI, Sergio ; PORTO, Marcelo Schiavon . Protótipo de decodificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2006.

ZATT, Bruno ; GOEBEL, Jones ; JAHNKE, MATHEUS ; PALOMINO, Daniel ; CORREA, Guilherme ; PORTO, Marcelo Schiavon ; AGOSTINI, L. V. . 4D-DCT Hardware Architecture for JPEG Pleno Light Field Coding. ISO/IEC JTC 1/SC 29/WG1 M90077, 90th Meeting. 2021.

Projetos de pesquisa

2024 - Atual

Projeto de Hardware Dedicado para a Compressão de Sinais Visuais com Auxílio de Aprendizado de Máquina, Descrição: Este projeto tem como objetivo principal o desenvolvimento de arquiteturas de hardware dedicadas de alto desempenho e de baixo consumo para a codificação de vídeo de ultra alta resolução e de nuvens de pontos, em tempo real e em dispositivos móveis, com foco nos novos codificadores de vídeo AV1 e VVC e no codificador de nuvens de pontos V-PCC. Para atingir este objetivo, modelos de aprendizado de máquina serão treinados para otimizar os algoritmos presentes nestes codificadores, reduzindo o custo computacional e proporcionando um projeto mais eficiente em hardware, reduzindo seus custos em área, energia, acesso à memória e potência dissipada. Devido à crescente demanda pelo processamento de vídeo de alta resolução em dispositivos móveis, seja para captação, armazenamento, transmissão ou reprodução em tempo real, o cenário atual proporciona amplo espaço de trabalho para pesquisas nesta área, onde as contribuições científicas podem ser aplicadas às novas gerações de dispositivos móveis comerciais que deverão possuir suporte a estes codificadores. Além disso, nuvens de pontos é uma das tecnologias mais proeminentes atualmente para ampliar o uso de aplicações de sinais visuais em 3D, como realidade virtual, aumentada e mista, entre outras. Logo, o projeto de hardware dedicado para a compressão de nuvens de pontos será essencial para tornar viável o uso deste tipo de mídia em aplicações de tempo e real e seu uso em dispositivos móveis. Este projeto investigará as principais inovações e as etapas críticas do processo de codificação dos codificadores AV1 (AOM Video 1) (AOM, 2021), VVC (Versatile Video Coding) (ISO/IEC, 2022) e V-PCC (PREDA, 2022), com foco no projeto eficiente de hardware de alto desempenho e baixo consumo para atender às demandas do projeto voltado à aplicação em dispositivos móveis. O projeto eficiente de hardware para a codificação de vídeo ou de nuvens de pontos requer a aplicação de otimizações e simplificações em diferentes níveis, desde a aplicação até o projeto arquitetural e físico. Neste projeto, otimizações/simplificações dos algoritmos existentes nos codificadores AV1, VVC e V-PCC serão propostas, principalmente a partir do uso de aprendizado de máquina para o auxílio na tomada de decisão, com foco na obtenção de algoritmos mais eficientes para a implementação em hardware. Além disso, também é objetivo deste projeto o desenvolvimento arquitetural e a geração de resultados de síntese ASIC para as versões otimizadas destes algoritmos. Cabe destacar que o codificador HEVC ainda vem sendo usado atualmente, mesmo em dispositivos móveis de topo de gama, e que nenhum dispositivo móvel atual apresenta suporte em hardware para a compressão de nuvens de pontos. Logo, a execução deste projeto trará resultados inovadores e que poderão estar presentes nas próximas gerações de dispositivos móveis comerciais.. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (3) / Doutorado: (6) . , Integrantes: Marcelo Schiavon Porto - Coordenador / Roger Endrigo Carvalho Porto - Integrante / Bruno Zatt - Integrante / Dieison Silveira - Integrante / Vladimir Afonso - Integrante / Luciano Volcan Agostini - Integrante / Wagner Penny - Integrante / Fabio Ramos - Integrante / Nuno Roma - Integrante / Daniel Palomino - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2023 - Atual

Codificação de Nuvens de Pontos Assistida por Aprendizado de Máquina, Descrição: No cenário tecnológico atual, sinais visuais em 3D (3 Dimensões) estão em evidência em virtude das inúmeras possibilidades de aplicação, como no metaverso, em realidade virtual ou aumentada e mista, no mapeamento de objetos e cenários, aplicações médicas, entre outras. Neste contexto, as nuvens de pontos têm atraído a atenção de pesquisas atuais como uma forma de representação de conteúdos 3D. A representação de imagens em 3D a partir de nuvens de pontos apresenta baixo custo computacional e maior qualidade quando comparada a outras tecnologias. Porém, o volume de dados gerados para a representação de imagens em 3D a partir de nuvens de pontos é muito elevado, o que demanda um custo também muito elevado para o seu armazenamento e a transmissão. Neste contexto, a compressão de nuvens de pontos é um processo necessário, onde o volume de dados pode ser drasticamente reduzido. No entanto, esta é uma tarefa computacionalmente muito complexa que, nas tecnologias atuais, impossibilita o processamento em tempo real, ou seja, a 30 quadros por segundo, especialmente em dispositivos com baixo poder computacional, ou com limitações de consumo de energia, como smartphones. Os codificadores V-PCC e G-PCC, desenvolvidos pelo grupo MPEG (Moving Picture Experts Group), são as principais soluções existentes atualmente para a compressão de nuvens de pontos. Em ambos, a maior parte da complexidade do processo de codificação está na definição do melhor modo de codificação, ou seja, naquele que resulta na melhor relação entre taxa de compressão e qualidade visual, para cada etapa do processo. Este tipo de decisão pode ser tratada como um problema de otimização ou sob a ótica de um problema de decisão/classificação. Este projeto prevê o estudo e o emprego de técnicas de aprendizado de máquina para o auxílio à codificação de nuvens de pontos, gerando soluções para a redução de complexidade do processo de codificação dos codificadores V-PCC e G-PCC. Este projeto também prevê a implementação em hardware de um dos módulos otimizados, com foco na etapa de predição inter do codificador V-PCC. Esta implementação em hardware dedicado permitirá a avaliação do atendimento dos requisitos de desempenho e consumo de energia para aplicação das soluções desenvolvidas em dispositivos móveis.EDITAL FAPERGS/CNPq 07/2022 - Programa de Apoio à Fixação de Jovens Doutores no Brasil. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . , Integrantes: Marcelo Schiavon Porto - Coordenador / Luciano Volcan Agostini - Integrante / Daniel Palomino - Integrante / SANTOS, CRISTIANO - Integrante / Gustavo Rehbein - Integrante / Marcello Munõz - Integrante / Eduardo de Figueiredo Costa - Integrante / Leandro Weber Tavares - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2021 - Atual

Projeto de Hardware Dedicado para os Codificadores de Vídeo AV1 e VVC em Dispositivos Móveis, Descrição: Este projeto propõe o desenvolvimento arquiteturas de hardware dedicadas para a compressão de vídeo segundo os codificadores de vídeo AOMedia Video 1 (AV1) e Versatile Video Coding (VVC) com foco na aplicação em dispositivos móveis para o processamento de vídeos UHD (Ultra High Definition) em tempo real. Os codificadores AV1 e VVC estarão presentes nas próximas gerações dos dispositivos móveis capazes de capturar, reproduzir e transmitir vídeos digitais, como os smartphones. No entanto, um grande esforço de pesquisa será necessário para tornar viável a implementação em hardware destes codificadores, garantindo o atendimento das demandas de desempenho e consumo de energia para o processamento de vídeos UHD em tempo real em dispositivos móveis. O objetivo principal deste projeto está no desenvolvimento de arquiteturas de hardware dedicadas para os codificadores AV1 e VVC que atendam às demandas de desempenho para operar sobre vídeos UHD, nas resoluções 4K (3840x2160 pixels) e 8K (7680x 4320 pixels), em tempo real, e que atendam às restrições de uso de área em chip e consumo de energia presentes no projeto voltado à aplicação em dispositivos móveis alimentados por bateria. Os codificadores AV1 e VVC introduzem um vasto conjunto de novas ferramentas de codificação que garantem a eles maior eficiência de codificação, mas com um elevado custo computacional. Neste contexto, o projeto de hardware dedicado é essencial para que estes codificadores possam ser implementados atendendo as restrições de desempenho e consumo de energia necessárias para aplicações de tempo real em dispositivos móveis. Existe um grande interesse, tanto na comunidade científica quanto industrial, no tema abordado neste projeto. O mercado de dispositivos móveis capazes de processar vídeos digitais de alta definição está em franca expansão, além disso, a capacidade de captura e reprodução de vídeos destes dispositivos vem aumentando rapidamente. As gerações futuras de dispositivos móveis capazes de manipular vídeos devem apresentar suporte aos novos codificadores de vídeo AV1 e VVC, demandando, portanto, o desenvolvimento de arquiteturas de hardware dedicadas para suportar esses novos codificadores.Chamada CNPq N 4/2021 - Bolsas de Produtividade em Pesquisa - PQ. , Situação: Em andamento; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (6) . , Integrantes: Marcelo Schiavon Porto - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2019 - 2021

Projeto de Hardware de Baixo Consumo para a Compressão de Vídeo em Dispositivos Móveis: Aplicação de Computação Aproximada e Operadores Imprecisos, Descrição: Este projeto propõe o desenvolvimento arquiteturas de hardware de baixo consumo para a compressão de vídeo de alta definição, HD (High Definition) e Ultra HD (Ultra High Definition), em dispositivos móveis, de acordo com os padrões de codificação mais importantes, como o High Efficient Video Coding (HEVC) e sua extensão para vídeos 3D (3D-HEVC), além dos padrões emergentes como o AV1 e VVC. O foco principal deste projeto está na redução do consumo a partir da aplicação de computação aproximada e utilização de operadores imprecisos no desenvolvimento arquitetural, além do desenvolvimento de operadores imprecisos dedicados para as diferentes etapas do processo de codificação, comuns a todos os codificadores de vídeo atuais. A utilização da computação aproximada será explorada em diferentes níveis, desde o algorítmico, com foco em otimizações que beneficiem o projeto de hardware, tento em vista, principalmente, a redução do consumo de energia. A utilização e o desenvolvimento de operadores aritméticos imprecisos será uma linha de trabalho paralela, onde operadores imprecisos conhecidos da literatura serão avaliados e utilizados no contexto do projeto de hardware dedicado para a compressão de vídeo. Além disso, o desenvolvimento de novos operadores imprecisos, dedicados para as diferentes etapas do processo de codificação, também está nos objetivos propostos neste projeto. Existe um grande interesse, tanto na comunidade científica quanto industrial, no tema abordado neste projeto. O mercado de dispositivos móveis capazes de processar vídeos digitais de alta definição está em franca expansão, além disso, a capacidade de captura e reprodução de vídeos destes dispositivos vem aumentando rapidamente, sendo que alguns smartphones atuais já são capazes manipular vídeos em resoluções superiores a HD 1080 (ou Full HD). Para dispositivos móveis, além dos requisitos de desempenho, o consumo de energia é um dos aspectos mais importantes. Neste contexto, o desenvolvimento de arquiteturas de hardware dedicadas para a codificação de vídeo, com elevado desempenho e baixo consumo de energia, é fundamental. Dada a resiliência a erros presente em diversas etapas do processo de compressão de vídeo, a aplicação de computação aproximada e o uso de operadores aritméticos imprecisos são alternativas muito interessantes para o projeto de hardware dedicado com baixo consumo.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (4) . , Integrantes: Marcelo Schiavon Porto - Coordenador / Luciano Volcan Agostini - Integrante / Roger Endrigo Carvalho Porto - Integrante / Sergio Bampi - Integrante / Bruno Zatt - Integrante / Dieison Silveira - Integrante / Jones Göebel - Integrante / Guilherme Corrêa - Integrante / Fabio Ramos - Integrante / Luis Alberto da Silva Cruz - Integrante / Nuno Roma - Integrante / Daniel Palomino - Integrante / BRAATZ, LUCIANO A. - Integrante / Murilo Perleberg - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2019 - Atual

Compressão de Vídeo em Dispositivos Móveis: Algoritmos e Projeto de Hardware Dedicado, Descrição: Este projeto propõe o desenvolvimento algoritmos e arquiteturas de hardware de baixo consumo para a compressão de vídeo de alta definição, HD (High Definition) e Ultra HD (Ultra High Definition), em dispositivos móveis, de acordo com os padrões de codificação mais importantes, como o High Efficient Video Coding (HEVC) e sua extensão para vídeos 3D (3D-HEVC), além dos padrões emergentes como o AV1 e VVC. O foco principal deste projeto está na redução do consumo a partir da aplicação de computação aproximada e utilização de operadores imprecisos no desenvolvimento arquitetural, além do desenvolvimento de operadores imprecisos dedicados para as diferentes etapas do processo de codificação, comuns a todos os codificadores de vídeo atuais. A utilização da computação aproximada será explorada em diferentes níveis, desde o algorítmico, com foco em otimizações que beneficiem o projeto de hardware, tento em vista, principalmente, a redução do consumo de energia. A utilização e o desenvolvimento de operadores aritméticos imprecisos será uma linha de trabalho paralela, onde operadores imprecisos conhecidos da literatura serão avaliados e utilizados no contexto do projeto de hardware dedicado para a compressão de vídeo. Além disso, o desenvolvimento de novos operadores imprecisos, dedicados para as diferentes etapas do processo de codificação, também está nos objetivos propostos neste projeto. Existe um grande interesse, tanto na comunidade científica quanto industrial, no tema abordado neste projeto. O mercado de dispositivos móveis capazes de processar vídeos digitais de alta definição está em franca expansão, além disso, a capacidade de captura e reprodução de vídeos destes dispositivos vem aumentando rapidamente, sendo que alguns smartphones atuais já são capazes manipular vídeos em resoluções superiores a HD 1080 (ou Full HD). Para dispositivos móveis, além dos requisitos de desempenho, o consumo de energia é um dos aspectos mais importantes. Neste contexto, o desenvolvimento de arquiteturas de hardware dedicadas para a codificação de vídeo, com elevado desempenho e baixo consumo de energia, é fundamental. Dada a resiliência a erros presente em diversas etapas do processo de compressão de vídeo, a aplicação de computação aproximada e o uso de operadores aritméticos imprecisos são alternativas muito interessantes para o projeto de hardware dedicado com baixo consumo.. , Situação: Em andamento; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Coordenador / Bruno Zatt - Integrante / Luciano Volcan Agostini - Integrante / Guilherme Corrêa - Integrante / Daniel Palomino - Integrante.
2016 - 2021

Algoritmos Eficientes para a Codificação de Vídeos em Sistemas Embarcados Adaptativos, Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 21/02/2017., Descrição: O objetivo principal deste projeto é ampliar a relação de colaboração do grupo emergente proponente, potencializando os resultados dos trabalhos que vêm sendo desenvolvidos e gerando novas oportunidades de colaboração entre os integrantes da equipe. O foco será nas duas linhas principais que estão sendo aglutinadas: sistemas embarcados e codificação de vídeos.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Mestrado acadêmico: (5) Doutorado: (6) . , Integrantes: Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Júlio Mattos - Integrante / AGOSTINI, L. - Coordenador / Guilherme Corrêa - Integrante / Antonio Filho - Integrante / Gabriel Nazar - Integrante / Mateus Rutzig - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2016 - 2019

Desenvolvimento de Soluções para a Compressão de Vídeo de Alta Definição em Dispositivos Móveis, Descrição: Este projeto propõe o desenvolvimento de soluções para a compressão de vídeo de alta definição, HD (High Definition) e Ultra HD (Ultra High Definition), em dispositivos móveis com foco no padrão HEVC e suas extensões 3D (3D-HEVC), screen content (SCC) e High Dynamic Range (HDR). O foco principal deste projeto está na redução de complexidade e otimização das etapas de codificação do padrão HEVC e suas extensões visando o desenvolvimento de arquiteturas de hardware. Estas otimizações visam a redução do custo computacional do processo de codificação, com foco no desenvolvimento de arquiteturas de hardware dedicadas com alto desempenho e eficiência energética para dispositivos móveis. Existe um grande interesse, tanto na comunidade científica quanto industrial, no tema abordado neste projeto. O mercado de dispositivos móveis capazes de processar vídeos digitais de alta definição está em franca expansão, além disso, a capacidade de captura e reprodução de vídeos destes dispositivos vem aumentando rapidamente, sendo que alguns smartphones atuais já são capazes de produzir vídeos em resoluções Ultra HD. Para dispositivos móveis, além dos requisitos de desempenho, o consumo de energia é um dos requisitos mais importantes. Neste contexto, o desenvolvimento de arquiteturas de hardware dedicadas para a codificação de vídeo, com elevado desempenho e baixo consumo de energia, é fundamental. O padrão HEVC é o mais novo padrão de compressão de vídeo, podendo dobrar a taxa de compressão do padrão H.264/AVC (padrão adotado pelo Sistema Brasileiro de Televisão Digital - SBTVD), mantendo a mesma qualidade visual do vídeo codificado. Além disso, diversas extensões do HEVC estão em fase de desenvolvimento. Logo, esta proposta apresenta amplas oportunidades para a inovação científica e tecnológica, com o desenvolvimento de algoritmos e arquiteturas de hardware dedicadas para o HEVC e suas extensões com foco em dispositivos móveis. Além dos resultados tecnológicos, científicos e de inovação, acredita-se que este projeto possa contribuir para estreitar a cooperação com as instituições de ensino superior parceiras no país e no exterior, Universidade Federal do Rio Grande do Sul (UFRGS) e Universidade de Coimbra (UC), Portugal. Por fim espera-se gerar recursos humanos capacitados a trabalhar na área de concentração deste projeto bem como gerar diversos trabalhos de conclusão de curso, mestrado e doutorado.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (2) . , Integrantes: Marcelo Schiavon Porto - Coordenador / Sergio Bampi - Integrante / Bruno Zatt - Integrante / Dieison Silveira - Integrante / Vladimir Afonso - Integrante / Gustavo Freitas Sanchez - Integrante / Luciano Volcan Agostini - Integrante / Ruhan Conceição - Integrante / Mateus Melo - Integrante / Guilherme Corrêa - Integrante / Luis Alberto da Silva Cruz - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2016 - 2019

Projeto de Hardware para a Compressão de Vídeo nas Extensões do Padrão HEVC: Aplicações para Dispositivos Móveis, Descrição: Este projeto propõe o desenvolvimento de arquiteturas de hardware eficientes para a compressão de vídeo de alta definição, HD (High Definition) e Ultra HD (Ultra High Definition), em dispositivos móveis com foco no padrão HEVC e suas extensões 3D (3D-HEVC), Screen Content Coding (SCC) e High Dynamic Range (HDR). O projeto de hardware será baseado em estudos para a redução de complexidade e otimização das etapas de codificação do padrão HEVC e suas extensões. Estas otimizações visam à redução do custo computacional do processo de codificação, com foco no desenvolvimento de arquiteturas de hardware dedicadas com alto desempenho e eficiência energética para dispositivos móveis. Existe um grande interesse, tanto na comunidade científica quanto industrial, no tema abordado neste projeto. Atualmente, dispositivos móveis capazes de processar vídeos digitais de alta definição estão amplamente presentes no mercado, e com indicadores de crescimento nos próximos anos, além disso, a capacidade de captura e reprodução de vídeos destes dispositivos vem aumentando rapidamente, sendo que alguns smartphones atuais já são capazes de manipular vídeos em resoluções superiores a HD 1080p (ou Full HD). Para dispositivos móveis, além dos requisitos de desempenho, o consumo de energia é um dos aspectos mais importantes. Neste contexto, o desenvolvimento de arquiteturas de hardware dedicadas para a codificação de vídeo, com elevado desempenho e baixo consumo de energia, é fundamental. O padrão HEVC é o mais novo padrão de compressão de vídeo, podendo dobrar a taxa de compressão do padrão H.264/AVC, mantendo a mesma qualidade visual do vídeo codificado. Além disso, as extensões 3D, SCC e HDR do HEVC estão em fase de desenvolvimento, o que traz a esta proposta amplas oportunidades para a inovação científica e tecnológica, com o desenvolvimento de algoritmos e arquiteturas de hardware dedicadas para o HEVC e suas extensões com foco em dispositivos móveis.. , Situação: Concluído; Natureza: Pesquisa. , Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (3) / Doutorado: (1) . , Integrantes: Marcelo Schiavon Porto - Coordenador / Roger Endrigo Carvalho Porto - Integrante / Bruno Zatt - Integrante / Lívia Amaral - Integrante / Luciano Braatz - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2014 - 2019

Heurísticas, Otimizações Algorítmicas e Projetos Arquiteturais para o Padrão HEVC de Codificação de Vídeos Digitais: Soluções Integradas no Desenvolvimento de Hardware Dedicado para Aplicativos Móveis e Sistemas Embarcados em Geral, Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 04/11/2016., Descrição: Este projeto está focado na geração de soluções inovadoras para a compressão de vídeos digitais de acordo com o padrão emergente HEVC - High Efficiency Video Coding. Este padrão é o estado da arte para aplicações que manipulam vídeos digitais. As soluções geradas no escopo deste projeto estarão pautadas por critérios tradicionais como qualidade do vídeo gerado, taxa de compressão e complexidade, mas também irão considerar outros critérios, como o consumo de energia e a facilidade de exploração de paralelismo, cujo objetivo é desenvolver soluções eficientes para a implementação em hardware, em especial, para circuitos integrados direcionados para dispositivos móveis. Neste sentido, serão desenvolvidas novas heurísticas, novos algoritmos otimizados e, também, arquiteturas dedicadas, que serão direcionadas para FPGAs e standard-cells. Então a execução do projeto será capaz de gerar impactos científicos e tecnológicos de grande interesse comercial, com potencial de gerar patentes e publicações relevantes. As ferramentas de codificação do HEVC que serão foco deste projeto serão a predição inter-quadros, as transformadas de tamanho variável e os filtros. Além disso, serão desenvolvidas soluções para o controle dinâmico de complexidade do codificador e para a redução do número de acessos à memória externa. Como resultados esperados da execução deste projeto, além do desenvolvimento de heurísticas, algoritmos e arquiteturas para o HEVC, espera-se a geração de quatro artigos para eventos internacionais ou nacionais qualificados e dois artigos para periódicos qualificados. Também espera-se que seja possível gerar pelo menos duas patentes com os resultados mais inovadores e de maior interesse comercial do projeto. Como resultado mais amplo, pretende-se estreitar os laços de cooperação entre os pesquisadores da UFPel com os pesquisadores da UC (Universidade de Coimbra) e do IPL (Instituto Politécnico de Leiria), ambos em Portugal, do KIT (Karlsruhe Institute of Technology), na Alemanha, e da UFRGS, UFSC e IFSul, contribuindo para a geração de um pólo de desenvolvimento tecnológico em microeletrônica e codificação de vídeo na UFPel. Também se espera que a execução deste projeto possa contribuir com a consolidação do Programa de Pós-Graduação em Computação da UFPel.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Luciano Volcan Agostini - Coordenador., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2014 - 2016

Arquiteturas e Algoritmos para Codificação de Vídeo 3D Segundo o Padrão Emergente 3DV com Foco em Sistemas Móveis Embarcados, Projeto certificado pelo(a) coordenador(a) Bruno Zatt em 19/03/2015., Descrição: Este projeto tem por objetivo investigar soluções de hardware e software para codificação de vídeos 3D que sejam eficientes em termos de desempenho e energia focando em dispositivos móveis embarcados. Neste projeto iremos utilizar o padrão emergente 3DV, o 3D Video Coding, que codifica sequências de vídeo geradas por múltiplas câmeras que capturam uma cena 3D e os mapas de profundidade associadas a esta cena. Tendo em vista a alta complexidade demanda para efetuar esta codificação em tempo real para altas resoluções iremos focar nos mais complexos módulos do codificador, a estimação de movimento e disparidade, o modo de decisão e o preditor intra-quadro. Inicialmente iremos desenvolver soluções em software otimizadas para processadores embarcados e unidade de processamento gráfico embarcadas que serão prototipadas utilizando uma placa de desenvolvimento específica para dispositivos móveis embarcados. A partir desta prototipação será possível analisar o desempenho e o custo energético de cas um dos algoritmos de codificação estudados, qual arquitetura melhor se encaixa para executar cada algoritmo e quais impactos de mover a execução de uma unidade para outra. Isso permitirá que possamos desenvolver algoritmos para redução e controle de complexidade e energia com base em dados medidos experimentalmente. Conhecendo a necessidade de aceleradores de hardware para módulos que exigem elevado compromisso entre performance e energia, iremos desenvolver e descrever em VHDL o módulo de predição intra-quadro com suporte aos canais de textura e profundidade do codificador 3DV. Além dos resultados tecnológicos e científicos diretos, pretende-se utilizar esta projeto para estreitar a cooperação com as instituições de ensino superior parceiras no país e no exterior, Universidade Federal do Rio Grande do Sul (UFRGS) e Karlsruhe Institute of Technology (KIT), Alemanha. Por fim espera-se gerar recursos humanos capacitados a trabalhar na área de concentração deste projeto bem como gerar diversos trabalhos de conclusão de curso, mestrado e doutorado.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Bruno Zatt - Coordenador., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2013 - 2019

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC, Descrição: Este projeto tem como objetivo principal o desenvolvimento de algoritmos e arquiteturas de hardware eficientes para a codificação de vídeo segundo os padrões HEVC e 3D-HEVC. O padrão HEVC é o mais novo padrão de compressão de vídeo, atualmente é o codificador de vídeo estado da arte. O padrão 3D-HEVC está em fase de desenvolvimento, e deve se tornar em breve o padrão referência na codificação de vídeos 3D. Espera-se que os resultados da execução deste projeto também possam auxiliar na afirmação do Sistema Brasileiro de TV Digital e na consolidação do Grupo de Arquiteturas e Circuitos Integrados da UFPel como referência no Brasil e no mundo na área de codificação de vídeo. Também é objetivo deste projeto ampliar as relações de colaboração e cooperação com os grupos de pesquisa do Instituto de Computação e Engenharia Elétrica da UFRGS, e com o Instituto Federal de Educação, Ciência e Tecnologia Sul-rio-grandense. Espera-se também fortalecer as relações entre os alunos de graduação e pós-graduação envolvidos no projeto, bem como a relação deles com os professores pesquisadores e colaboradores.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Coordenador / Luciano Volcan Agostini - Integrante / Bruno Zatt - Integrante.
2012 - 2014

Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Estimação de Movimento do Padrão HEVC com Foco em Vídeo de Alta Definição, Descrição: Este projeto pretende desenvolver novos algoritmos e arquiteturas de hardware para a estimação de movimento (ME - Motion Estimation) do padrão HEVC (High Efficiency Video Coding), com foco em vídeos de alta definição. O desenvolvimento algorítmico visa à obtenção de novos algoritmos rápidos de ME, que obtenham resultados de qualidade superiores á algoritmos rápidos convencionais, quando aplicados a vídeos de a alta definição. Além disso, estes algoritmos devem ser compatíveis com as especificações do padrão HEVC, e também, devem ser de fácil implementação em hardware. A partir dos algoritmos rápidos de ME desenvolvidos, arquiteturas de hardware dedicadas serão desenvolvidas, com foco em alto desempenho, para aplicações de tempo real com taxa de processamento de 30 quadros pro segundo. Estas arquiteturas também devem apresentar baixo consumo de potência, e baixa utilização de recursos de hardware. As arquiteturas serão descritas em VHDL, validadas e sintetizadas para FPGAs. O golden model será o próprio software de referência do padrão HEVC. Como resultados esperados da execução deste projeto, além da contribuição no desenvolvimento algorítmico e arquitetural para a ME do padrão HEVC, pretende-se ampliar os laços de cooperação entre a UFPel e os pesquisadores da UFRGS. Pelo que será exposto no texto pretende-se demonstrar a relevância da execução deste projeto para o avanço científico e tecnológico nas áreas de concentração do projeto e também para a expansão e qualificação das competências brasileiras em áreas estratégicas, como o Sistema Brasileiro de TV Digital e a Microeletrônica.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Coordenador / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Altamiro A Susin - Integrante / Sanchez - Integrante / Dall'Oglio - Integrante., Financiador(es): FUNDACAO DE AMPARO A PESQUISA DO ESTADO DO RIO GRANDE DO SUL - Auxílio financeiro.
2009 - 2013

Avaliação e Desenvolvimento de Algoritmos de Estimação de Movimento para a Compressão de Vídeo Digital, Descrição: A grande complexidade do processo de estimação fez com que diversos algoritmos rápidos fossem desenvolvidos. Os algoritmos rápidos possuem heurísticas que aceleram o processo de estimação. Estas heurísticas são facilmente implementadas em software, no entanto, seu desenvolvimento em hardware é mais complexo, principalmente devido às dependências de dados e do acesso irregular a memória de dados. A proposta deste trabalho é avaliar e desenvolver algoritmos rápidos de estimação de movimento. As avaliações dos algoritmos podem indicar quais são os melhores para operar com vídeos de alta resolução, e também quais podem ser desenvolvidos em hardware para aumentar o desempenho para aplicações de tempo real. Os algoritmos desenvolvidos devem possuir as vantagens obtidas pelos algoritmos rápidos convencionais, como alto desempenho e baixo custo computacional, no entanto, deve possuir características que facilitem a sua implementação em hardware. Este trabalho também tem como motivação o incentivo do governo federal para o desenvolvimento de tecnologias nacionais para a TV digital. Com isso esperamos contribuir para o desenvolvimento de tecnologia brasileira para a codificação de vídeo digital de alta resolução.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Coordenador / Luciano Volcan Agostini - Integrante.
2009 - 2012

REDE H.264 SBTVD, Descrição: Rede H.264 SBTVD tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital), sendo composta pelas seguintes entidades: UFRGS, LSITec, COPPE/UFRJ, IME, UFRN, UnB, UFSC, Unicamp e CEITEC. Os produtos que essa rede busca desenvolver são os seguintes: 1. Decodificador de sinais-fonte: desenvolvimento de um componente em linguagem de descição de hardware (HDL) implementado em dispositivo reconfigurável responsável pela decodificação de sinais-fonte para um dispositivo tipo Terminal de Acesso (set-top-box). O sistema a ser desenvolvido deve ser compatível com o padrão de vídeo H.264 de alta definição. O componente decodificador de vídeo H.264 deve permitir igualmente suporte a vídeos de definição padrão (720x480) e alta definição (1920x1080), conforme especificado no SBTVD. 2. Codificador H.264 com suporte a alta definição: desenvolvimento de componente em hardware reconfigurável capaz de efetuar o processo de codificação de sinais de vídeo em tempo real, atendendo à norma H.264. O projeto será desenvolvido sobre lógicas programáveis e testado em placas de desenvolvimento para validação dos algoritmos em tempo real. O dispositivo projetado deve permitir suporte a alta definição (1920x1080), conforme especificado no SBTVD. 3. Codificador H.264 em arquitetura computacional paralela: produto que implementa os algoritmos do padrão H.264 de forma paralela, através de distribuição em multi-tarefa ou em um agregado de máquinas (cluster). O objetivo é executar um codificador H.264 com suporte a alta definição, em tempo real. 4. Codificador/decodificador de áudio: produto de software para implementação decodificador de áudio executando em tempo real no Terminal de Acesso e codificador de áudio em software de acordo com o padrão do SBTVD. 5. Codificador H.264 escalável/alternativo: estudo dos algoritmos de escalabilidade no H.264 e de algoritmos alternativos de codificação de vídeo.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Altamiro Amadeu Susin - Coordenador / Bruno Zatt - Integrante.
2004 - 2007

APISE - Desenvolvimento e Prototipação de Arquiteturas para Processamento e Imagens em Sistemas Embarcados, Projeto certificado pelo(a) coordenador(a) José Luís Almada Güntzel em 19/03/2015., Descrição: O presente projeto tem como objeto de interesse o estudo, a especificação, o desenvolvimento e a prototipação de arquiteturas de hardware para o processamento digital de imagens e vídeo. Mais especificamente, pretende-se desenvolver arquiteturas para a compressão de imagens e vídeo e para o reconhecimento de padrões em imagens. Também pretende-se desenvolver ferramentas computacionais de apoio ao projeto físico destas arquiteturas. Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será tratado, com otimizações arquiteturais em trabalhos anteriores. Para a compressão de vídeo, serão investigados os padrões MPEG 4, e H.264. Serão desenvolvidas arquiteturas para o estimador de movimento, para o preditor intra-espacial, para a transformada discreta do cosseno (DCT) e para o Codificador de Palavra Variável Adaptativa ao Contexto (CAVLC) e o Codificador Aritmético Binário Adaptativo ao Contexto (CABAC). Serão desenvolvidas arquiteturas para o reconhecimento de padrões em imagens, baseadas em redes neurais artificiais, incluindo o desenvolvimento de operadores aritméticos (multiplicadores e somadores) integrados e de elevado desempenho. As arquiteturas para compressão de imagens e vídeo e para o reconhecimento de padrões serão implementadas, em um primeiro momento, em dispositivos reconfiguráveis do tipo FPGAs, por conta de sua grande flexibilidade de operação e facilidade para prototipação.Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será tratado.. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / José Luis Almada Güntzel - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2003 - 2007

SoCMicro - Sistemas em Chip: Metodologia de Projeto de Circuitos e Micro-Sistemas, Descrição: Este projeto foca o desafio de integração de sistemas de computação em chips. Esta área engloba uma multiplicidade de técnicas e conhecimentos de engenharia de computação e de engenharia elétrica, com vistas a utilizar a capacidade tecnológica da microeletrônica para soluções de hardware originais. As contribuições do projeto estão no desenvolvimento de métodos de projeto de circuitos mistos analógico-digitais, ferramentas computacionais para sistemas-em-chip (SoC) e no desenvolvimento de circuitos integrados CMOS para aplicações específicas. Fazem parte deste projeto a UFRGS, a UFPel e a UCPel. A coordenação é do Prof. Sergio Bampi (UFRGS). A UFPel está encarregada do desenvolvimento de ferramentas para a Análise de Timing e de Metodologias para o Processamento de Imagens. OBS: Projeto aprovado no contexto da Chamada Conjunta MCT/SEPIN - FINEP - CNPq 01/2002 (Programa de Apoio à Pesquisa, Desenvolvimento e Inovação em Tecnologia da Informação - PDI-TI) Processo CNPq 552121/2002-9 Vigência: janeiro/2003 a dezembro/2006 Benefícios: R$ 669.000,00. Recursos destinados à UFPel: R$ 150.000,00 (capital e custeio), uma bolsa DTI-7G e três bolsas de ITI. , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2003 - 2005

SoC-Reuse: Desenvolvimento de Sistemas em Silício Baseados no Reuso de Blocos de Hardware, Descrição: Este projeto investigou o estado da arte das metodologias de reuso de hardware, focando na análise de timing de sistemas em chip (SoCs) baseados no reuso de blocos de hardware de diferentes fabricantes. Como estudo de caso para esta investigação, foram desenvolvidas arquiteturas e operadores direcionados para o processamento de imagens, tanto em nível RTL quanto em nível de leiaute. Os blocos de hardware desenvolvidos seguiram os padrões industriais de reusabilidade (OCP e/ou VCI). OBS: Projeto aprovado no contexto do Edital Universal 2003. Processo CNPq 478579/2003-9. Vigência: outubro/2003 a outubro/2005. Benefícios: R$ 20.000,00 (metade em capital e metde em custeio). , Situação: Concluído; Natureza: Pesquisa. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / José Luis Almada Güntzel - Coordenador., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

Projetos de desenvolvimento

2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2009 - 2011

SoC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD, Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Ricardo Jacobi - Coordenador., Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2011

Desenvolvimento e Prototipação de Arquiteturas para Compressão de Vídeo para TV Digital, Descrição: Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul. , Situação: Concluído; Natureza: Desenvolvimento. , Integrantes: Marcelo Schiavon Porto - Integrante / Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante., Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.

Prêmios

2025

Honorable Mention - Graduate work no 40 Simpósio Sul de Microeletrônica (SIM 2025) pelo artigo "A Power-Efficient Architecture for LES Solving and ∆MV Calculation of VVC Affine Prediction", Universidade Federal do Paraná.

2025

Best Paper - Graduate work no 40 Simpósio Sul de Microeletrônica (SIM) 2025 pelo artigo, Universidade Federal do Paraná.

2024

Best Paper Award no 24rd Microelectronics Students Forum (SForum 2024) pelo artigo A Power-Efficient SAD Architecture to Compressed Block Processing in Motion Estimation, SBMicro.

2023

Honorable Mention Award no 23rd Microelectronics Students Forum (SForum 2023) pelo artigo A Hardware Design for Linear Equation System Solving of VVC Affine ME, SBMicro.

2023

Honorable Mention Award no 36th Symposium on Integrated Circuits and Systems Design (SBCCI 2023) pelo artigo 4K UHD@60fps Design For The VVC Affine Motion Estimation Reconstructor, IEEE, ACM, SBC e SBMicro.

2022

Bolsista de Produtividade em Pesquisa - Nível 1D (PQ 1D), Comitê Assessor de Microeletrônica - CNPq.

2021

Coorientador de trabalho finalista (Wagner Penny) do CTD da SBC, SBC - Sociedade Brasileira de Computação.

2021

Undergraduate Best Poster Award, com o artigo Adaptive Complexity Controller for AV1 Encoder, 5th IEEE Seasonal School on Digital Processing of Visual Signals and Applications - DPVSA.

2020

Best Paper Award no SIM 2020, pelo artigo "An AV1 Constrained Directional Enhancement Filter Architecture for 4K@60fps Videos", XXXV Simpósio Sul de Microeletrônica (SIM).

2020

Orientador da dissertação de mestrado vencedora (Jones Göebel) do concurso de teses e dissertações, Sociedade Brasileira de Microeletrônica.

2019

Orientador da dissertação de mestrado vencedora (Luciano Braatz) do concurso de teses e dissertações, Sociedade Brasileira de Microeletrônica.

2019

Orientador do trabalho "PADRÃO DE BUSCA ASTROIDE PARA ESTIMAÇÃO DE MOVIMENTO NO CODIFICADOR DE VÍDEO HEVC", destaque no ENPOS 2019, Universidade Federal de Pelotas.

2019

Bolsista de Produtividade em Pesquisa - Nível 2 (PQ 2), Comitê Assessor de Microeletrônica - CNPq.

2018

Coorientador do trabalho "PADRÃO DE BUSCA PARA ESTIMAÇÃO DE MOVIMENTO RÁPIDA NO CODIFICADOR DE VÍDEO HEVC", destaque do CIC 2018, UFPel.

2018

Best Student Paper Award no ICECS 2018, pelo artigo "HEVC Residual Syntax Elements Generation Architecture for High-Throughput CABAC Design", IEEE ICECS.

2017

Best Paper Award no SBESC pelo artigo "Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation", Sociedade Brasileira de Computação.

2016

Bolsista de Produtividade em Pesquisa - Nível 2 (PQ 2), Comitê Assessor de Microeletrônica - CNPq.

2015

Best Paper Award no SIM 2015, pelo artigo "A Hardware Architecture for an HEVC Motion Compensation Luminance Interpolator, 30º Simpósio Sul de Microeletrônica - UFSM.

2015

Best Paper Award no 28th Symposium on Integrated Circuits and Systems Design (SBCCI) pelo artigo "Memory-Aware and High-Throughput Hardware Design for the HEVC Fractional Motion Estimation", IEEE, ACM, SBC e SBMicro.

2015

Co-orientador do trabalho premiado com o terceiro lugar na área de Ciências Exatas e da Terra no XXIV Congresso de Iniciação Científica (aluno Guilherme Povala), Universidade Federal de Pelotas.

2014

Orientador do trabalho premiado com o Primeiro Lugar na área de Engenharias do Encontro de Pós-Graduação da UFPel (aluno Dieison Soares Silveira), Universidade Federal de Pelotas.

2013

Co-orientador do trabalho premiado com o primeiro lugar na área de Ciências Exatas e da Terra no XXII Congresso de Iniciação Científica (aluno José Cláudio de Souza Júnior), Universidade Federal de Pelotas.

2013

Orientador do trabalho premiado com o segundo lugar na área de Engenharias no XXII Congresso de Iniciação Científica (aluno Henrique do Amarilho Maich), Universidade Federal de Pelotas.

2012

Best Paper Award no SForum 2012, pelo artigo, SBMicro - Sociedade Brasileira de Microeletrônica.

2011

Best Paper Award no SForum 2011, pelo artigo, SBMicro - Sociedade Brasileira de Microeletrônica.

2011

Co-orientador do trabalho premiado com o terceiro lugar na área de ciências exatas e da terra na modalidade oral no XX Congresso de Iniciação Científica (aluno Marcel Moscarelli Corrêa), Universidade Federal de Pelotas.

2006

Altera Best Paper Award no SPL 2006, pelo artigo "Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV", SPL 2006 - Southern Programmable Logic Conference.

2004

Prêmio Jovem Pesquisador - Primero lugar na área de engenharias para o trabalho apresentados no XIII CIC - Congresso de Iniciação Científica, Universidade Federal de Pelotas.

Histórico profissional

Endereço profissional

Universidade Federal de Pelotas, Centro de Desenvolvimento Tecnológico (CDTec). , Rua Gomes Carneiro, 01, Centro, 96010610 - Pelotas, RS - Brasil, Telefone: (53) 39211401

Experiência profissional

2009 - Atual

Universidade Federal de Pelotas

Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações:
Professor Adjunto dos cursos de Ciência e Engenharia da Computação do Centro de Desenvolvimento Tecnológico. Orientador no Programa de Pós-Graduação em Computação.

Atividades

01/2020
Direção e administração, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Coordenador do Doutorado Interinstitucional (DInter) entre o PPGC-UFPel e o IF-Far.
01/2017
Ensino, COMPUTAÇÃO, Nível: Pós-Graduação,Disciplinas ministradas, Arquiteturas de Computadores
03/2014
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura e Organização de Computadores I
03/2014
Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Circuitos Digitais II
01/2014
Direção e administração, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Líder do Video Technology Research Group (ViTech).
10/2013
Pesquisa e desenvolvimento, Centro de Desenvolvimento Tecnológico (CDTec).,Linhas de pesquisa
10/2013
Ensino, COMPUTAÇÃO, Nível: Pós-Graduação,Disciplinas ministradas, Projeto Avançado de Sistemas Digitais
10/2013
Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Sistemas Digitais Avançados
05/2013
Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Introdução a Engenharia da Computação
05/2013
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Arquitetura e Organização de Computadores II
10/2012
Ensino, Ciência da Computação, Nível: Graduação,Disciplinas ministradas, Técnicas Digitais
10/2012
Ensino, Engenharia de Computação, Nível: Graduação,Disciplinas ministradas, Circuitos Digitais I
06/2019 - 06/2021
Direção e administração, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Coordenador do Programa de Pós-Graduação em Computação.
06/2017 - 06/2019
Direção e administração, Centro de Desenvolvimento Tecnológico (CDTec).,Cargo ou função, Coordenador Adjunto do Programa de Pós-Graduação em Computação.
03/2017 - 03/2019
Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Membro do Comitê Institucional de Bolsas de Iniciação Científica e Tecnológica.
09/2016 - 09/2016
Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Comissão Organizadora do XXV Congresso de Iniciação Científica e do XVIII Encontro de Pós-Graduação,.
09/2015 - 09/2015
Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Comissão Organizadora do XXIV Congresso de Iniciação Científica e do XVII Encontro de Pós-Graduação,.
09/2014 - 09/2014
Conselhos, Comissões e Consultoria, Reitoria, Pró-Reitoria de Pesquisa e Pós-Graduação.,Cargo ou função, Comissão Organizadora do XXIII Congresso de Iniciação Científica.
10/2012 - 04/2014
Pesquisa e desenvolvimento, Centro de Desenvolvimento Tecnológico (CDTec).,Linhas de pesquisa
11/2009 - 10/2013
Pesquisa e desenvolvimento, Centro de Desenvolvimento Tecnológico (CDTec).,Linhas de pesquisa
03/2012 - 03/2013
Ensino, Design Digital, Nível: Graduação,Disciplinas ministradas, Tecnologias Aplicadas ao Projeto
10/2009 - 10/2012
Direção e administração, Centro de Artes, Colegiado dos Cursos de Design.,Cargo ou função, Coordenador dos Laboratórios de Produção Gráfica.
03/2011 - 09/2012
Ensino, Cinema de Animação, Nível: Graduação,Disciplinas ministradas, Animação em 3D, Modelagem Geométrica e Visual
03/2010 - 09/2012
Ensino, Design Digital, Nível: Graduação,Disciplinas ministradas, Animação em 3D, Modelagem Geométrica e Visual
10/2009 - 12/2010
Ensino, Design Gráfico, Nível: Graduação,Disciplinas ministradas, Computação Gráfica I, Computação Gráfica II, Ergonomia
10/2009 - 12/2010
Ensino, Design Digital, Nível: Graduação,Disciplinas ministradas, Ergonomia, Tecnologias da Informação, Tecnologias de Animação
10/2009 - 03/2010
Ensino, Cinema e Animação, Nível: Graduação,Disciplinas ministradas, Animação II
03/2003 - 02/2006
Pesquisa e desenvolvimento, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática.,Linhas de pesquisa

2006 - 2011

Universidade Federal do Rio Grande do Sul

Vínculo: Colaborador, Enquadramento Funcional: Pesquisador, Carga horária: 12

2018 - Atual

Associação Brasileira de Normas Técnicas - Sede

Vínculo: Membro - Especialista, Enquadramento Funcional: Membro de Grupo de Estudos, Carga horária: 1

Outras informações:
Membro da CE 21: Comissão de Estudo de Codificação de Áudio, Imagem, Multimídia e Hipermídia

2024 - Atual

Institute Of Electrical And Electronics Engineers, Inc.

Vínculo: Student Branch Advisor, Enquadramento Funcional: Advisor do CASS Student Branch Chapter UFPel, Carga horária: 1